JP4744975B2 - チルト回路 - Google Patents

チルト回路 Download PDF

Info

Publication number
JP4744975B2
JP4744975B2 JP2005230816A JP2005230816A JP4744975B2 JP 4744975 B2 JP4744975 B2 JP 4744975B2 JP 2005230816 A JP2005230816 A JP 2005230816A JP 2005230816 A JP2005230816 A JP 2005230816A JP 4744975 B2 JP4744975 B2 JP 4744975B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
blocking capacitor
high frequency
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005230816A
Other languages
English (en)
Other versions
JP2007049355A (ja
Inventor
利之 廣田
Original Assignee
Dxアンテナ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dxアンテナ株式会社 filed Critical Dxアンテナ株式会社
Priority to JP2005230816A priority Critical patent/JP4744975B2/ja
Publication of JP2007049355A publication Critical patent/JP2007049355A/ja
Application granted granted Critical
Publication of JP4744975B2 publication Critical patent/JP4744975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、高周波増幅器の周波数特性を調整するために設けられるチルト回路に関する。
共同受信システム等において同軸ケーブルによって高周波信号が伝送される。同軸ケーブルの損失周波数特性は、伝送される高周波数信号の周波数の平方根に比例し、周波数が高いほど、損失が多くなる。そこで、高周波増幅器では、入力される高周波信号の高い帯域ほどレベルが大きくなるように傾斜した周波数特性を示すようにチルト回路が設けられている。このチルト回路の一例が、例えば特許文献1に開示されている。
特許文献1のチルト回路では、T型減衰器の入力側と出力側との間に並列に直列共振回路が接続され、T型減衰器の共通電位側と共通電位点との間に並列共振回路が接続されている。直列共振回路は、このチルト回路に供給される高周波信号の高域の或る周波数で共振するように共振周波数が選択され、並列共振回路は、このチルト回路に供給される高周波信号の低域の或る周波数で共振するように構成されている。
このチルト回路では、高域の或る周波数で直列共振するので、この高域の或る周波数付近の高周波信号は、殆ど減衰されることなく、入力側から出力側に伝送される。一方、並列共振回路は、低域の或る周波数で共振するので、低域の或る周波数付近の周波数の高周波信号は、T型減衰器において入力側及び出力側間に直列に接続されている抵抗器によって大きく減衰される。従って、高域の或る周波数付近から低域の或る周波数付近までの周波数の信号は、その周波数に応じて減衰される。その結果、高域側で出力レベルが高く、低域側で出力レベルが低いチルト特性を示す。
特開2003−229791号公報
このチルト回路では、高域側の直列共振周波数は、実際には並列共振回路の影響を受ける。同様に低域側の並列共振周波数も、実際には直列共振回路の影響を受ける。その結果、高域側から低域側に向かう傾斜した周波数特性の一部に窪みが生じる。これを回避するためには、直列共振回路の共振周波数を目標としている周波数よりも高い周波数にずらすことによって対応している。そのため、高域における目標としている周波数において所望の特性が得られないことがある。
本発明は、高域の目標周波数において所望の特性が得られるようにしたチルト回路を提供することを目的とする。
本発明によるチルト回路は、減衰手段を有している。この減衰手段は、第1及び第2のPINダイオードの直列回路を備えている。第1及び第2のPINダイオードの直列回路の一端が、入力端子に第1の直流阻止コンデンサを介して接続され、第1及び第2のPINダイオードの直列回路の他端が、出力端子に第2の直流阻止コンデンサを介して接続されている。減衰手段は第3のPINダイオードも有し、第3のPINダイオードの一端が、第1及び第2のPINダイオードの相互接続点に第3の直流阻止コンデンサを介して接続されている。第3のPINダイオードの他端に第4の直流阻止コンデンサを介して並列共振回路の一端が接続され、この並列共振回路の他端が共通電位に接続されている。第1の直流阻止コンデンサ並びに第1及び第2のPINダイオードの直列回路の接続点と前記共通電位との間に、第1の直流通路が接続されている。第3の直流阻止コンデンサ及び第3のPINダイオードの接続点と前記共通電位との間に、第2の直流通路が接続されている。第2の直流阻止コンデンサと第1及び第2のPINダイオードの直列回路との接続点と、第3のPINダイオードダイオードと第4の直流阻止コンデンサとの接続点とに、可変抵抗器の両端が接続され、可変抵抗器の摺動子に直流電圧が供給されている。第1及び第2のPINダイオードの直列回路に並列に、抵抗器と第5の直流阻止コンデンサの直列回路が接続されている。並列共振回路の並列共振周波数は、このチルト回路に供給される高周波信号の高域側における目標周波数とすることが望ましい。
以上のように、本発明によれば、使用周波数帯の高域の目標周波数において所望の特性を得ることができる。
本発明の一実施形態のチルト回路2は、例えば図2に示すような共同受信システムにおける中継増幅器4に使用される。この中継増幅器4は、入力端子6を有し、これには広帯域の高周波信号、例えば約70MHz乃至770MHzのVHF帯及びUHF帯のテレビジョン放送信号が供給されている。入力端子6からのテレビジョン放送信号は、これを通過させる通過帯域を有するフィルタ、例えばハイパスフィルタ8を通過させられ、さらに増幅手段、例えば広帯域増幅器10によって増幅され、チルト回路2に供給される。チルト回路2では、供給されたテレビジョン放送信号のうち高域側の出力レベルを高く、低域側の出力レベルを低くするチルト特性をテレビジョン放送信号に持たせる。
チルト回路2の出力信号は、利得調整回路12によって利得調整された後、再び高周波増幅器14によって増幅され、ハイパスフィルタ16によって不要な信号成分が除去された後、出力端子18に供給される。
チルト回路2は、図1に示すように、入力端子20を有し、ここに広帯域増幅器10から増幅されたテレビジョン放送信号が供給される。この入力端子20は、直流阻止コンデンサ22を介してPINダイオード24のカソードに接続されている。PINダイオード24のアノードは、PINダイオード26のカソードに接続され、アノードは、直流阻止コンデンサ28を介して出力端子30に接続されている。PINダイオード24のアノードとPINダイオード26のカソードとの接続点は、直流阻止コンデンサ32を介してPINダイオード34のカソードに接続されている。PINダイオード34のアノードはPINダイオード36のカソードに接続されている。
PINダイオード36のアノードは、高周波阻止コイル38を介して可変抵抗器40の一端に接続され、可変抵抗器40の他端は、高周波阻止コイル42を介してPINダイオード26のアノードに接続されている。可変抵抗器40の摺動子には、例えば+Vの直流電圧が供給されている。PINダイオード24のカソードは高周波阻止コイル44を介して共通電位点、例えば接地電位点に接続されている。PINダイオード34のカソードは、電流制限用抵抗器46及び高周波阻止コイル48の直列回路を介して接地電位点に接続されている。また、高周波阻止コイル48に並列に直流阻止コンデンサ50が接続されている。
可変抵抗器40の摺動子から高周波阻止コイル38、PINダイオード36、34、電流制限抵抗器46、高周波阻止コイル48と電流が流れる。また、可変抵抗器40の摺動子から高周波阻止コイル42、PINダイオード26、24、高周波阻止コイル44と電流が流れる。ここで、可変抵抗器40の摺動子を一端側に摺動させると、PINダイオード34、36に流れる電流が増え、PINダイオード24、26を流れる電流が減少する。その結果、PINダイオード34、36の高周波抵抗値が小さく、PINダイオード24、26の高周波抵抗値が大きくなる。逆に、可変抵抗器40の摺動子を他端側に摺動させると、PINダイオード34、36を流れる電流が減少し、PINダイオード24、26を流れる電流が増加する。その結果、PINダイオード34、36の高周波抵抗値が増加し、PINダイオード24、26の高周波抵抗値が減少する。
従って、PINダイオード36のアノードを高周波的に接地電位点に接続して、可変抵抗器40の摺動子を適切に摺動させることによって、PINダイオード24、26、34、36は、PINダイオード24のカソードを入力側、PINダイオード26のアノードを出力側、PINダイオード36のアノードを共通電位側とする、3端子T型減衰器53として動作する。しかも、PINダイオード24、26の高周波抵抗値が増加したとき、PINダイオード34、36の高周波抵抗値が減少し、PINダイオード24、26の高周波抵抗値が減少したとき、PINダイオード34、36の高周波抵抗値が増加するので、可変減衰器53は入力側及び出力側それぞれで定インピーダンス型である。
PINダイオード36のアノード、即ち可変減衰器53の共通電位側は、直流阻止コンデンサ52及びリアクタンス並列共振手段、例えばLC並列回路54を介して接地電位点に接続されている。LC並列共振回路54は、インダクタンス素子54aと、コンデンサ54bとからなる。このLC並列共振回路54の共振周波数は、テレビジョン放送信号の最も高い周波数となるように設定されている。
従って、LC並列共振回路54が共振しているテレビジョン放送信号の最も高い周波数では、LC並列共振回路54のインピーダンスが大きく、最も高い周波数のテレビジョン放送信号は、PINダイオード24、26の高周波抵抗値によってのみ減衰されるだけである。一方、LC並列共振が共振していないテレビジョン放送信号の最も低い周波数では、LC並列共振回路54のインピーダンスは低く、最も低い周波数のテレビジョン放送信号は、PINダイオード24、26、34、36によって減衰される。従って、図3に示すように、最も高い周波数のテレビジョン放送信号の信号レベルが大きく、最も低い周波数のテレビジョン放送信号のレベルが小さくなり、これらの間の周波数のテレビジョン放送信号のレベルは、周波数が低くなるほど小さくなるチルト特性を持つ。ここで、チルト特性は、並列共振回路54のみによって決定されているので、最も高い周波数から低い周波数の間に別の共振が生じることがなく、チルト特性に窪みが形成されることはない。
PINダイオード24、26に並列に、抵抗器56と直流阻止コンデンサ58との直列回路が接続されている。従って、高周波的には、PINダイオード24、26に並列に抵抗器56が接続されている。この抵抗器56の値を調整することによって、図4に示すようにチルト特性を上下させることができる。例えば抵抗器56の抵抗値を小さくすると、符号aに示すようにチルト特性が上昇し、抵抗器56の抵抗値を大きくすると、符号bで示すようにチルト特性が降下する。従って、抵抗器56の抵抗値を適切に選択することによって、所望のチルト特性とすることができる。なお、所望のチルト特性を得るために固定抵抗器56を抵抗値の異なるものに交換するのに代えて、可変抵抗器を使用することもできる。
上記の実施の形態では、PINダイオードによるT型減衰器を使用したが、PINダイオードによるπ型減衰器を使用することもできる。この場合、π型減衰器の共通電位点側の2つのPINダイオードの一端同士を接続し、これを直流阻止コンデンサ52を介して並列共振回路54に接続すればよい。また、PINダイオードを用いて減衰器を構成したが、可変抵抗器を用いて減衰器を構成してもよい。また、上記の実施の形態では、チルト回路2は、通常の中継増幅器に設けたが、例えば光中継増幅器において、光信号をテレビジョン放送信号に変換して、このテレビジョン放送信号をチルト回路2に供給して、チルト特性を持たせて、増幅器で増幅した後に、光信号に再変換するような使用もできる。
本発明の一実施形態のチルト回路の回路図である。 図1のチルト回路を使用した中継増幅器のブロック図である。 図1のチルト回路の周波数特性図である。 図1のチルト回路に使用している1つの抵抗器の値の変化による周波数特性の変化を示す図である。
符号の説明
53 可変減衰器(減衰手段)
54 LC並列共振回路(リアクタンス並列共振手段)

Claims (1)

  1. 入力端子に第1の直流阻止コンデンサを介して一端が接続され、出力端子に第2の直流阻止コンデンサを介して他端が接続された第1及び第2のPINダイオードの直列回路を有し、第1及び第2のPINダイオードの相互接続点に第3の直流阻止コンデンサを介して第3のPINダイオードの一端が接続された減衰手段と、
    第3のPINダイオードの他端に第4の直流阻止コンデンサを介して一端が接続され、他端が共通電位に接続され、前記入力端子に供給される高周波信号の高域側で共振する並列共振手段と、
    第1の直流阻止コンデンサ並びに第1及び第2のPINダイオードの直列回路の接続点と前記共通電位との間に、接続された第1の直流通路と、
    第3の直流阻止コンデンサ及び第3のPINダイオードの接続点と前記共通電位との間に接続された第2の直流通路と、
    第2の直流阻止コンデンサと第1及び第2のPINダイオードの直列回路との接続点と、第3のPINダイオードダイオードと第4の直流阻止コンデンサとの接続点とに、両端が接続され、摺動子に直流電圧が供給されている可変抵抗器と、
    第1及び第2のPINダイオードの直列回路に並列に接続された、抵抗器と第5の直流阻止コンデンサとの直列回路とを、
    具備するチルト回路。
JP2005230816A 2005-08-09 2005-08-09 チルト回路 Expired - Fee Related JP4744975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005230816A JP4744975B2 (ja) 2005-08-09 2005-08-09 チルト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230816A JP4744975B2 (ja) 2005-08-09 2005-08-09 チルト回路

Publications (2)

Publication Number Publication Date
JP2007049355A JP2007049355A (ja) 2007-02-22
JP4744975B2 true JP4744975B2 (ja) 2011-08-10

Family

ID=37851831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230816A Expired - Fee Related JP4744975B2 (ja) 2005-08-09 2005-08-09 チルト回路

Country Status (1)

Country Link
JP (1) JP4744975B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6339207A (ja) * 1986-08-04 1988-02-19 Nec Corp 周波数振幅特性の等化器
JPH0447805A (ja) * 1990-06-15 1992-02-18 Nec Corp 振幅補償回路
JP2829473B2 (ja) * 1993-01-12 1998-11-25 日本アンテナ株式会社 高周波可変スロープチルト回路
JPH06216688A (ja) * 1993-01-13 1994-08-05 Mitsubishi Electric Corp 定インピーダンス電圧制御可変減衰器
JP4017878B2 (ja) * 2002-02-01 2007-12-05 Dxアンテナ株式会社 イコライザ

Also Published As

Publication number Publication date
JP2007049355A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
US8836447B2 (en) Tuner and front-end circuit thereof
JP2009130831A (ja) チューナブルフィルタ
US7639071B2 (en) Active LC band pass filter
WO2018012275A1 (ja) マルチプレクサ、高周波フロントエンド回路、および、通信端末
JP5375521B2 (ja) 高周波増幅器および無線通信装置
US7439811B2 (en) Broadband low noise amplifier and RF signal amplification method of the same
US20070188260A1 (en) Receiver input circuit
US7023294B2 (en) System and a method for reducing tilt effects in a radio frequency attenuator
CN101867349A (zh) 射频功率放大器
JP2007104425A (ja) 受信機入力回路
JP3734642B2 (ja) 入力トラップ回路及びイメージトラップ回路
JP2007049355A (ja) チルト回路
US6647253B2 (en) High gain intermediate frequency input circuit with satisfactory trap characteristics
JP2003229791A (ja) イコライザ
JP2008300956A (ja) 受信機入力回路
JP2008294844A (ja) テレビジョンチューナの複同調回路
JP2005217753A (ja) 増幅器
JP4545811B2 (ja) テレビジョンチューナ
JPWO2006098059A1 (ja) アンテナダンピング回路およびこれを用いた高周波受信機
JP5651266B1 (ja) 光受信器のagc回路とagc回路を備えた光受信器
JPH09130285A (ja) テレビジョンチューナの入力回路
JP4506719B2 (ja) 高周波用可変減衰回路
JP2008228173A (ja) 受信機入力回路
JP3103017U (ja) テレビジョンチューナ
JP2011049655A (ja) テレビジョン信号受信チューナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees