JP4785191B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関し、特にＣＣＤ（Charge Coupled Device：電荷結合素子）を用いた固体撮像装置に関する。

半導体技術の進歩に伴って、撮影対象物から発せられた光をレンズなどの光学系によって撮像素子の受光平面に結像させ、その発せられた光の明暗を電荷の量に光電変換し、その電荷を順次読み出して電気信号に変換する半導体装置（以下、固体撮像装置と呼ぶ。）が普及してきている。一般的に普及している固体撮像装置には、ＣＣＤ（Charge Coupled Device：電荷結合素子）が備えられている。ＣＣＤは、固体撮像装置が撮像した画像を電気信号に変換する動作において、受光素子から読み出された電荷を、電気信号に変換する回路に転送している。

半導体技術の微細化に伴って、単位面積当たりの画素数を増加させた受光素子を製造することが可能となり、高解像度の固体撮像装置を構成することが可能となってきている。一般的な固体撮像装置は、クロック生成回路を備えている。固体撮像装置のＣＣＤは、そのクロック生成回路から供給されるクロックに応答して、受光素子から読み出された電荷を転送している。一般的な固体撮像装置では、互いに位相が反対のクロック（φ１、φ２）を用いてＣＣＤを動作させている（例えば、特許文献１参照）。

図１は従来の固体撮像装置の構成を示す平面図である。図１を参照すると、従来の電荷転送装置１００は、複数の電荷転送電極対１１０と、その電荷転送電極対１１０に印加される第１クロックφ１を伝送する第１クロック供給配線１０１と、その電荷転送電極対１１０に印加される第２クロックφ２を伝送する第２クロック供給配線１０２と、第３クロックφ１Ｌに応答して動作する出力段電極１１３と、出力ゲート１０４と、フローティングディフュージョン１０５と、出力回路１０６と、リセットゲート１０７とを含んで構成されている。また、電荷転送電極対１１０は、第１ポリシリ電極１１１と第２ポリシリ電極１１２とが組みになった構成である。また、従来の電荷転送装置１００は、第１クロックφ１が印加される電荷転送電極対１１０と第２クロックφ２が印加される電荷転送電極対１１０とが交互に構成されている。

フローティングディフュージョン１０５は電荷検出用のディフュージョンである。ｎウェル内を転送されてきた信号電荷は、出力ゲート１０４を介してフローティングディフュージョン１０５に転送されている。出力ゲート１０４には、後述する固定の出力ゲート電圧（ＶＯＧ１、ＶＯＧ２）が印加されている。リセットゲート１０７は、フローティングディフュージョン１０５の電位を定期的にリセットするためのリセットゲート電極である。リセットゲート１０７は、印加されるリセットパルスφＲに応答して、フローティングディフュージョン１０５の電位をリセットドレインの電位にリセットする。出力回路１０６は、フローティングディフュージョン１０５の電位に応答して出力信号を生成している。図１に示されているように、従来に電荷転送装置１００において、電荷をフローティングディフュージョン１０５に転送する経路において、最終段の出力段電極１１３には、第３クロックφ１Ｌが印加されている。出力段電極１１３は、第３クロックφ１Ｌに応答して、転送されてきた電荷を出力ゲート１０４に供給している。

図２は、上述の電荷転送装置１００において、図１のＣ−Ｃ’で示される部分の断面を示す断面図である。図２を参照すると、従来の電荷転送装置１００は、ｎ型半導体基板に形成されたｐウェルと、そのｐウェル上に形成された電荷を蓄積させるｎウェルとを含んで構成されている。図２に示されているように、複数の電荷転送電極対１１０において、第１ポリシリ電極１１１の下層には、絶縁膜を介して非バリヤ領域（以下、ストレージ領域という）が構成されている。また、第２ポリシリ電極１１２の下層には、絶縁膜を介してバリヤ領域が構成されている。バリヤ領域は、ｐ型不純物（例えばＢイオン）を注入することによって形成され、同一転送電極下の転送チャネルに電位差をつけている。電荷検出用のフローティングディフュージョン１０５は、出力ゲート１０４とリセットゲート１０７との間において、ｎウェルとｐウェルとの間のｐｎ接合を含んで構成されている。

ＣＣＤの最終転送電極である出力段電極１１３には、第３クロックφ１Ｌが印加されている。出力ゲート部１０４の第１出力ゲート電極には、第１の出力ゲート電圧ＶＯＧ１が印加され、第２出力ゲート電極には、第２の出力ゲート電圧ＶＯＧ２が印加されている。また、リセットゲート１０７にはリセットパルスφＲが印加され、リセットドレイン１０８にはリセットドレイン電圧ＶＲＤが印加されている。従来の電荷転送装置１００において、第１の出力ゲート電圧ＶＯＧ１、第２の出力ゲート電圧ＶＯＧ２およびリセットドレイン電圧ＶＲＤの各々は定電位である。

図３は、従来の電荷転送装置１００に供給される信号波形を示すタイミングチャートである。図３に示されている第１クロックφ１、第２クロックφ２、第３クロックφ１ＬおよびリセットパルスφＲは、時間の経過に対応して変化する信号電圧である。図３の（ａ）は、第１クロックφ１の動作波形を示す波形図である。図３の（ａ）を参照すると、第１クロックφ１は、高電位側の電位を電位Ｖ１Ｈとし、低電位側の電位を電位Ｖ１Ｌとしている。図３の（ｂ）は、第２クロックφ２の動作波形を示す波形図である。図３の（ｂ）を参照すると、第２クロックφ２は、高電位側の電位を電位Ｖ２Ｈとし、低電位側の電位を電位Ｖ２Ｌとしている。図３の（ｃ）は、第３クロックφ１Ｌの動作波形を示す波形図である。図３の（ｃ）を参照すると、第３クロックφ１Ｌは、高電位側の電位を電位Ｖ３Ｈとし、低電位側の電位を電位Ｖ３Ｌとしている。図３の（ｄ）は、リセットパルスφＲの動作波形を示す波形図である。図３の（ｄ）を参照すると、リセットパルスφＲは、高電位側の電位を電位ＶＲＨとし、低電位側の電位を電位ＶＲＬとしている。

図３を参照すると、時刻ｔ１から時刻ｔ４までの間に、第１クロックφ１は、第１電位Ｖ１Ｈから第２電位Ｖ１Ｌになった後、再度第１電位Ｖ１Ｈになっている。このとき第２クロックφ２は、第２電位Ｖ２Ｌから第１電位Ｖ２Ｈになった後、再度第２電位Ｖ２Ｌになっている。また、第３クロックφ１Ｌは、このとき第１電位Ｖ３Ｈから第２電位Ｖ３Ｌになった後、再度第１電位Ｖ３Ｈになっている。更に、図３に示されているように、時刻ｔ３において、リセットパルスφＲが印加されている。

図４は、上述の時刻ｔ１から時刻ｔ４まで時間が経過した場合における電荷転送の様子を示す図である。図４の（ａ）は、時刻ｔ１における電荷の蓄積された状態を示している。図４の（ｂ）は、時刻ｔ２における電荷の蓄積された状態を示している。図４の（ｃ）は、時刻ｔ３における電荷の蓄積された状態を示している。図４の（ｄ）は、時刻ｔ４における電荷の蓄積された状態を示している。

時刻ｔ１において信号電荷Ｑ１は出力段電極１１３下のストレージ領域に蓄積されている。この信号電荷Ｑ１は、時刻ｔ２において出力ゲート１０４下を通過してフローティングディフュージョン１０５に注入される。時刻ｔ２で電圧として検出された信号電荷Ｑ１は、時刻ｔ３においてリセットゲート１０７に印加されるリセットパルスφＲが電位ＶＲＨとなることによって、リセットドレイン１０８を通して外部に排出される。このとき、次の信号電荷Ｑ２が出力段電極１１３下のストレージ領域に蓄積される。続いて、時刻ｔ４において、リセットゲート１０７に電位ＶＲＬのリセットパルスφＲが印加されて、時刻ｔ１の状態に戻る。以下、これら一連の動作を繰り返すことによって信号電荷Ｑ１、Ｑ２、Ｑ３、…が、出力電圧として順次検出される。

特開２００１−６８６６０号公報

従来の電荷転送装置１００では、電荷転送残りが発生することがある。図５は、上記の転送残りの様子を示す図である。従来の電荷転送装置１００では、出力段電極１１３の前数段に備えられた電荷転送電極対１１０は、第１クロックφ１および第２クロックφ２に応答して動作している。従来の電荷転送装置１００では、出力段電極１１３の前数段に備えられた電荷転送電極対１１０の電極Ｌ長が、それよりも前に構成されている電荷転送電極対１１０の電極Ｌ長より長い場合がある。このとき、電荷転送残りが発生しない状態で転送されてきた電荷は、出力段電極１１３の前数段に備えられた電荷転送電極対１１０において、電荷を転送する時間が長くなり、電荷を転送する時間がかかる。また、電極Ｌ長が長くなることで、出力ゲート電極の縁電界効果（fringing field effect：電極の縁による電場の乱れの効果）が減るためにΔＱ２の電荷転送残りが発生する場合がある。

また、従来の電荷転送装置１００においては、ＣＣＤの出力にカップリングノイズがる発生する場合がある。図６は、従来の電荷転送装置１００におけるＣＣＤの動作クロックと出力信号波形とを示すタイミングチャートである。図６を参照すると、電荷を転送する期間の中で時刻ｔ４から時刻ｔ６の間は第１クロックφ１の信号は立ち下がり、第２クロックφ２の信号は立ちあがる期間である。また、時刻ｔ４から時刻ｔ５の間は第３クロックφ１Ｌが立ち下がる期間である。

第１クロックφ１、第２クロックφ２に接続された出力ゲート電極間の端子間容量は水平画素数分のＣＣＤの繰り返し部の数百ｐ［Ｆ］である。しかしながら、ＣＣＤシボリ部の電極数は数段であるため、第３クロックφ１Ｌ端子容量は数十ｐ［Ｆ］以下である。そのため、第１クロックφ１、第２クロックφ２、第３クロックφ１Ｌに印加されたクロック信号の伝達において、第３クロックφ１Ｌの転送電極のＣＲ時定数が第１クロックφ１、第２クロックφ２の転送電極より小さくなる。故に時刻ｔ４から時刻ｔ５の間において、第１クロックφ１、第２クロックφ２の波形が第３クロックφ１Ｌより鈍くなる。

第３クロックφ１Ｌは、第１クロックφ１および第２クロックφ２とＣＲ時定数が異なる。そのため、第３クロックφ１Ｌが立ち下がる期間は時刻ｔ４から時刻ｔ５までとなる。第３クロックφ１Ｌが印加される転送電極から電荷検出部へのカップリングノイズが混入し、図６の（ｄ）に示されるように出力部にカップリングノイズが出現する。この第３クロックφ１Ｌに起因するカップリングノイズが混入することで、実質的な信号期間が減ってしまい、ＣＣＤの高速動作時においては、信号の安定期間が取れなくなる場合がある。

以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

上記課題を解決するために、出力ゲート（７）と、前記出力ゲート（７）に電荷を転送するＣＣＤ部（１−１）と、前記出力ゲート（７）と前記ＣＣＤ部（１−１）との間に配置され、互いに位相が反転したクロック（φ１Ｌ，φ２Ｌ）が供給される第１転送電極（５）および第２転送電極（６）とを有する固体撮像装置（ＣＣＤセンサ）を構成する。ここにおいて、そのＣＣＤセンサは、前記ＣＣＤ部（１−１）に供給されるクロック（φ１、φ２）と、前記第１転送電極（５）および前記第２転送電極（６）に供給されるクロック（φ１Ｌ，φ２Ｌ）とが異なるドライバ回路から出力されることを特徴とする。
第１転送電極に供給されるクロック（φ１Ｌ）と第２転送電極に供給されるクロック（φ２Ｌ）の信号は、電圧に対して対称的な波形をしており、第１転送電極に供給されるクロック（φ１Ｌ）が立ち上がる期間と第２転送電極に供給されるクロック（φ２Ｌ）が立ち下がる期間が同じである。そのため、それぞれの電荷検出部へのカップリングの影響がプラスマイナスで相殺される。

本発明によると、カップリングノイズを低減させることが可能と固体撮像装置を構成することができる。また、高速転送時における転送不良の発生を抑制する固体撮像装置を構成することができる。

以下に、図面を参照して、本発明を実施するための最良の形態について説明を行う。なお、以下の実施形態において、固体撮像装置に備えられたＣＣＤが、イオン注入障壁型２相駆動ＣＣＤである場合を例に説明を行う。

［第１の実施形態］
図７は、本発明を実施するための第１の形態の固体撮像装置の構成を例示する平面図である。本実施形態の固体撮像装置は、電荷の転送を行う電荷転送部１と、電荷転送部１に動作クロックを供給するクロック生成部２と、出力回路１２とを含んで構成されている。電荷転送部１は、第２クロックφ２に応答して動作する第２クロック電極対３と、第１クロックφ１に応答して動作する第１クロック電極対４と、第４クロックφ２Ｌに応答して動作する第４クロック電極対５と、第３クロックφ１Ｌに応答して動作する第３クロック電極対６と、出力ゲート７と、フローティングダイオード９と、リセットゲート１０と、リセットドレイン１１とを含んで構成されている。図７を参照すると、第２クロック電極対３、第１クロック電極対４、第４クロック電極対５、第３クロック電極対６および出力ゲート７は平行に構成され、それぞれの下層にはｎ型拡散層８が構成されている。また、電荷転送部１は、第１転送領域１−１と第２転送領域１−２の二つの領域を含んで構成されている。第１転送領域１−１に対応するｎウェル８は、幅Ｗを保持して構成されている。図７に示されているように第２転送領域１−２に対応するｎ型拡散層８は、出力ゲート電極にかけて電荷転送領域の幅Ｗが徐々に狭くなっている。

図７を参照すると、第１転送領域１−１は、第２クロック電極対３と第１クロック電極対４とを備えて構成されている。第２転送領域１−２は、第４クロック電極対５と、第３クロック電極対６と、出力ゲート７とを含んで構成されている。第１転送領域１−１を構成する第２クロック電極対３は、第２クロック第１電極３−１と第２クロック第２電極３−２とを含んで構成され、第１クロック電極対４は、第１クロック第１電極４−１と第１クロック第２電極４−２とを含んで構成されている。また、第２転送領域１−２を構成する第４クロック電極対５は、第４クロック第１電極５−１と第４クロック第２電極５−２とを含んで構成されている。同様に、第３クロック電極対６は、第３クロック第１電極６−１と第３クロック第２電極６−２とを含んで構成され、出力ゲート７は、出力ゲート第１電極７−１と出力ゲート第２電極７−２とを含んで構成されている。

フローティングダイオード９は、ｎウェル８を転送されてきた信号電荷を受け、その信号電荷が出力回路１２に読み出されるまで保持している。リセットゲート１０には、リセットパルス供給配線３５を介してリセットパルスφＲが供給される。リセットゲート１０は、そのリセットパルスφＲに応答して、フローティングダイオード９に保持されている信号電荷を定期的にリセットドレイン１１に提供している。

図７に示されているように、出力回路１２は、出力信号生成１４と抵抗１５とを含んで構成されている。出力信号生成１４は、フローティングダイオード９に接続されたゲートを有するＭＯＳトランジスタである。出力信号生成１４の電源端には電源電圧ＶＤＤが供給され、出力信号生成１４の接地端は抵抗１５を介して接地されている。出力回路１２は、この構成によって出力プリアンプとして作用し、出力信号Ｖｏｕｔを、出力端子１３を介して出力している。

また、図７に示されているように、クロック生成部２は、クロック生成回路２１とインバータ２２とを含んで構成されている。クロック生成回路２１は、基準クロックに基づいて、第１クロックφ１、第２クロックφ２、第３クロックφ１Ｌおよび第４クロックφ２Ｌを生成している。クロック生成回路２１から出力される各クロックは、インバータ２２で波形整形され信号線（３１〜３４）に供給されている。クロック生成回路２１から出力される第２クロックφ２は、第２クロック供給線３１を介して第２クロック電極対３を構成する第２クロック第１電極３−１と第２クロック第２電極３−２とに印加されている。クロック生成回路２１から出力される第１クロックφ１は、第１クロック供給線３２を介して第１クロック電極対４を構成する第１クロック第１電極４−１と第１クロック第２電極４−２とに印加されている。クロック生成回路２１から出力される第４クロックφ２Ｌは、第４クロック供給線３３を介して第４クロック電極対５を構成する第４クロック第１電極５−１と第４クロック第２電極５−２とに印加されている。クロック生成回路２１から出力される第４クロックφ２Ｌは、第４クロック供給線３３を介して第４クロック電極対５を構成する第４クロック第１電極５−１と第４クロック第２電極５−２とに印加されている。クロック生成回路２１から出力される第３クロックφ１Ｌは、第３クロック供給線３４を介して第３クロック電極対６を構成する第３クロック第１電極６−１と第３クロック第２電極６−２とに印加されている。

図８は、本実施形態の電荷転送部１の断面を例示する断面図である。図８に示されている断面は、上述の平面図におけるＡ−Ａ’に対応した断面を示している。図８を参照すると、本実施形態の電荷転送部１は、ｎ型半導体基板１７の上層に、Ｐウェル１６が形成され、そのＰウェル１６の上層にｎ型拡散層８が形成されている。ｎ型拡散層８の上層には、絶縁膜を介して各電極対（３、４、５、６）が構成されている。図８に示されているように、各電極対（３、４、５、６）の第１電極（３−１、４−１、５−１、６−１）の下層には、絶縁膜を介してバリヤ領域が構成されている。バリヤ領域は、ｐ型不純物（例えばＢイオン）を注入することによって形成され、同一転送電極下の転送チャネルに電位差をつけている。また、各電極対（３、４、５、６）の第２電極（３−２、４−２、５−２、６−２）の下層には、転送チャネルで電荷を蓄積するためのストレージ領域が構成されている。電荷検出用のフローティングダイオード９は、出力ゲート７とリセットゲート１０との間において、ｎ型拡散層８とＰウェル１６との間のｐｎ接合を含んで構成されている。

図９は、本実施の形態において、電荷転送部１を動作させるための信号の波形を例示するタイミングチャートである。図９の（ａ）は、時間経過に対応した第１クロックφ１の電圧波形を示している。第１電位Ｖ１Ｈは第１クロックφ１の高位側の電位を示し、第２電位Ｖ１Ｌは第１クロックφ１の低位側の電位を示している。図９の（ｂ）は、時間経過に対応した第２クロックφ２の波形を示している。第１電位Ｖ２Ｈは第２クロックφ２の高位側の電位を示し、第２電位Ｖ２Ｌは第２クロックφ２の低位側の電位を示している。図９の（ｃ）は、時間経過に対応した第３クロックφ１Ｌの波形を示している。

第１電位Ｖ３Ｈは第３クロックφ１Ｌの高位側の電位を示し、第２電位Ｖ３Ｌは第３クロックφ１Ｌの低位側の電位を示している。図９の（ｄ）は、時間経過に対応した第４クロックφ２Ｌの波形を示している。第１電位Ｖ４Ｈは第４クロックφ２Ｌの高位側の電位を示し、第２電位Ｖ４Ｌは第４クロックφ２Ｌの低位側の電位を示している。図９の（ｅ）は、時間経過に対応したリセットパルスφＲの波形を示している。第１電位ＶＲＨはリセットパルスφＲの高位側の電位を示し、第２電位ＶＲＬはリセットパルスφＲの低位側の電位を示している。

図９の（ｆ）は、時間経過に対応した第１の出力ゲート電圧ＶＯＧ１の電圧を示している。第１の出力ゲート電圧ＶＯＧ１は、出力ゲート第１電極７−１に印加される電圧であり、出力ゲート第１電極７−１の下の電荷転送チャネルの電位（以下、チャネル電位ｖ１という）が、第３クロック電極対６に第２電位Ｖ１Ｌの第３クロックφ１Ｌが印加された時の転送電極下のストレージ領域のチャネルの電位（以下、チャネル電位ｖＳＬという）より高く、なおかつ、第３クロック電極対６に第１電位Ｖ１Ｈの第３クロックφ１Ｌが印加されたときの転送電極下のストレージ領域のチャネルの電位（以下、チャネル電位ｖＳＨという）よりも低くなるように設定されることが好ましい。

図９の（ｇ）は、時間経過に対応した第２の出力ゲート電圧ＶＯＧ２の電圧を示している。第２の出力ゲート電圧ＶＯＧ２は、出力ゲート第２電極７−２下の電荷転送チャネルの電位（以下、チャネル電位ｖ２という）が、出力ゲート第１電極７−１下のチャネル電位ｖ１より高くなるように設定されることが好ましい。図９の（ｈ）は、時間経過に対応したリセットドレイン電圧ＶＲＤの電圧を示している。リセットゲート１０に印加されるリセットパルスφＲの第１電位ＶＲＨは、そのときのリセットゲート電極下のチャネルの電位（以下、チャネル電位ｖＲＨという）リセットドレイン１１に印加されるリセットドレイン電圧ＶＲＤより高くなるように設定されることが好ましい。

図９を参照すると、時刻ｔ０１において、第１クロックφ１が電位Ｖ１Ｈ（Ｈｉｇｈレベル）になっている。またこのとき第３クロックφ１Ｌが電位Ｖ３Ｈ（Ｈｉｇｈレベル）となっている。時刻ｔ０２において、第１クロックφ１が電位Ｖ１Ｌに達し、このとき第２クロックφ２が電位Ｖ２Ｈに達する。時刻ｔ０３において、リセットパルスφＲがＨｉｇｈレベルに達し、時刻ｔ０４において、時刻ｔ０１と同様に、第１クロックφ１が電位Ｖ１Ｈ（Ｈｉｇｈレベル）になっている。

図１０は、上述の動作クロックに応答して電荷転送部１が電荷を転送する様子を示す図である。図１０を参照すると、時刻ｔ１において信号電荷Ｑ１は第３クロック電極対６下のストレージ領域（第３クロック第１電極６−１下方の拡散領域）に蓄積されている。この信号電荷Ｑ１は、時刻ｔ２において出力ゲート第１電極７−１、出力ゲート第２電極７−２下を通過してフローティングダイオード９に注入される。信号電荷Ｑ１は、電圧として検出される。

その後時刻ｔ３において、リセットゲート１０にリセットパルスφＲの第１電位ＶＲＨが印加されることによってリセットドレイン１１を通して外部に排出される。このとき、次の信号電荷Ｑ２が第３クロック電極対６下のストレージ領域（第３クロック第１電極６−１下方の拡散領域）に蓄積される。続いて、時刻ｔ４において、リセットゲート１０に第２電位ＶＲＬのリセットパルスφＲが印加されて、時刻ｔ１と同様の状態になる。以下、これら一連の動作を繰り返すことによって信号電荷Ｑ１、信号電荷Ｑ２、信号電荷Ｑ３、…が出力電圧として順次検出される。

以下に、図面を参照して、動作クロックと出力電圧との対応に関して説明を行う。図１１は、上述の動作クロック（φ１、φ２、φ１Ｌおよびφ２Ｌ）とその動作クロックに対応して出力される出力電圧Ｖｏｕｔを例示するタイミングチャートである。図１１の（ａ）には、時間経過に対応した第１クロックφ１の電圧波形が示されている。図１１の（ｂ）には、時間経過に対応した第２クロックφ２の波形が示されている。図１１の（ｃ）には、時間経過に対応した第３クロックφ１Ｌの波形が示されている。図１１の（ｄ）には、時間経過に対応した第４クロックφ２Ｌの波形が示されている。図１１の（ｅ）には、上記の各クロックに基づいた出力電圧Ｖｏｕｔの波形が示されている。

図１１を参照すると、電荷を転送する期間の中で時刻ｔ１１から時刻ｔ１３の間（または、時刻ｔ１４から時刻ｔ１６の間や時刻ｔ１７から時刻ｔ１９の間）は、第１クロックφ１の信号は立ち下がり、第２クロックφ２の信号は立ち上がる期間である。また、時刻ｔ１１から時刻ｔ１２の間（または、時刻ｔ１４から時刻ｔ１５の間や時刻ｔ１７から時刻ｔ１８の間）は第３クロックφ１Ｌが立ち下がり、第４クロックφ２Ｌが立ち上がる期間である。

図１１を参照すると、第１クロックφ１と第２クロックφ２の波形は、第３クロックφ１Ｌと第４クロックφ２Ｌの波形よりも鈍っている。この波形の鈍りは、第２クロック供給線３１、第１クロック供給線３２に接続された出力ゲート電極間の端子間容量に起因している。本実施形態の電荷転送部１において、出力ゲート電極間の端子間容量は、第１転送領域１−１の電極数に対応して数百ｐ［Ｆ］である。第２転送領域１−２の電極数は数段であるため、第４クロック供給線３３、第３クロック供給線３４の端子間容量は数十ｐ［Ｆ］以下となる。したがって、第２クロック供給線３１、第１クロック供給線３２、第４クロック供給線３３および第３クロック供給線３４に印加されたクロック信号の伝達において、第４クロック供給線３３、第３クロック供給線３４の転送電極のＣＲ時定数が第２クロック供給線３１、第１クロック供給線３２の転送電極より小さくなる。

図１２は、本実施形態の動作クロックに対応して出力電圧に現れるノイズの状態を例示する波形図である。上述のように、電荷を転送する期間の中で時刻ｔ１１から時刻ｔ１３の間は第１クロックφ１の信号は立ち下がり、第２クロックφ２の信号は立ちあがる期間である。また、時刻ｔ１１から時刻ｔ１２の間は第３クロックφ１Ｌが立ち下がり、第４クロックφ２Ｌが立ち上がる期間である。

第３クロックφ１Ｌ、第４クロックφ２Ｌは第１クロックφ１、第２クロックφ２とＣＲ時定数が異なっている。そのため、第３クロックφ１Ｌが立ち下がり第４クロックφ２Ｌが立ち上がる期間は時刻ｔ１１から時刻ｔ１２までとなる。このとき、第３クロックφ１Ｌと第４クロックφ２Ｌの信号は、電圧に対して対称的な波形をしており、第３クロックφ１Ｌが立ち上がる期間と第４クロックφ２Ｌが立ち下がる期間が同じである。そのため、それぞれの電荷検出部へのカップリングの影響がプラスマイナスで相殺され、第３クロックφ１Ｌ、第４クロックφ２Ｌの転送電極から電荷検出部へのカップリングノイズは、図１２の実線のように出力部に混入する。

また、同じ転送電極であっても第１クロックΦ１、第２クロックφ２の転送電極から電荷検出部にカップリングノイズが混入する影響が比較的に少ない。その理由は第１クロックΦ１と第２クロックφ２の信号は電圧に対して対称的な波形をしており、第１クロックΦ１が立ち上がる期間と第２クロックφ２が立ち下がる期間が同じであるため、それぞれの電荷検出部へのカップリングの影響がプラスマイナスで相殺されるからである。したがって、従来の固体撮像装置では、第３クロックφ１Ｌからのカップリングノイズの混入で、ＣＣＤの高速動作時において実質的な信号期間が減ってしまっているが、図１２に示されているように、本実施形態の電荷転送部１は、信号の安定期間が減少することを抑制している。

上述したように、本実施形態の電荷転送部１において、第１転送領域１−１はフローティングダイオード９に向かって容易に信号電荷を転送できるように、第１転送領域１−１の最終段の転送電極から出力ゲート７にかけて電荷転送領域の幅Ｗを徐々に狭くし、第２転送領域１−２のストレージ電極のＬ長を第１転送領域１−１のストレージ電極のＬ長よりも広げる構造にしている。

図１３は、本実施形態の固体撮像装置の断面を例示する断面図である。図１３を参照すると、本実施形態の電荷転送部１には、フローティングダイオード９の接合容量である第１容量Ｃ１と、フローティングダイオード９とリセットゲート１０の間のカップリング容量である第２容量Ｃ２と、フローティングダイオード９と出力ゲート第２電極７−２の間のカップリング容量である第３容量Ｃ３と、フローティングダイオード９から出力信号生成１４への配線の配線容量である第４容量Ｃ４と、出力信号生成１４の入力容量である第５容量Ｃ５とが構成される。このとき、電荷検出用のフローティングダイオード９の電位変化をΔＶとすると、ΔＶは、次の（１）式のように表される。 ΔＶ＝Ｑ１／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５） … （１）
この電位変化ΔＶは出力信号生成１４と抵抗１５により構成される出力プリアンプに入力され、その出力端子１３から出力電圧Ｖｏｕｔとして検出される。

この出力電圧Ｖｏｕｔは抵抗１５の抵抗値をＲ、出力信号生成１４の相互コンダクタンスをｇｍとして次の（２）式ように表すことができる。 Ｖｏｕｔ＝ΔＶ・ｇｍ・Ｒ／（１＋ｇｍ・Ｒ） … （２）
したがって、（１）式および（２）式より、
Ｖｏｕｔ
＝Ｑ１・ｇｍ・Ｒ／（１＋ｇｍ・Ｒ）（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５） … （３）
を得ることができる。

（３）式から明らかなように、信号電荷Ｑに対してできるだけ大きな出力電圧Ｖｏｕｔを得るには第１容量Ｃ１〜第５容量Ｃ５の各容量の低減が必要であり、そのためにはフローティングダイオード９の面積をできるだけ小さくする必要がある。

一方、最大信号電荷量ＱＭＡＸは、転送電極下のバリヤ領域のチャネル電位とストレージ領域のチャネル電位との電位差（以下、電位差ΔｖＢＳと呼ぶ）を用いて次の（４）式のように表すことができる。
ＱＭＡＸ＝Ｋ・ΔｖＢＳ・Ｗ・Ｌ … （４）
ここで、Ｋは比例定数、Ｗはストレージ領域の電荷転送チャネル幅、Ｌは同じくストレージ領域の電荷転送チャネル長である。

固体撮像素子、例えばエリアセンサの水平転送部としてこのイオン注入障壁型２相駆動ＣＣＤを用いる場合、ストレージ領域の電荷転送チャネル長Ｌは固体撮像素子のサイズと水平画素数によって決まってしまう。また、電位差ΔｖＢＳは駆動電圧（例えば５Ｖ）との関係上安易に変更することができない。したがって、最大信号電荷量ＱＭＡＸを大きくするには、ストレージ領域の電荷転送チャネル幅Ｗをなるべく大きくする必要があり、電荷検出用のフローティングダイオード９に向かって電荷が転送しやすいように、電荷転送領域の幅を徐々に狭くしている。

ＣＣＤの繰り返し部と同じ最大電荷容量を確保するために、電荷転送チャンネルのＷ幅を狭くした分、前述の
ＱＭＡＸ＝Ｋ・ΔｖＢＳ・Ｗ・Ｌ … （４）
の関係から、必然的に第２転送領域１−２のＬ長を第１転送領域１−１のＬ長よりも長くしている。

図１３に示されているように、第１転送領域１−１の最終段の電極から出力ゲート第２電極７−２にかけての電荷転送領域の幅Ｗを徐々に狭くした第２転送領域１−２は、幅Ｗが狭くなっている。この場合において、第１転送領域１−１と同じ最大信号電荷量ＱＭＡＸを取るために、第４クロック電極対５と第３クロック電極対６のストレージ領域に対応する電極（５−２、６−２）の長さＬ１、Ｌ２、Ｌ３およびＬ４は、第１転送領域１−１の第２クロック第２電極３−２と第１クロック第２電極４−２の長さＬよりも長い構造（Ｌ１、Ｌ２、Ｌ３、Ｌ４＞＝Ｌ）となっている。なお、ここにおいてＬ１、Ｌ２、Ｌ３およびＬ４の少なくとも一つが長さＬよりも長い構造であることが好ましい。

図１４は、本実施形態の固体撮像装置を高速動作させる場合における動作クロックの波形を例示するタイミングチャートである。図１４に破線で示されている波形は、通常ＣＣＤ駆動時のクロック波形である。また、図１４に実線で示されている波形は、通常転送周波数の３倍の高速ＣＣＤ転送を実行する場合のクロック波形である。上述のように、通常動作時において、第１クロックφ１のＨｉｇｈレベルは第１電位Ｖ１Ｈであり、Ｌｏｗレベルは第２電位Ｖ１Ｌである。同様に、第２クロックφ２のＨｉｇｈレベルは第１電位Ｖ２Ｈであり、Ｌｏｗレベルは第２電位Ｖ２Ｌである。第３クロックφ１ＬのＨｉｇｈレベルは第１電位Ｖ３Ｈであり、Ｌｏｗレベルは第２電位Ｖ３Ｌである。第４クロックφ２ＬのＨｉｇｈレベルは第１電位Ｖ４Ｈであり、Ｌｏｗレベルは第２電位Ｖ４Ｌである。本実施の形態において、クロック生成回路から出力されたときの各クロックの電圧レベルは、同じレベルであり、
第１クロックの第１電位Ｖ１Ｈ
＝第２クロックの第１電位Ｖ２Ｈ
＝第３クロックの第１電位Ｖ３Ｈ
＝第４クロックの第１電位Ｖ４Ｈ
となる。また、
第１クロックの第２電位Ｖ１Ｌ
＝第２クロックの第２電位Ｖ２Ｌ
＝第３クロックの第２電位Ｖ３Ｌ
＝第４クロックの第２電位Ｖ４Ｌ
である。

第１転送領域１−１における端子間容量は、第１転送領域１−１に備えられた第２クロック電極対３と第１クロック電極対４との数に応じた値となる。高速ＣＣＤ転送をした場合のクロック波形の振幅電圧は、そのときのＣＲ時定数に起因する遅延に応じて、通常ＣＣＤ駆動時のクロック同じ電位（第１電位Ｖ１Ｈと第２電位Ｖ１Ｌ）まで到達する前に反転動作をしてしまう。したがって、図１４を参照すると、高速動作時の第１クロックφ１は、第３電位Ｖ１Ｈ’と第４電位Ｖ１Ｌ’のように、通常駆動時の振幅電圧に比べ振幅電圧が小さくなる。また、同様に第２クロックφ２は、第３電位Ｖ２Ｈ’と第４電位Ｖ２Ｌ’の振幅電圧になる。

ここにおいて、第２転送領域１−２の電極数は数段であるため、第３クロックφ１Ｌ、第４クロックφ２Ｌ端子間容量は第１クロックφ１、第２クロックφ２と比較してＣＲ時定数が小さい。そのため、ＣＲ時定数に起因する遅延が少ないので、高速ＣＣＤ転送をした場合のクロック波形の振幅電圧は通常ＣＣＤ駆動時の第１電位Ｖ１Ｈと第２電位Ｖ１Ｌと同じ電圧レベルまで到達する。

上述のように、従来の固体撮像装置では第２転送領域１−２の転送電極が第１クロックφ１、第２クロックφ２で駆動されている。そのため、第２転送領域１−２には第１転送領域１−１と同じ振幅電圧
｜Ｖ１Ｈ’−Ｖ１Ｌ’｜
が印加されている。

従来の固体撮像装置では、高速動作時に振幅電圧が｜Ｖ１Ｈ’−Ｖ１Ｌ’｜であっても、第１転送領域１−１で、転送残りが発生しないように設定されている。この場合において、第２転送領域１−２では、電極Ｌ長が第１転送領域１−１の電極Ｌ長より長くなっているので、電荷を転送するために要する時間が長くなる。したがって、従来の固体撮像装置では上述したように、第２転送領域１−２においてΔＱ2の電荷転送残りが発生する場合がある。

図１５は、本実施形態における、ＣＣＤ高速転送時の電荷転送のポテンシャルの関係を示す図である。図１５に破線で示されているポテンシャルの図は、第１クロックφ１が第１電位Ｖ１Ｈ、第２クロックφ２が第２電位Ｖ２Ｌ、第３クロックφ１Ｌが第１電位Ｖ３Ｈ、第４クロックφ２Ｌが第２電位Ｖ４Ｌのときのチャネル電位を示している。また図１５に破線で示されているポテンシャルの図は、第１クロックφ１が第２電位Ｖ１Ｌ、第２クロックφ２が第１電位Ｖ２Ｈ、第３クロックφ１Ｌが第２電位Ｖ３Ｌ、第４クロックφ２Ｌが第１電位Ｖ４Ｈのときのチャネル電位を示している。

本実施形態において、第２転送領域１−２に備えられた電極に印加される第３クロックφ１Ｌ、第４クロックφ２Ｌを供給するクロック配線（３３、３４）は、第２クロック供給線３１、第１クロック供給線３２と別配線で構成されている。上述のように、第４クロック供給線３３を介して第３クロックφ１Ｌを供給し、第３クロック供給線３４を介して第４クロックφ２Ｌを供給しているので、それらを介して伝達される第３クロックφ１Ｌと第４クロックφ２Ｌは、
｜Ｖ１Ｈ−Ｖ１Ｌ｜
に相当する振幅電圧をする。

したがって、第４クロック電極対５と第３クロック電極対６のストレージ領域のチャネル電位は、第１転送領域１−１のチャネル電位よりΔＶ１［Ｖ］深くなる。図１５に示されているように、本実施形態の固体撮像装置では、電位差による電極の縁による電場の乱れの効果がかかり易くなり、第２転送領域１−２の電荷転送不良の発生を抑制することが可能になる。

［第２の実施形態］
以下に、図面を参照して、本発明を実施するための第２の形態について説明を行う。以下に述べる実施形態において、上述の実施形態の説明で参照した図面を同じ符号が付されている要素は、第１の実施形態と同様の構成・動作である。したがって、以下の説明において、第１の実施形態と同じ符号が付されている要素に関しては、重複する説明を省略する。

図１６は、第２の実施形態の固体撮像装置の構成を例示する平面図である。図１６を参照すると、第２の実施形態の固体撮像装置は、電荷転送部１とクロック生成部２とを含んで構成されている。その電荷転送部１は、第５クロックφ１Ｌ’に応答して動作する第５クロック電極対６ａを含んで構成されている。これによって、第２の実施形態の固体撮像装置は、第５クロック電極対６ａを第５クロックφ１Ｌ’にすることで２画素加算のタイミングを実現している。また、そのクロック生成部２は、クロック生成回路２３を備え、そのクロック生成回路２３は、第１クロックφ１、第２クロックφ２、第３クロックφ１Ｌおよび第４クロックφ２Ｌに加え、更に、第５クロックφ１Ｌ’を生成している。図１６に示されているように、第５クロック電極対６ａは、第５クロック第１電極６ａ−１と第５クロック第２電極６ａ−２とを含んで構成されている。その第５クロック第１電極６ａ−１と第５クロック第２電極６ａ−２とには、上述の第５クロックφ１Ｌ’が印加されている。

図１７は、第２の実施形態における固体撮像装置の断面を例示する断面図である。図１７を参照すると、第２の実施形態の電荷転送部１は、出力ゲート７の前段に第５クロック電極対６ａを備えて構成されている。図１７に示されているように、第５クロック電極対６ａは、前段の第４クロック電極対５から転送される電荷を、第５クロックφ１Ｌ’に応答して出力ゲート７を介してフローティングダイオード９に転送している。

図１８は、第２の実施形態における電荷転送部１の動作クロックを示すタイミングチャートである。図１８を参照すると、第５クロックφ１Ｌ’の１周期は、第３クロックφ１Ｌの３周期と同様であることが示されている。また、第５クロックφ１Ｌ’のＨｉｇｈレベルのときの電位は第１電位Ｖ５Ｈであり、Ｌｏｗレベルのときの電位は第２電位Ｖ５Ｌである。図１８に示されているように、時刻ｔ２１において、第１クロックφ１と第３クロックφ１ＬとはＨｉｇｈレベルであり、第２クロックφ２と第４クロックφ２ＬとはＬｏｗレベルである。このとき、第５クロックφ１Ｌ’は、第５クロック電極対６ａにＨｉｇｉレベルを供給している。時刻ｔ２２において、第１クロックφ１、第２クロックφ２、第３クロックφ１Ｌ、第４クロックφ２Ｌ、第５クロックφ１Ｌ’の各々が反転している。時刻ｔ２３において、リセットパルスφＲが供給され、時刻ｔ２４において、リセット後の状態から、第５クロックφ１Ｌ’を除く各クロック（φ１、φ２、φ１Ｌおよびφ２Ｌ）が反転している。

図１９は、第２の実施形態の電荷転送部１が、上述の動作クロックに応答して電荷を転送する様子を例示する図である。図１９を参照すると、時刻ｔ２１において、信号電荷Ｑ１は第５クロック第１電極６ａ−１下のストレージ領域に蓄積されている。この信号電荷Ｑ１は、時刻ｔ２２においてそのまま保持された状態である。このとき（時刻ｔ２２において）、信号電荷Ｑ１以外の信号電荷（信号電荷Ｑ２、信号電荷Ｑ３、および信号電荷Ｑ４が転送されている。

時刻ｔ２３において、第５クロック第１電極６ａ−１下のストレージ領域に保持されていた信号電荷Ｑ１に対し、転送されてきた信号電荷Ｑ２の重ね合わせが実行される。さらに、時刻ｔ２４において、出力ゲート７下を通過してフローティングダイオード９に［６ａ］で重ね合わされた信号電荷Ｑ１＋Ｑ２が注入される。以下、これら一連の動作を繰り返すことによって信号電荷Ｑ１＋Ｑ２、信号電荷Ｑ３＋Ｑ４、…のように２画素加算の出力電圧として順次検出される。

図２０は、第２の実施形態における出力電圧Ｖｏｕｔの時間変化を示すタイミングチャートである。図２０を参照すると、第２の実施形態の電荷転送部１において、出力電圧Ｖｏｕｔのカップリングノイズが低減していることが示されている。第２の実施形態において、第５クロックφ１Ｌ’のクロック波形は第４クロックφ２Ｌ、第３クロックφ１Ｌと同じ遅延タイミングで変動している。そのため、第１の実施形態での動作と同様に、カップリングノイズが低減することとなる。

また、第２の実施形態における固体撮像装置は、第１の実施形態の固体撮像装置と同様に、高速動作時の電荷の転送不良を抑制することができる。図２１は、第２の実施形態における高速動作時の電荷転送を示す図である。

図２１の破線は、第１クロックφ１が第１電位Ｖ１Ｈ、第２クロックφ２が第２電位Ｖ２Ｌ、第３クロックφ１Ｌが第１電位Ｖ３Ｈ、第４クロックφ２Ｌが第２電位Ｖ４Ｌ、第５クロックφ１Ｌ’が第１電位Ｖ５Ｈのときのチャネル電位を示している。また図２１の実線は、第１クロックφ１が第２電位Ｖ１Ｌ、第２クロックφ２が第１電位Ｖ２Ｈ、第３クロックφ１Ｌが第２電位Ｖ３Ｌ、第４クロックφ２Ｌが第１電位Ｖ４Ｈ、第５クロックφ１Ｌ’が第２電位Ｖ５Ｌのときのチャネル電位を示している。図２１を参照すると、第１の実施形態と同様に、第２転送領域１−２におけるストレージ領域のチャネル電位は、第１転送領域１−１のチャネル電位よりΔＶ１［Ｖ］深くなっている。そのため、第２の実施形態の固体撮像装置は、第２転送領域１−２の電荷の転送不良の発生を抑制することができる。

このように、第５クロック電極対６ａを第５クロックφ１Ｌ’で駆動することで、電荷を重ねて検出するタイミングにする駆動方法を適用する場合に、カップリングノイズを低減させることが可能となる。また、高速転送時における第２転送領域１−２での転送不良の発生を抑制することができる。

［第３の実施形態］
図２２は、本発明の固体撮像装置における、第３の実施形態の構成を例示する平面図である。図２２を参照すると、第３の実施形態におけるクロック生成部２は、複数のインバータ（２２−１〜２２−４）を含んで構成されている。図２２に示されているように、第３の実施形態において、第１インバータ２２−１の入力端と第３インバータ２２−３の入力端は、第１ノードＮ１に接続されている。同様に、第２インバータ２２−２の入力端と第４インバータ２２−４の入力端は、第２ノードＮ２に接続されている。上述のようなクロック生成部２を構成することで、クロック生成回路２３の出力配線を減らすことが可能になる。

なお、上述してきた複数の実施形態において、その構成・動作に矛盾が生じない範囲において、各実施形態を組み合わせることも可能である。ここで上記してきた本願発明を纏めると、本願発明の固体撮像装置は、出力ゲートと、第１クロックφ１と第２クロックφ２とに応答して電荷を転送する電荷転送部と、第１クロックφ１と第２クロックφ２とを生成するクロック生成部とから構成されている。その電荷転送部は、出力ゲートの前段に構成されている第３クロック電極対と、その第３クロック電極対の前段に構成されている第４クロック電極対とを備えている。クロック生成部は、第３クロック電極対に、第３クロックφ１Ｌを印加し、第４クロック電極対に、第３クロックφ１Ｌを反転させた第４クロックφ２Ｌを印加している。

このクロック生成部は、第１クロック供給線３２を介して第１クロックφ１を前記電荷転送部に供給し、第２クロック供給線３１を介して第２クロックφ２を電荷転送部に供給している。ここにおいて、第１クロック供給線３２と第２クロック供給線３１とは異なる第３クロック供給線３４を介して第３クロックφ１Ｌを第３クロック電極対に供給し、第１クロック供給線３２と第２クロック供給線３１とは異なる第４クロック供給線３３を介して第４クロックφ２Ｌを第４クロック電極対に供給している。

この場合において、第３クロックφ１Ｌは、第１クロックφ１と同相のクロックで構成されている。また、第４クロックφ２Ｌは、第２クロックφ２と同相のクロックで構成されている。また、第３クロック供給線３４は、第３クロック電極対以外の電極には接続されていない。同様に、第４クロックφ２Ｌは第４クロック電極対以外の電極には接続されていない。

また、本願発明の固体撮像装置において、さらに、第５クロック電極対６ａを有する構成であっても良い。この第５クロック電極対６ａは、第３クロック電極対（または、４クロック電極対）と出力ゲートとの間に構成されている。クロック生成部は、第５クロック電極対６ａに、第３クロックφ１Ｌを整数倍した第５クロックφ１Ｌを供給する。

また、高速動作時には、クロック生成部は、第１クロックφ１の周波数を上げた高速第１クロックと、第２クロックφ２の周波数を上げた高速第２クロックとを電荷転送部の第３クロック電極対第４クロック電極対以外の電極に供給する。このときに、第３クロックφ１Ｌの周波数を上げた高速第３クロックφ１Ｌを第３クロック電極対に印加し、第４クロックφ２Ｌの周波数を上げた高速第４クロックφ２Ｌを第４クロック電極対に印加することで、高速動作に対応している。

［第４の実施形態］
以下に、図面を参照して、本発明の第４の実施形態について説明を行う。図２３は、本発明の固体撮像装置における、第４の実施形態の構成を例示する平面図である。図２３を参照すると、第４の実施形態の固体撮像装置は、タイミングジェネレータ回路４０と、第１クロックドライバ回路４１と、第２クロックドライバ回路４２と、第１パッド４３と、第２パッド４４とを含んで構成されている。

図２３に示されているように、本実施形態の固体撮像装置において、第１パッド４３には第１クロックドライバ回路４１からクロック信号が印加されている。また、第２パッド４４には、第２クロックドライバ回路４２からクロック信号が印加されている。ここにおいて、第１クロックドライバ回路４１が供給するクロック信号と、第２クロックドライバ回路４２が供給するクロック信号とは、位相が反転している。

図２３に示されているように、第１パッド４３には、第２クロック供給線３１と第４クロック供給線３３とが接続されている。第２クロック供給線３１と第４クロック供給線３３とは、その一端が第１パッド４３に接合され、かつ、第１パッド４３以外の場所では互いに電気的に接続することがない。すなわち、第２クロック供給線３１と第４クロック供給線３３とは、第１パッド４３から枝分かれしている。同様に、第２パッド４４には、第１クロック供給線３２と第３クロック供給線３４とが接続されている。第１クロック供給線３２と第３クロック供給線３４とは、その一端が第２パッド４４に接合され、かつ、第２パッド４４以外の場所では互いに電気的に接続することがない。すなわち、第１クロック供給線３２と第３クロック供給線３４とは、第２パッド４４から枝分かれしている。

ここにおいて、第２クロック供給線３１は、第１転送領域１−１の第２クロック電極対３（第２クロック第１電極３−１、第２クロック第２電極３−２）にクロック信号を供給し、第４クロック供給線３３は、第２転送領域１−２（出力ゲート７と、第１転送領域１−１との間の領域）に配置された第４クロック電極対５にクロック信号を供給している。同様に、第１クロック供給線３２は、第１転送領域１−１の第１クロック電極対４にクロック信号を供給し、第３クロック供給線３４は、第２転送領域１−２に配置された第３クロック電極対６にクロック信号を供給している。

図２３に示されているように、本実施形態の固体撮像素子の電荷転送部１は、第４クロック供給線３３と第３クロック供給線３４を用いて、第２転送領域１−２に対応して備えられた電極（第４クロック電極対５、第３クロック電極対６）にクロック信号を供給している。第２転送領域１−２に対応して備えられ電極（第４クロック電極対５、第３クロック電極対６）は、第１転送領域１−１に対応して備えられた電極（第２クロック電極対３、第１クロック電極対４）よりも、数が少ない。したがって、第４クロック供給線３３と第３クロック供給線３４に接続される電極の数は、第２クロック供給線３１と第１クロック供給線３２に接続される電極よりも少なく構成されている。

そのため、第２転送領域１−２に対応する電極（第４クロック電極対５、第３クロック電極対６）にクロック信号を供給する第４クロック供給線３３，第３クロック供給線３４の、電極に起因した寄生容量を小さくすることができる。これにより、共通のクロック配線を用いて電荷転送部１の電極にクロック信号を供給する場合に比べて、第２転送領域１−２に対応する電極（第４クロック電極対５、第３クロック電極対６）に印加されるクロック信号に、波形鈍りが生じることを抑制することができる。本実施形態の固体撮像装置は、上述の構成・動作により、高速な電荷の転送を可能することができる。また、本実施形態の固体撮像装置は、クロックバッファの数を少なくすることも可能である。

［第５の実施形態］
以下に、図面を参照して、本発明の第５の実施形態について説明を行う。図２４は、本発明の固体撮像装置における、第５の実施形態の構成を例示する平面図である。図２４を参照すると、第５の実施形態の固体撮像装置は、タイミングジェネレータ回路４０と、第１クロックドライバ回路４１と、第２クロックドライバ回路４２と、第１パッド４３と、第２パッド４４とを含んで構成されている。

第５の実施形態の固体撮像装置は、第４の実施形態の固体撮像装置と同様に、第１パッド４３には第１クロックドライバ回路４１からクロック信号が印加されている。また、第２パッド４４には、第２クロックドライバ回路４２からクロック信号が印加されている。ここにおいて、第１クロックドライバ回路４１が供給するクロック信号と、第２クロックドライバ回路４２が供給するクロック信号とは、位相が反転している。

図２４に示されているように、第１パッド４３には、第２クロック供給線３１が接続されている。また、第１パッド４３は、第３ノードＮ３を介して第４クロック供給線３３に接続されている。第２クロック供給線３１と第４クロック供給線３３との各々は、その一端が第３ノードＮ３に接合され、かつ、第３ノードＮ３以外の場所では互いに電気的に接続することがない。すなわち、第２クロック供給線３１と第４クロック供給線３３とは、第３ノードＮ３から枝分かれしている。
同様に、第２パッド４４には、第１クロック供給線３２が接続されている。また、第２パッド４４は、第４ノードＮ４を介して第３クロック供給線３４に接続されている。第１クロック供給線３２と第３クロック供給線３４との各々は、その一端が第４ノードＮ４に接合され、かつ、第２パッド４４以外の場所では互いに電気的に接続することがない。すなわち、第１クロック供給線３２と第３クロック供給線３４とは、第４ノードＮ４から枝分かれしている。

第１クロック供給線３２と第２クロック供給線３１とは、第１転送領域１−１に備えられた複数の電極にクロック信号を供給している。第４クロック供給線３３は、第２転送領域１−２（出力ゲート７と、第１転送領域１−１との間の領域）に配置された第４クロック電極対５にクロック信号を供給している。第３クロック供給線３４は、第２転送領域１−２に配置された第３クロック電極対６にクロック信号を供給している。

図２４に示されているように、第１パッド４３を介して供給されるクロック信号は、第３ノードＮ３で分岐して第２クロック供給線３１、第４クロック供給線３３にそれぞれ供給されている。第４クロック供給線３３に接続される電極の数は、第２クロック供給線３１に接続される電極の数よりも少ない。そのため、第４クロック電極対５にクロック信号を供給する第４クロック供給線３３の寄生容量は、第２クロック供給線３１の寄生容量よりも小さくなる。同様に、第２パッド４４を介して供給されるクロック信号は、第４ノードＮ４で分岐して第１クロック供給線３２、第３クロック供給線３４にそれぞれ供給されている。第３クロック供給線３４に接続される電極の数は、第１クロック供給線３２に接続される電極の数よりも少ない。そのため、第４クロック電極対５にクロック信号を供給する第４クロック供給線３３の寄生容量は、第２クロック供給線３１の寄生容量よりも小さくなる。これにより、第５の実施形態の固体撮像装置は、電荷転送部１の第２転送領域１−２に供給されるクロック波形の鈍りを小さくすること可能となる。

図１は、従来のＣＣＤの構成を示すブロック図である。 図２は、従来のＣＣＤの断面を示す断面図である。 図３は、従来のＣＣＤの動作を示すタイミングチャートである。 図４は、従来のＣＣＤの動作をポテンシャルの井戸で示す模式図である。 図５は、従来のＣＣＤにおける電荷転送残りを示す模式図である。 図６は、従来のＣＣＤにおける出力信号波形を示すタイミングチャートである。 図７は、第１の実施形態の固体撮像装置の構成を例示する平面図である。 図８は、第１の実施形態の固体撮像装置の断面を例示する断面図である。 図９は、第１の実施形態の動作を例示するタイミングチャートである。 図１０は、電荷転送部が電荷を転送する様子を示す図である。 図１１は、動作クロックに対応して出力される出力電圧Ｖｏｕｔを例示するタイミングチャートである。 図１２は、本実施形態の出力電圧に現れるノイズの状態を例示する波形図である。 図１３は、本実施形態の固体撮像装置の断面を例示する断面図である。 図１４は、本実施形態の固体撮像装置を高速動作させる場合のタイミングチャートである。 図１５は、本実施形態における、ＣＣＤ高速転送時の電荷転送のポテンシャルの関係を示す図である。 図１６は、第２の実施形態における固体撮像装置の構成を例示する平面図である。 図１７は、第２の実施形態における固体撮像装置の断面を例示する断面図である。 図１８は、第２の実施形態における電荷転送部の動作を例示するタイミングチャートである。 図１９は、第２の実施形態の電荷転送部１が、上述の動作クロックに応答して電荷を転送する様子を例示する図である。 図２０は、第２の実施形態における出力電圧Ｖｏｕｔの時間変化を示すタイミングチャートである。 図２１は、第２の実施形態における高速動作時の電荷転送動作を示す図である。 図２２は、本発明の第３の実施形態の構成を例示する平面図である。 図２３は、本発明の第４の実施形態の構成を例示する平面図である。 図２４は、本発明の第５の実施形態の構成を例示する平面図である。

符号の説明

１…電荷転送部
１−１…第１転送領域
１−２…第２転送領域
２…クロック生成部
３…第２クロック電極対
３−１…第２クロック第１電極
３−２…第２クロック第２電極
４…第１クロック電極対
４−１…第１クロック第１電極
４−２…第１クロック第２電極
５…第４クロック電極対
５−１…第４クロック第１電極
５−２…第４クロック第２電極
６…第３クロック電極対
６−１…第３クロック第１電極
６−２…第３クロック第１電極
６ａ…第５クロック電極対
６ａ−１…第５クロック第１電極
６ａ−２…第５クロック第２電極
７…出力ゲート
７−１…出力ゲート第１電極
７−２…出力ゲート第２電極
８…ｎ型拡散層
９…フローティングダイオード
１０…リセットゲート
１１…リセットドレイン
１２…出力回路
１３…出力端子
１４…出力信号生成部
１５…抵抗
１６…Ｐウェル
１７…ｎ型半導体基板
１８…バリヤ領域
２１…クロック生成回路
２２、２２−１〜２２−４…インバータ
２３…クロック生成回路
３１…第２クロック供給線
３２…第１クロック供給線
３３…第４クロック供給線
３４…第３クロック供給線
３５…リセットクロック供給線
３６…第５クロック供給線
４０…タイミングジェネレータ回路
４１…第１クロックドライバ回路
４２…第２クロックドライバ回路
４３…第１パッド
４４…第２パッド
φ１…第１クロック
φ２…第２クロック
φ１Ｌ…第３クロック
φ２Ｌ…第４クロック
φ１Ｌ’…第５クロック
φＲ…リセットパルス
Ｖｏｕｔ…出力電圧
Ｎ１…第１ノード
Ｎ２…第２ノード
Ｎ３…第３ノード
Ｎ４…第４ノード
Ｃ１〜Ｃ５…容量
１００…電荷転送装置
１０１…第１クロック供給配線
１０２…第２クロック供給配線
１０３…第３クロック供給配線
１０４…出力ゲート
１０５…フローティングディフュージョン
１０６…出力回路
１０７…リセットゲート
１１０…電荷転送電極対
１１１…第１ポリシリ電極
１１２…第２ポリシリ電極

Claims (6)

1. 出力ゲートと、
   前記出力ゲートに電荷を転送するＣＣＤ部と、
   前記出力ゲートと、前記ＣＣＤ部との間に配置され、互いに位相が反転したクロックが供給される第１転送電極および第２転送電極と、
   最後部の前記第１転送電極の後ろで、かつ、前記出力ゲートの前段に構成された第３転送電極と
   を有し、
   前記ＣＣＤ部に供給されるクロックと、前記第１転送電極および前記第２転送電極に供給されるクロックとが異なるドライバ回路から出力され、
   前記第３転送電極には、逓倍出力素子クロックが供給されることを特徴とする
   ＣＣＤセンサ。
2. 請求項１に記載のＣＣＤセンサにおいて、
   前記ＣＣＤ部に供給されるクロックは、
   ＣＣＤ部第１クロックと、
   前記ＣＣＤ部第１クロックと逆位相のＣＣＤ部第２クロックとを含み、
   前記第１転送電極に供給されるクロックは、前記ＣＣＤ部第１クロックと同じ周期のクロックで構成され、
   前記第２転送電極に供給されるクロックは、前記ＣＣＤ部第２クロックと同じ周期のクロックで構成される
   ＣＣＤセンサ。
3. 請求項２に記載のＣＣＤセンサにおいて、
   前記ＣＣＤ部に供給されるクロックは、ＣＣＤ部用のクロック配線を介して供給され、
   前記第１転送電極および前記第２転送電極に供給されるクロックは、前記ＣＣＤ部用のクロック配線とは異なる第１転送電極用クロック配線および第２転送電極用クロック配線を介して前記第１転送電極および前記第２転送電極に供給され、
   前記第１転送電極用クロック配線は、前記ＣＣＤ部に接続されることなく前記第１転送電極に接続され、
   前記第２転送電極用クロック配線は、前記ＣＣＤ部に接続されることなく前記第２転送電極に接続される
   ＣＣＤセンサ。
4. 請求項３に記載のＣＣＤセンサにおいて、
   前記第１転送電極および前記第２転送電極は、互いに隣り合う位置に構成され、
   前記第１転送電極および前記第２転送電極の少なくとも一方は、前記出力ゲートの直前に構成される。
5. 請求項４に記載のＣＣＤセンサにおいて、さらに、
   クロック生成部を具備し、
   前記クロック生成部は、
   前記ＣＣＤ部第１クロックの周波数を上げた高速第１クロックと、前記ＣＣＤ部第２クロックの周波数を上げた高速第２クロックとを前記ＣＣＤ部に供給し、
   前記第１転送電極に供給されるクロックの周波数を上げた第１高周波数クロックを前記第１転送電極に印加し、
   前記第２転送電極に供給されるクロックの周波数を上げた第２高周波数クロックを前記第２転送電極に印加する
   ＣＣＤセンサ。
6. 請求項１から５の何れか１項に記載のＣＣＤセンサにおいて、さらに、
   前記ＣＣＤ部の最終段から提供される前記電荷を、前記出力ゲートに転送する電荷転送拡散層
   を有し、
   前記電荷転送拡散層は、
   前記ＣＣＤ部の最終段から前記出力ゲートにかけて、電荷を転送する方向に垂直で、かつ、基板の面に平行な方向の長さが徐々に短い長さであり、
   前記電荷転送拡散層の上層に備えられた電極は、
   前記ＣＣＤ部の最終段から前記出力ゲートにかけて、徐々に長いゲート長である
   ＣＣＤセンサ。

Images