JP4802122B2 - デジタル方式のガウス周波数偏移／周波数偏移変調回路及び関連方法 - Google Patents

Description

この発明はガウス周波数偏移（ＧＦＳＫ）／周波数偏移（ＦＳＫ）変調回路及び関連方法を提供し、特にデジタル方式のＧＦＳＫ／ＦＳＫ変調回路及び関連方法に関する。

１９世紀終わりに電磁波が発見されて以来、無線通信は日増しに進歩している。商業上でも日常生活の場面においても、無線通信はほぼ必要不可欠となった。人の可聴周波数範囲は２０Ｈｚ〜２０ｋＨｚであり、このような低い周波数の無線波を介して情報を搬送することは困難である。それを解決すべく、より高い周波数の無線波（搬送波）に情報を載せ、更に受信先で情報を復元することが一般である。信号を変調／復調すれば遠距離に伝送することができるが、伝送の過程には雑音妨害が生じやすいので、信号を本来のものに正確に変調することは無線通信の重要な課題である。

ブルートュース（登録商標）は低電力且つ短距離の無線通信手段の一種であり、２．４ＧＨｚ帯域で作動する。ブルートュース（登録商標）は低価格のほか、現行装置の基本設計を変更しないまま利用できることを特長としている。ブルートュース（登録商標）はＦＨＳＳ（周波数ホッピングスペクトラム拡散）方式で送受信を行い、ＧＦＳＫ方式で変調を行う。ＧＦＳＫ方式は伝送に必要な帯域幅を有効に縮減するほかにも、簡単なＩＣ設計により実施可能な低コストの変調技術であり、無線通信システムに幅広く利用されている。

図１を参照する。図１は従来のＧＦＳＫ変調回路１０を表す説明図である。ＧＦＳＫ変調回路１０はパルス整形フィルター１２と、ＶＣＯ（電圧制御発振器）と、ループフィルター１４と、基準発振器ＸＴＡＬと、位相周波数検出器１７と、チャージポンプ１８とを含む。ベースバンド変調信号Ｓｍはパルス整形フィルター１２を通過してからＶＣＯに入力され、ＶＣＯはそれによって帰還信号を生成して位相周波数検出器１７に入力する。基準発振器ＸＴＡＬは基準クロック信号Ｓｉを生成して位相周波数検出器１７に入力する。位相周波数検出器１７は基準発振器ＸＴＡＬの出力端に結合されて基準クロック信号Ｓｉを受信する第一入力端１７２と、ＶＣＯの出力端に結合されて帰還信号Ｓｏを受信する第二入力端１７４とを有し、両入力端１７２、１７４の入力信号Ｓｉ、Ｓｏ間の位相差を定め、誤差信号Ｓｅを生成する。基準クロック信号Ｓｉの位相が帰還信号Ｓｏの位相より進んでいれば、誤差信号Ｓｅは立ち上がり信号（ｕｐ ｓｉｇｎａｌ）となり、基準クロック信号Ｓｉの位相が帰還信号Ｓｏの位相より遅れていれば、誤差信号Ｓｅは立ち下がり信号（ｄｏｗｎ ｓｉｇｎａｌ）となる。

図１を再び参照する。位相周波数検出器１７の出力端に結合されたチャージポンプ１８の入力端１８２は、受信した誤差信号Ｓｅに基づいてループフィルター１４に制御電流を出力する。誤差信号Ｓｅが立ち上がり信号である場合、チャージポンプ１８はループフィルター１４への電量を増加し、誤差信号Ｓｅが立ち下がり信号である場合、チャージポンプ１８はループフィルター１４への電量を減少させる。ループフィルター１４はコンデンサーを含んだ簡単な回路であり、誤差信号Ｓｅに基づいて充放電を行い、チャージポンプ１８からの制御電流に対し低域通過フィルタリングを行って相応の制御電圧Ｓｃを生成する。ＶＣＯはパルス整形フィルター１２の出力端に結合された第一入力端１２４と、ループフィルター１４の出力端に結合された第二入力端１４４とを有し、制御電圧Ｓｃを受信してそれに基づいて第一入力端１２４の受信信号を調整して帰還信号Ｓｏを生成する。

図１によれば、制御電圧Ｓｃに制御される特定の周波数を有する帰還信号Ｓｏは位相周波数検出器１７に帰還される。位相周波数検出器１７は受信基準クロック信号Ｓｉと帰還信号Ｓｏとの間の位相差を継続的に検出し、ループフィルター１４はチャージポンプ１８からの制御電流を受けた後、制御電圧Ｓｃを継続的に更新する。それを受けて、ＶＣＯは帰還信号Ｓｏの周波数を継続的に更新し、基準クロック信号Ｓｉと帰還信号Ｓｏとの間の位相差を減少させることができる。このようにＶＣＯ、ループフィルター１４、位相周波数検出器１７及びチャージポンプ１８を帰還回路機能を有する位相ロックループ（ＰＬＬ）として組み合わせると、ＶＣＯは制御電圧Ｓｃに基づいて出力周波数を修正し、それによって位相の誤差は減少する。入力端の周波数と位相の二重化（ｄｕｐｌｉｃａｔｉｎｇ）及び追従（ｔｒａｃｋｉｎｇ）を繰り返した後、ＶＣＯによりＰＬＬは理想的な周波数に固定されることとなる。

図１によれば、ＧＦＳＫ変調回路１０は更に、チャージポンプ１８とループフィルター１４との間に結合されたスイッチＳＷ１を有する。スイッチＳＷ１はＰＬＬ変調時にオンにされ、ＰＬＬロック時にオフにされる。したがって、ベースバンド変調信号Ｓｍの周波数が低すぎる場合でも周波数の偏移を防ぐことができる。

アナログ方式の従来の変調回路はベースバンド変調信号ＳｍをＶＣＯに直接にかけるが、ＧＦＳＫ変調を実現するためには、ベースバンド変調信号Ｓｍを予めパルス整形フィルター１２に通すことが一般である。抵抗器、インダクター及びコンデンサーからなるパルス整形フィルター１２は、変調指数及びパルス整形ファクターなどの変調パラメーターを精密に制御することができないことを欠点とする。その上、ベースバンド変調信号Ｓｍの周波数が低すぎる場合、周波数偏移を防ぐためには図１のスイッチＳＷ１のような開ループ制御が必要とされる。このような開ループは回路を複雑にすると同時に、所要時間も延長させる欠点を有する。

この発明は前述の問題を解決するためのＧＦＳＫ／ＦＳＫ変調回路及び関連方法を提供することを目的とする。

本発明は、デジタル方式のＧＦＳＫ／ＦＳＫ変調回路を提供する。当該ＧＦＳＫ／ＦＳＫ変調回路は、入力クロック信号に対し分周を行ってサンプリング信号を生成する分周器と、該分周器に結合され、入力データを保存するバッファーと、該バッファーに結合され、前記バッファーの出力データに基づいて積分を行う積分器と、該積分器に結合され、コサイン関数に基づいて前記積分器の出力データを変換する第一ＲＯＭ（読み取り専用メモリー）と、前記積分器に結合され、サイン関数に基づいて前記積分器の出力データを変換する第二ＲＯＭとを含む。

当該ＧＦＫ／ＦＫＳ変調回路は、前記分周器及び前記バッファーに結合され、前記バッファーのデータを前記分周器でオーバーサンプリングした結果のデータを保存し、更に、前記オーバーサンプリングされたデータをガウス関数に基づいて変換して前記積分器に送信する第三ＲＯＭを更に有する。

本発明は、更に、デジタル方式のＧＦＳＫ／ＦＳＫ変調方法を提供する。当該方法は、クロック信号に対し分周を行ってサンプリング信号を生成するステップと、入力データを保存するステップと、該保存されたデータに対して積分を行うステップと、コサイン関数に基づいて前記積分された出力データを変換するステップと、サイン関数に基づいて前記積分された出力データを変換するステップとを含む。

本発明は、デジタル方式のＧＦＳＫ変調回路とＧＦＳＫ／ＦＳＫ変調回路とを提供し、第三ＲＯＭに保存されるガウス関数波形表を照合することによりガウスフィルタリングの機能を果たす。なお、ｊ、ｍ、ｎなどのパラメーターを選択することによって所望の誤差量と変調パラメーターとを制御することができる。そのほか、開ループを必要としないため、開ループによる遅延問題を改善できる。本発明によるＧＦＳＫ／ＦＳＫ変調回路は、バッファーからのデータを第三ＲＯＭに出力するか、または積分器に直接入力するかを選ぶセレクターを有し、それによってソフトウェアでＧＦＳＫ／ＦＳＫ間の高速切り替えを実現できる。

かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照して以下に説明する。

図２を参照する。図２は本発明によるＧＦＳＫ変調回路２０のブロック図である。ＧＦＳＫ変調回路２０は、分周器２１と、バッファー２２と、第三ＲＯＭ（読み取り専用メモリー）２３と、積分器２５と、第一ＲＯＭ２６と、第二ＲＯＭ２８とを含む。クロック信号ＣＬＫに結合された分周器２１の入力端２１２は、入力クロック信号ＣＬＫに対し分周を行ってサンプリング信号ＣＬＫＮを生成する。クロック信号ＣＬＫが周波数ｆを有するとすると、分周器２１がｎ倍のサンプリング率に達しようとする場合、分周器２１を通過した後のサンプリング信号ＣＬＫＮは周波数ｆ／ｎを有することとなる。バッファー２２は、入力信号ＤＡＴＡＩＮを受信する第一入力端２２２と、分周器２１の第一出力端に結合され、サンプリング信号ＣＬＫＮを受信する第二入力端２２４とを有し、一連の入力信号ＤＡＴＡＩＮを一時保存したうえ、サンプリング信号ＣＬＫＮに基づいて入力信号ＤＡＴＡＩＮに対しオーバーサンプリングを行い、それによって得られたデータを第三ＲＯＭ２３に出力する。

図２を再び参照する。図２の回路では、第三ＲＯＭ２３はガウスフィルターとされる。理論的には、ガウスフィルターのインパルス応答は時間領域において無限に遠くまで及ぶが、回路の複雑さと信号の誤差量を考慮したうえ、ここでｊビットでインパルス応答の波形を表す。夫々のインパルス応答をｎ個のサンプリング点で表すと、各サンプリング点をｍビットで表す場合に、許容できる誤差量が計算可能である。ｊ及びｍビットの情報を第三ＲＯＭ２３に保存し、ルックアップテーブル関数よって読み出す場合に、ガウスフィルタリングを実現できる。

第三ＲＯＭ２３は、分周器２１の出力端に結合された第一入力端２３２と、バッファー２２の出力端に結合された第二入力端２３４とを有し、両入力端２３２、２３４の入力信号に基づき、バッファー２２からのデータを分周器２１でオーバーサンプリングした結果のデータを保存し、更にオーバーサンプリングされたデータをガウス関数データに基づいて変換し、ルックアップテーブルにより読み出す。

積分器２５は、第三ＲＯＭ２３の出力端に結合された入力端２５２を有し、第三ＲＯＭ２３の出力データに基づいて積分を行う。積分器２５は積分を行う累算器である。第一ＲＯＭ２６は、積分器２５の出力端に結合された入力端２６２を有し、入力端２６２の入力信号に基づき、積分器２５からのデータをコサイン関数に従って変換し、更にルックアップテーブルにより出力信号ＤＡＴＡＯＵＴ１を出力する。第二ＲＯＭ２８は、積分器２５の出力端に結合された入力端２８２を有し、入力端２８２の入力信号に基づき、積分器２５からのデータをサイン関数に従って変換し、更にルックアップテーブルにより出力信号ＤＡＴＡＯＵＴ２を出力する。

図２によれば、ＧＦＳＫ変調回路２０は更に、第三ＲＯＭ２３と積分器２５との間に結合され、第三ＲＯＭ２３の出力データのビット数を調整する調整器２４を有する。ＧＦＳＫ変調回路２０、バッファー２２、第三ＲＯＭ２３、積分器２５、第一ＲＯＭ２６及び第二ＲＯＭ２８は、デジタル回路により実施可能である。

図３を参照する。図３は本発明によるＧＦＳＫ／ＦＳＫ変調回路３０のブロック図である。ＧＦＳＫ／ＦＳＫ変調回路３０は、図２のＧＦＳＫ変調回路２０のほかにも、セレクター３７とテスト回路３９とを含む。バッファー２２の第三入力端２２６に結合されたセレクター３７は、バッファー２２から積分器２５に出力されたデータを第三ＲＯＭ２３に通すかどうかを選択する。セレクター３７がバッファー２２からのデータを第三ＲＯＭ２３に入力すると決定する場合、それは、ＧＦＳＫ／ＦＳＫ変調回路３０がＧＦＳＫ変調を選ぶので、データがガウス関数変換を必要とすることを示す。それに対して、セレクター３７がバッファー２２からのデータを積分器２５に直接入力する場合、それは、データがガウス関数変換を必要としないことを示す。これは、ＧＦＳＫ／ＦＳＫ変調回路３０がＦＳＫ変調を選ぶこと意味する。分周器２１とバッファー２２との間に結合されたテスト回路３９は、その入力端３９２で分周器２１によるサンプリング信号ＣＬＫＮを受信し、サンプリング信号ＣＬＫＮを用いて一連の擬似ランダム雑音を生成し、バッファー２２に入力されたデータをランダム化する。ＧＦＳＫ／ＦＳＫ変調回路３０は更にＸＯＲゲート３８０を有し、ＸＯＲゲート３８０は、入力信号ＤＡＴＡＩＮとテスト回路３９とによる擬似ランダム雑音シーケンスを受信する２個の入力端と、バッファー２２の第一入力端２２２に結合された出力端とを有し、入力信号ＤＡＴＡＩＮと擬似ランダム雑音シーケンスとに対して演算を行い、１組の出力データを生成する。バッファー２２は、第一入力端２２２によりＸＯＲゲート３８０からの出力データを受信して後続の処理を行う。

図３を再び参照する。ＧＦＳＫ／ＦＳＫ変調回路３０は更に、第一デジタル／アナログ変換器（ＤＡＣ）ＤＡＣ１と、第二ＤＡＣ（ＤＡＣ２）と、第一低域通過フィルター（ＬＰＦ）３３と、第二ＬＰＦ３４と、第一ミクサー３５と、第二ミクサー３６と、減算器３８とを含む。第一ＲＯＭ２６に結合されたＤＡＣ１は、第一ＲＯＭ２６からのデータをアナログ信号に変換する。第一ＤＡＣ１に結合された第一ＬＰＦ３３は、第一ＤＡＣ１により変換されたアナログ信号をフィルター処理して第一ベースバンド信号Ｉを生成する。第一ＬＰＦ３３に結合された第一ミクサー３５は、第一ＬＰＦ３３により生成された第一ベースバンド信号Ｉを第一搬送波信号Ｃ１と混合する。第二ＲＯＭ２８に結合されたＤＡＣ２は、第二ＲＯＭ２８からのデータをアナログ信号に変換する。第二ＤＡＣ２に結合された第二ＬＰＦ３４は、第二ＤＡＣ２により変換されたアナログ信号をフィルター処理して第二ベースバンド信号Ｑを生成する。第二ＬＰＦ３４に結合された第二ミクサー３６は、第二ＬＰＦ３４により生成された第二ベースバンド信号Ｑを第二搬送波信号Ｃ２と混合する。第一ミクサー３５と第二ミクサー３６とに結合された減算器３８は、第一ミクサー３５の出力信号と第二ミクサー３６の出力信号との差を生成し、周波数変調（ＦＭ）信号Ｓ（ｔ）を生成する。ＦＭ信号Ｓ（ｔ）は以下の式で計算される。

そのうちｆ（ｔ）は積分器２５の入力端２５２が受信した信号であり、

は積分器２５に積分された信号であり、

は第一ベースバンド信号Ｉであり、

は第二ベースバンド信号Ｑであり、ｃｏｓｗｔは第一搬送波信号Ｃ１であり、ｓｉｎｗｔは第二搬送波信号Ｃ２である。第一搬送波信号Ｃ１と第二搬送波信号Ｃ２は相互に直交する。

なお、図３の第一ＲＯＭ２６と積分器２５との間に１ビット還元デバイス（図示せず。）を追加することも可能である。１ビット還元デバイスは、コサイン関数波形の対称性を利用して第一ＲＯＭ２６に保存すべきビット数を減少させる。この場合、１ビット還元デバイスに処理された元データを復元するため、第一ＲＯＭ２６とＤＡＣ１との間に他の１ビット還元デバイスを追加することも可能である。同じく、第二ＲＯＭ２８と積分器２５との間に更なる１ビット還元デバイス（図示せず。）を追加することも可能である。１ビット還元デバイスは、サイン関数波形の対称性を利用して第二ＲＯＭ２８に保存すべきビット数を減少させる。第二ＲＯＭ２８とＤＡＣ２との間に他の１ビット還元デバイスを追加し、１ビット還元デバイスに処理された元データを復元することも可能である。

前記実施例は、本発明の例示に過ぎず、本発明を制限するものではない。前述の通り、回路の複雑さと信号の誤差量を考慮したうえ、ｊビットでインパルス応答の波形を表す。ここでｊは特定の値ではなく、使用者の要求及び誤差量に関する考慮によって定められるものである。なお、各組のインパルス応答をｎ個のサンプリング点で表し、各サンプリング点をｍビットで表すことについても、ｍ、ｎは特定の値に限らない。そのほか、インパルス応答波形の対称性を利用してメモリーのビット数を減少し、第三ＲＯＭ２３の保存データ量を減少させるために、前記回路に複数の素子を追加することも可能である。第一ＲＯＭ２６及び第二ＲＯＭ２８に保存されるコサインとサイン波形表についても、波形の対称性を利用して保存データ量を減少できる。以上はすべてこの発明の範囲に属する。

以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。

本発明によるデジタル方式のＧＦＳＫ変調回路及びＧＦＳＫ／ＦＳＫ変調回路は、第一ＲＯＭに保存されるガウス関数波形表を照合することによりガウスフィルタリングの機能を果たす。

従来のＧＦＳＫ変調回路を表す説明図である。 本発明によるＧＦＳＫ変調回路のブロック図である。 本発明によるＧＦＳＫ／ＦＳＫ変調回路のブロック図である。

符号の説明

１０、２０ ＧＦＳＫ変調回路
１２ パルス整形フィルター
１４ ループフィルター
１７ 位相周波数検出器
１８ チャージポンプ
２１ 分周器
２２ バッファー
２３ 第三ＲＯＭ
２４ 調整器
２５ 積分器
２６ 第一ＲＯＭ
２８ 第二ＲＯＭ
３０ ＧＦＳＫ／ＦＳＫ変調回路
３３ 第一ＬＰＦ
３４ 第二ＬＰＦ
３５ 第一ミクサー
３６ 第二ミクサー
３８ 減算器
３７ セレクター
３９ テスト回路
１８２、２１２、２５２、２６２、２８２、３９２ 入力端
１２４、１７２、２２２、２３２ 第一入力端
１４４、１７４、２２４、２３４ 第二入力端
２２６ 第三入力端
３８０ ＸＯＲゲート
Ｃ１ 第一搬送波信号
Ｃ２ 第二搬送波信号
ＣＬＫ クロック信号
ＣＬＫＮ サンプリング信号
ＤＡＣ１ 第一ＤＡＣ
ＤＡＣ２ 第二ＤＡＣ
ＤＡＴＡＩＮ 入力信号
ＤＡＴＡＯＵＴ１、ＤＡＴＡＯＵＴ２ 出力信号
ｆ、ｆ／ｎ 周波数
Ｉ 第一ベースバンド信号
ｊ、ｍ、ｎ パラメーター
Ｑ 第二ベースバンド信号
Ｓｃ 制御電圧
Ｓｅ 誤差信号
Ｓｉ 基準クロック信号
Ｓｍ ベースバンド変調信号
Ｓｏ 帰還信号
Ｓ（ｔ） ＦＭ信号
ＳＷ１ スイッチ
ＶＣＯ 電圧制御発振器
ＸＴＡＬ 基準発振器

Claims (19)

1. デジタル方式のガウス周波数偏移／周波数偏移（ＧＦＳＫ／ＦＳＫ）変調回路であって、
   入力クロック信号に対し分周を行ってサンプリング信号を生成する分周器と、
   該分周器に結合され、入力データを保存するバッファーと、
   該バッファーに結合され、前記バッファーの出力データに基づいて積分を行う積分器と、
   該積分器に結合され、コサイン関数に基づいて前記積分器の出力データを変換する第一ＲＯＭ（読み取り専用メモリー）と、
   前記積分器に結合され、サイン関数に基づいて前記積分器の出力データを変換する第二ＲＯＭと、
   前記分周器、前記バッファー及び前記積分器に結合され、前記バッファーのデータを前記分周器でオーバーサンプリングした結果のデータを保存し、更に、オーバーサンプリングされたデータをガウス関数に基づいて変換して前記積分器に送信する第三ＲＯＭと、
   前記積分器と前記第一ＲＯＭとの間に設けられ、コサイン関数波形の対称性を利用して前記第一ＲＯＭに保存すべきビット数を減少させる第一の１ビット還元デバイスと、
   前記積分器と前記第二ＲＯＭとの間に設けられ、サイン関数波形の対称性を利用して前記第二ＲＯＭに保存すべきビット数を減少させる第二の１ビット還元デバイスと、
   前記バッファーに結合され、該バッファーの出力データを前記第三ＲＯＭに入力するか否かを選択するセレクターと
   を含むことを特徴とするＧＦＳＫ／ＦＳＫ変調回路。
2. 前記第一ＲＯＭに結合され、前記第一ＲＯＭの出力データをアナログ信号に変換する第一デジタル／アナログ変換器（ＤＡＣ）を更に含むことを特徴とする請求項１記載のＧＦＳＫ／ＦＳＫ変調回路。
3. 前記第一ＤＡＣに結合され、前記第一ＤＡＣによって変換されたアナログ信号をフィルター処理して第一ベースバンド信号を生成する第一低域通過フィルター（ＬＰＦ）を更に含むことを特徴とする請求項２記載のＧＦＳＫ／ＦＳＫ変調回路。
4. 前記第一ＬＰＦに結合され、前記第一ＬＰＦによって生成された第一ベースバンド信号を第一搬送波信号と混合する第一ミクサーを更に含むことを特徴とする請求項３記載のＧＦＳＫ／ＦＳＫ変調回路。
5. 前記第二ＲＯＭに結合され、前記第二ＲＯＭの出力データをアナログ信号に変換する第二ＤＡＣを更に含むことを特徴とする請求項１記載のＧＦＳＫ／ＦＳＫ変調回路。
6. 前記第二ＤＡＣに結合され、前記第二ＤＡＣによって変換されたアナログ信号をフィルター処理して第二ベースバンド信号を生成する第二ＬＰＦを更に含むことを特徴とする請求項５記載のＧＦＳＫ／ＦＳＫ変調回路。
7. 前記第二ＬＰＦに結合され、前記第二ＬＰＦによって生成された第二ベースバンド信号を第二搬送波信号と混合する第二ミクサーを更に含むことを特徴とする請求項６記載のＧＦＳＫ／ＦＳＫ変調回路。
8. 第一ミクサー及び第二ミクサーに結合され、前記第一ミクサーの出力信号と前記第二ミクサーの出力信号との差を生成する減算器を更に含むことを特徴とする請求項７記載のＧＦＳＫ／ＦＳＫ変調回路。
9. 前記積分器は、累算器であることを特徴とする請求項１記載のＧＦＳＫ／ＦＳＫ変調回路。
10. 前記バッファー、前記積分器、前記第一ＲＯＭ、前記第二ＲＯＭ、及び前記第三ＲＯＭは、デジタル回路によって実現されることを特徴とする請求項１記載のＧＦＳＫ／ＦＳＫ変調回路。
11. 前記第三ＲＯＭと前記積分器との間に結合され、前記第三ＲＯＭの出力データを調整する調整器を更に含むことを特徴とする請求項１記載のＧＦＳＫ／ＦＳＫ変調回路。
12. 前記分周器と前記バッファーとの間に結合され、前記分周器によって生成された前記サンプリング信号に基づいて擬似ランダム雑音を生成するテスト回路を更に含むことを特徴とする請求項１記載のＧＦＳＫ／ＦＳＫ変調回路。
13. 前記テスト回路の出力端に結合され、前記擬似ランダム雑音を受信する第一入力端と、入力信号を受信する第二入力端とを有するＸＯＲ（排他的論理和）ゲートを更に含むことを特徴とする請求項１２記載のＧＦＳＫ／ＦＳＫ変調回路。
14. 前記擬似ランダム雑音と前記入力信号とが前記ＸＯＲゲートを通過した後、前記ＸＯＲゲートは前記バッファーに出力信号を送信することを特徴とする請求項１３記載のＧＦＳＫ／ＦＳＫ変調回路。
15. デジタル方式のＧＦＳＫ／ＦＳＫ変調方法であって、
    クロック信号に対し分周を行ってサンプリング信号を生成するステップと、
    入力データを保存するステップと、
    該保存されたデータに対して積分を行うステップと、
    コサイン関数に基づいて前記積分された出力データを変換するステップと、
    サイン関数に基づいて前記積分された出力データを変換するステップとを含み、
    前記保存されたデータに対して積分を行うステップは、
    前記保存されたデータをオーバーサンプリングし、該オーバーサンプリングされた結果のデータを保存するステップと、
    前記ガウス関数に基づいて前記オーバーサンプリングされたデータを選ぶか否かを選択するステップと、
    ガウス関数に基づいて前記オーバーサンプリングされたデータを変換するステップと、
    前記ガウス関数により変換されたデータ又は前記オーバーサンプリングされたデータに対し積分を行うステップとを含み、
    前記コサイン関数に基づいて前記積分された出力データを変換するステップは、コサイン関数波形の対称性を利用して前記積分された出力データのビット数を減少させるステップを含み、
    前記サイン関数に基づいて前記積分された出力データを変換するステップは、サイン関数波形の対称性を利用して前記積分された出力データのビット数を減少させるステップを含む、ことを特徴とするＧＦＳＫ／ＦＳＫ変調方法。
16. 前記コサイン関数により変換されたデータを第一アナログ信号に変換するステップと、
    前記第一アナログ信号に基づいて第一ベースバンド信号を生成するステップと、
    前記第一ベースバンド信号を第一搬送波信号と混合して第一混合信号を生成するステップとを更に含むことを特徴とする請求項１５記載のＧＦＳＫ／ＦＳＫ変調方法。
17. 前記サイン関数により変換されたデータを第二アナログ信号に変換するステップと、
    前記第二アナログ信号に基づいて第二ベースバンド信号を生成するステップと、
    前記第二ベースバンド信号を第二搬送波信号と混合して第二混合信号を生成するステップとを更に含むことを特徴とする請求項１５記載のＧＦＳＫ／ＦＳＫ変調方法。
18. 前記第一混合信号を前記第二混合信号から減算するステップを更に含むことを特徴とする請求項１７記載のＧＦＳＫ／ＦＳＫ変調方法。
19. 前記保存されたデータをオーバーサンプリングし、該オーバーサンプリングされた結果のデータを保存するステップと、
    ガウス関数に基づいて前記オーバーサンプリングされたデータを変換するステップと、
    前記ガウス関数変換により変換されたデータに対し積分を行うステップとを更に含むことを特徴とする請求項１５記載のＧＦＳＫ／ＦＳＫ変調方法。

Images