JP4802143B2 - 光部品 - Google Patents

光部品 Download PDF

Info

Publication number
JP4802143B2
JP4802143B2 JP2007148649A JP2007148649A JP4802143B2 JP 4802143 B2 JP4802143 B2 JP 4802143B2 JP 2007148649 A JP2007148649 A JP 2007148649A JP 2007148649 A JP2007148649 A JP 2007148649A JP 4802143 B2 JP4802143 B2 JP 4802143B2
Authority
JP
Japan
Prior art keywords
chip
optical bench
optical
deformation
deformation preventing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007148649A
Other languages
English (en)
Other versions
JP2008299295A (ja
Inventor
淳 荒武
元速 石井
靖之 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2007148649A priority Critical patent/JP4802143B2/ja
Publication of JP2008299295A publication Critical patent/JP2008299295A/ja
Application granted granted Critical
Publication of JP4802143B2 publication Critical patent/JP4802143B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

本発明は、光学部品に関し、光ファイバ、発光素子、受光素子、フィルタ素子および導波路回路素子などの光素子(チップ)が実装される基板(オプティカルベンチ)と当該光素子とを高効率かつ高信頼に実装させる光部品に関する。
高度情報化社会実現のため、高速・大容量の光通信システムが求められている。光通信システム構築のために、現在光ファイバ網の敷設が進んでいる。そこでは、WDM(Wavelength Division Multiplexing)技術を用いたシステムの高速・大容量化が行われている。
WDMでは、導波路回路素子とファイバやLD−PDなどの光素子との結合が重要であり、通常光結合状態をモニターして位置合わせを行うアクティブアライメントと呼ばれる方法で実装される。しかしアライメント工程にコストがかかることから、個々の光部品の光結合効率をモニターしないで機械的精度で実装するパッシブアライメントと呼ばれる技術が光部品の低コスト化には有望である。
パッシブアライメントによる実装例としては、Si基板に作成したV溝などの窪み構造にチップに作成した突起構造を嵌合させる嵌合構造を用いた位置合わせ方法がある(例えば、非特許文献1参照)。
このパッシブアライメントによる実装は、オプティカルベンチにチップを搭載し、オプティカルベンチのV溝部とチップの突起部の位置を合わせて、チップに加重をかけることでチップが安定する位置に高精度に移動することで、チップ間における光結合をメカニカルに実現する。また、パッシブアライメントによる実装では、チップに加重をかけた状態でオプティカルベンチとチップを接着剤等により固定する。このようなパッシブアラインメントにより光部品を実装する場合、窪み構造を有するオプティカルベンチおよび突起構造を有するチップが一般的に用いられている。
Jin Tae Kim, et al, "Passive Alignment Method of Polymer PLC Devices by Using a Hot Embossing Technique", IEEE Photonics Technology Letters, Vol. 16, No. 7, p.1664, July 2004
上記のように、オプティカルベンチにチップを搭載する際、正確な位置合わせを行うためには材料破壊が起きない程度の加重を与えなければならない。
しかしながら、例えば、導波路を作成したチップには反りがあり、その過重によりチップの反り量が変化することがあった。また、オプティカルベンチとチップとを接着するための接着剤が硬化する際の収縮によってチップが変形し、光学特性の劣化につながることがあった。
また、チップが変形した状態で接着・固定を行なうと、チップが元の形に戻ろうとする復元力が働き、オプティカルベンチとチップとの接着面に剥離を生じさせる原因となっており、信頼性に問題があった。
図1に、従来構造における、オプティカルベンチ10とチップ20との位置合わせ用の嵌合構造の断面図を示す。オプティカルベンチ10の窪み部(V溝)(11,12)にチップ20の突起部(21,22)を嵌合させることで、オプティカルベンチ10の所望の位置にチップ20を固定させることができる。例えば、チップ20は、チップ20の端面に隣接してオプティカルベンチに搭載された光ファイバや他のチップからの光がチップ20へ図1に示す断面に対して垂直に入射するように若しくは断面と垂直な面に対して水平に入射するようにオプティカルベンチ10に固定される。
チップ20の正確な位置合わせを行なうには、チップ20にはある程度の加重をかける必要がある。しかし、その加重が大きいと図2に示すようにチップ20が変形を起こし、チップの入出力部、すなわち光ファイバや別のチップとの間の光結合部において軸ズレが生じたり、チップの反りによる光学特性が変化したりすることがあった。
本発明はこのような課題を解決するためになされたもので、パッシブアラインメントにより、例えば導波路回路素子などのチップがオプティカルベンチに搭載され接着固定された光部品であっても、チップの光学特性若しくはチップ間の光結合特性が損なわれない光部品を提供することにある。
本発明は、このような目的を達成するために、請求項1の発明は、オプティカルベンチと、前記オプティカルベンチのチップ搭載面と離間して当該搭載面の所定の位置に搭載され加重を加えて固定される2つの分岐導波路を含む分岐導波路回路が作製されたチップとを備えた光部品であって、前記オプティカルベンチの前記チップ搭載面に作製された位置決め用の突起部若しくは窪み部と、前記オプティカルベンチの前記突起部若しくは窪み部と嵌合する前記チップに形成された位置決め用の窪み部若しくは突起部とからなる嵌合部が形成され、前記嵌合部とは別に、前記加重により前記オプティカルベンチ若しくは前記チップに変形が生じたときに初めて前記オプティカルベンチ若しくは前記チップと接触する1つまたは複数の変形防止用手段が、前記2つの分岐導波路の中央に相当する位置に、前記オプティカルベンチ若しくは前記チップに形成されたことを特徴とする。
請求項2に記載の発明は、オプティカルベンチと、前記オプティカルベンチのチップ搭載面と離間して当該搭載面の所定の位置に搭載され加重を加えて固定される、複数分岐導波路回路を含む導波路回路パタンが作製されたチップとを備えた光部品であって、前記オプティカルベンチの前記チップ搭載面に作製された位置決め用の突起部若しくは窪み部と、前記オプティカルベンチの前記突起部若しくは窪み部と嵌合する前記チップに形成された位置決め用の窪み部若しくは突起部とからなる嵌合部が形成され、前記嵌合部とは別に、前記加重により前記オプティカルベンチ若しくは前記チップに変形が生じたときに初めて前記オプティカルベンチ若しくは前記チップと接触する1つまたは複数の変形防止用手段が、前記導波路回路パタンにおける前記複数分岐導波路回路の対称性を有する位置に相応する位置に、前記オプティカルベンチ若しくは前記チップに形成されたことを特徴とする
請求項に記載の発明は、前記変形防止用手段は、前記オプティカルベンチ若しくはチップと材料的に連続せず、個別に作製されたスペーサーであることを特徴とする。
請求項に記載の発明は、前記変形防止用手段は、前記オプティカルベンチの前記チップ搭載面に作製された変形防止用窪み部あるいは変形防止用突起部と、前記オプティカルベンチの前記変形防止用窪み部あるいは変形防止用突起部に対応する前記チップに作製された変形防止用突起若しくは変形防止用窪みとからなることを特徴とする。
請求項に記載の発明は、前記変形防止用突起部の高さが、位置決め用の前記突起部の高さよりも低いことを特徴とする。
請求項に記載の発明は、前記変形防止用突起部の幅が、位置決め用の前記突起部の幅よりも小さいことを特徴とする。
請求項に記載の発明は、前記変形防止用窪み部の幅が、位置決め用の前記窪み部の幅よりも大きいことを特徴とする。
請求項に記載の発明は、前記変形防止用窪み部の深さが、位置決め用の前記窪み部の深さよりも深いことを特徴とする。
請求項に記載の発明は、前記変形防止用手段は、前記チップが前記オプティカルベンチの前記搭載面の所定の位置に搭載され前記オプティカルベンチ若しくはチップに変形が生じない状態で固定されたときに、前記変形防止用手段と前記チップ若しくはオプティカルベンチと間隔が1μm以下となるように形成されたことを特徴とする。
請求項10に記載の発明は、前記変形防止用手段が、前記嵌合部の2つを結ぶ直線上に形成されたことを特徴とする。
請求項11に記載の発明は、前記変形防止用手段が前記チップに作製された導波路回路パタンから100μm以上離れて形成されたことを特徴とする。
以上説明したように、本発明によれば、パッシブアラインメントによりオプティカルベンチにチップを高精度で固定する際に、オプティカルベンチ若しくはチップが一定以上変形することが防止され、チップの光学特性若しくはチップ間の光結合特性を大きく劣化させることなく実装することが可能となる。
以下、図面を参照して本発明にかかる光部品の実施形態を詳細に説明する。なお、以下では説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は略す。
また、以下の例では、光素子(本明細書中、チップともいう。)としての導波路回路素子をシリコンなどの基板(本明細書中、オプティカルベンチともいう。)に実装する際に、チップ上に作製された矩形若しくは台形状等の突起部を、オプティカルベンチ上に作製された窪み部に嵌合させ、基板とチップとを押し付け合うことで高精度な位置合わせが行われる光部品について説明する。しかしながら、本発明は、チップに形成された窪み部と、基板に形成された突起部により、嵌合構造を実現する光部品あっても同様の効果が得られることはいうまでもない。
(第一の実施形態)
図3を参照して、チップ側にチップの変形を防止する変形防止手段を備えた場合の光部品の第一の実施形態を説明する。図3は、本実施形態の光部品におけるオプティカルベンチ10とチップ20との位置合わせ用の嵌合部の断面図を示す。
チップ20は、オプティカルベンチ10のチップ搭載面に対向する面に、2つの突起部21および22を備える。さらに、チップ20は、突起部21と突起部22との間に、チップ20の変形を防止する変形防止手段として、矩形若しくは台形状等の変形防止用突起部23を備える。変形防止用突起部23は、チップ20と連続して一体化されて作製されている。
オプティカルベンチ10は、チップ搭載面を有し、チップ20の突起部21および22にそれぞれ対応する2つの窪み部(V溝)11および12をチップ搭載面に備える。
図3に示すように、チップ20は、オプティカルベンチ10のチップ搭載面との間に隙間をもって実装される。窪み部11と突起部21および窪み部12と突起部22は、チップ20をオプティカルベンチ10に固定する際に接触して、チップ20をオプティカルベンチ10の予め定められた位置に正確に実装するための嵌合部を構成する。
また、変形防止用突起部23は、チップ20をオプティカルベンチ10に固定する際に加えられる加重によりチップ20に変形が生じた際に、オプティカルベンチ10に接触して、チップ20のさらなる変形を抑止する変形抑止機能を提供するように構成されている。
図4は、パッシブアラインメントの工程における加重の様子を示す。突起部21および22の間に作製された変形防止用突起部23は、位置合わせ用の嵌合部には影響を与えず位置決め精度が保たれるように、かつ、チップに加重がかかり変形が生じた場合にはオプティカルベンチ10のチップ搭載面にすぐさま接触してチップの過剰な変形を防ぐように構成されている。
本発明によれば、変形防止用突起部23によりチップの過剰な変形が防止され、チップの入出力部における軸ズレや、変形に伴う光学特性の変化を防ぐことができる。
図3を参照して説明した本実施形態では、チップ20側に変形防止手段として変形防止用突起部23を持たせたが、図5に示すようにオプティカルベンチ10側に変形防止手段として変形防止用突起部15を持たせてもよい。
また、本実施形態では、チップ20側にチップと連続した変形防止用突起部23を持たせたが、図6に示すようにチップ20とは独立した部材で矩形若しくは台形状等のスペーサー24を作製し、これを変形防止手段としてチップ20に後工程で固定し、その後チップ20をオプティカルベンチ10に実装してもよい。
また、図5に示す変形例では、オプティカルベンチ10側にオプティカルベンチと連続した変形防止用突起部15を持たせたが、図7に示すようにオプティカルベンチ10とは独立した部材で矩形若しくは台形状等のスペーサー14を作製し、これを変形防止手段としてオプティカルベンチ10に後工程で固定し、その後チップ20を実装してもよい。
図6および7に示す実施形態では、スペーサー(24,14)をチップ20やオプティカルベンチ10の作製工程(主に半導体プロセス)とは別の工程で作製することができる。スペーサー(24,14)の位置決めは簡易な機械的位置合わせ精度(例えば、10μm)もあれば十分なことから、より低コストに大量にスペーサーを作製し、後工程でチップ20やオプティカルベンチ10に適用できる利点がある。
スペーサー(24,14)の材質は加重に対して変形を伴う材質でなければ金属、半導体、ガラス、硬質プラスチックなど特にその材料を限定しないが、チップ20若しくはオプティカルベンチ10と同じ材質であると、接着強度を保ち、より信頼性の高い光部品を実現する点で有利である。
(第二の実施形態)
次に、図8を参照して、本発明にかかる光部品の第二の実施形態を説明する。チップ20には位置合わせ用の突起部21および22とは別に変形防止用突起部23を作製する。オプティカルベンチ10側には突起部21および22にそれぞれ対応する位置合わせ用の窪み部11および12を作製するともに、窪み部11および12とは別に変形防止用突起部23に対応する変形防止用窪み部13を作製する。
チップ20側の変形防止用突起部23とオプティカルベンチ側の変形防止用窪み部13とは、チップ20をオプティカルベンチ10へ搭載して加重しない状態では接触しておらず、加重によりチップ20若しくはオプティカルベンチ10に変形が生じた場合に初めて変形防止用突起部23が変形防止用窪み部13に接触し、チップ20の過剰な変形を防ぐように構成されている。
チップ20をオプティカルベンチ10へ搭載して加重しない状態において、変形防止用突起部23と変形防止用窪み部13とが接触しないためには、次のいずれかの条件を満たしていればよい。
1)位置あわせ用の窪み部11および12の幅W1および深さd1が変形防止用窪み部13の幅W2および深さd2に等しく、位置あわせ用の突起部21および22の幅w1が変形防止用突起部23の幅w2に等しく、かつ位置あわせ用の突起部21および22の高さh1が変形防止用突起部23の高さh2よりも高い(W1=W2、d1=d2、w1=w2かつh1>h2)
2)位置あわせ用の窪み部11および12の幅W1および深さd1が変形防止用窪み部13の幅W2および深さd2に等しく、位置あわせ用の突起部21および22の高さh1が変形防止用突起部23の高さh2に等しく、かつ変形防止用突起部23の幅w2が位置あわせ用の突起部21および22の幅w1よりも狭い(すなわち、W1=W2、d1=d2、h1=h2かつw2<w1)
3)位置あわせ用の突起部21および22の幅w1および高さh1が変形防止用突起部23の幅w2および高さh2に等しく、位置あわせ用の窪み部11および12の幅W1が変形防止用窪み部13の幅W2に等しくかつ位置あわせ用の窪み部11および12の深さd1が変形防止用窪み部13の深さd2よりも浅い(w1=w2、h1=h2、W1=W2かつd2>d1)
4)位置あわせ用の突起部21および22の幅w1および高さh1が変形防止用突起部23の幅w2および高さh2に等しく、位置あわせ用の窪み部11および12の深さd1が変形防止用窪み部13の深さd2に等しい、かつ位置あわせ用の窪み部11および12の幅W1が変形防止用窪み部13の幅W2よりも狭い(w1=w2、h1=h2、d1=d2かつW2>W1)
上記4つの条件は少なくとも1つが達成されていればよいが、チップを半導体プロセスにより作製する場合には、1)のように互いに高さの異なる位置あわせ用の突起部21および22と変形防止用突起部23とを作製することは多段階エッチングなど複数の工程を踏む必要があることから1)の条件よりも2)の条件を満たす方が作製上容易である。また、オプティカルベンチ10としてシリコンを用い、窪み部11から13として結晶面を利用したウエットエッチングによるV溝を採用するならば、3)と4)は同義となる。
以上、2つの実施例について言及したが、いずれの実施例の場合も、チップ20をオプティカルベンチ10へ搭載して加重しない状態におけるチップ20の変形防止用突起部23とオプティカルベンチの変形防止用窪み部13とのギャップ(距離)Gは1μm以下であることが望ましい。チップの反りが1μm変化することによりチップの光学特性の劣化につながるからである。例えば、図4を参照すると、オプティカルベンチ10に搭載された光ファイバからの光が、チップ20の変形防止用突起部23の付近へ図4に示す断面に対して垂直に入射する場合、チップの中央部にある導波路コア位置はチップの変形量がそのまま光軸ずれ量となる。シングルモードファイバとスポットサイズの適合する導波路との光結合において、1μmの光軸ずれは通信波長1.55μmで0.1dB以上の損失を生むことになる。また、突起部21側の端面から入射して突起部21側の端面へ導波するように入射する場合にも、チップ10の下向きの反りが端面の浮きに繋がることから、光結合損を増大することになる。したがって、チップ10の変形を1μm以下とすることで、光ファイバとチップ10との間の光結合損の増大を防止することが望ましい。
また、上記2つの実施例では位置合わせ用の2つの嵌合部の間に変形防止用スペーサー(14,24)や変形防止用突起部(15,23)を設けたが、位置合わせ用の突起部(21,22)がチップ10の中央近くにある場合には、変形防止用スペーサーや突起部は位置合わせ用の突起部よりもチップ20の外周寄りの位置にあっても良く、特にその位置を限定するものではない。
ただし、オプティカルベンチ10とチップ20の高精度な位置合わせを行なうためには、位置合わせ用の嵌合部はチップ20の外周に近いところに配置する方が有利である。また、位置合わせ用の突起部同士の中間地点はチップ20の変形により最も変異量が大きくなる部位である。
そこで、図9に示すように変形防止用突起部(A,B,C)の位置を位置合わせ用の突起部21−1〜21−3および22のうちの任意の2つを結ぶ直線上に配置することが望ましい。
図9は、変形防止用突起部Aは、チップ20の長辺に作製された位置合わせ用の突起部21−1と22との間に配置され、変形防止用突起部Bは、チップ20の短辺に作製された位置合わせ用の突起部21−3と22との間に配置され、変形防止用突起部Cはチップ20の対角に作製された位置合わせ用の突起部21−2と22との間に配置した例を示す。いずれの場合も、配置はノッチ間を直線上の中間地点に近い部分であるほどその効果が高い。
また、変形防止用突起部の位置がチップに形成された導波路パタンに近いと、マイクロベントによる損失特性等の発生など、導波路特性に影響を与える恐れがある。したがって、図10に示すように、変形防止用突起部と導波路パタンとの最近接距離をLとしたとき、L≧100μmの部分に変形防止用突起部を配置すべきである。
以上、オプティカルベンチおよびチップの変形を防止する変形防止手段としての変形防止用突起部の構成例を説明したが、これらのより具体的な実施例を図11乃至16を参照してさらに説明する。
図11は、シリコン製のオプティカルベンチ(本明細書中、シリコンベンチともいう。)10に、チップ20としての1×8光スプリッタ(本明細書中、スプリッタチップともいう。)をパッシブアラインメントにより実装する場合を例示する。
入力側単心ファイバおよび出力側多心(8心)ファイバはシリコンベンチ10に作製されたV溝に位置を合わせて固定される。また、スプリッタチップ20は、スプリッタチップ20に作成された位置合わせ用の突起部21−1〜3および22がそれぞれ、シリコンベンチ10に作製された窪み部(V溝)11−1〜3および12に嵌合するように加重が加えられ固定される。この実装の際にスプリッタチップ20に作製された変形防止用突起部23(図12ないし16)がスプリッタチップ20の変形を防ぐ。
スプリッタチップ20のように導波方向に長いチップの場合、長辺方向の変形が起こり易い。そこで図12のように、スプリッタチップ20の長辺方向に作製された位置合わせ用突起部21−1および22ならびに21−2および21−3の中間地点にそれぞれ変形防止用突起部23−2および23−1を配置する。図12に示すように、スプリッタチップ20における光の導波方向が当該チップの長辺方向となる場合、図12に示すように、最もスプリッタチップ20の変形が大きくなると考えられる位置合わせ用突起部の中間点に、変形防止用突起を配置すると光学特性への影響が小さい。しかしながら、チップ20に作製される光回路構成によってはL≧100μmとなる範囲で、必ずしも中間点である必要はない。
例えば、図13のように、位置合わせ用突起部21および22に近接する位置にそれぞれ変形防止用突起部23を配置することも可能である。また、図14に示すように、変形防止用突起部23を位置あわせ用突起部21および22の位置よりもチップ20の縁側へ配列することも可能である。
図15に、スプリッタチップ20の導波路パタンにおける導波路間に相当する位置に変形防止用突起部23を配置した例を示す。図15に示すように、チップ20の大きく変形する恐れのある部分が導波路パタンを含む場合であっても、L≧100μmの範囲で変形防止用突起部23を配置することができる。図15は、入力側単心ファイバからの光が最初にY分岐された後に導波する2つの導波路の中央に相当する位置に、1つの変形防止用突起部23を配置した例を示している。しかしながら、図16のように、複数段のY分岐回路により入力側単心ファイバからの光を8つの光に分岐する1×8光スプリッタの場合、任意の段のY分岐回路における出力側の2つの導波路の中央に相当する位置にそれぞれ変形防止用突起部23を配置することも可能で、特にその数は限定されない。ただし、光学特性の劣化を防止する観点から、何れも光回路(導波路パタン)の対称性に準じた配列にすることが望ましい。
以上、本発明に係る光部品の例を1×8スプリッタを例にしてより具体的に説明したが、オプティカルベンチに搭載されるチップに作製される光回路はスプリッタに限らずAWG(アレイ導波路回折格子)、MZ(マッハツェンダ)回路などでもよく、その機能を限定するものではない。また、上記では搭載する素子を光導波回路としたが、同様の位置合わせ用の突起部と変形防止用突起部を設けることのできる素子であれば、レンズや回折格子・ビームスプリッタのようなバルク光学素子とすることも可能であるし、LD(半導体レーザーダイオード)やPD(受光素子)などのアクティブデバイスでもよく、その種類を限定しない。
従来構造におけるオプティカルベンチとチップとが嵌合構造により位置合わせされている状態の断面図。 従来構造においてオプティカルベンチとチップとが位置合わせされるため、チップに加重がかけられて変形が起きている状態の断面図。 チップ側に変形防止用突起部を持つ構造で、オプティカルベンチとチップとが位置合わせされた状態の断面図。 チップ側に変形防止用突起部を持ち、オプティカルベンチとチップとが位置合わせされるために加重がかけられた状態の断面図。 オプティカルベンチ側に変形防止用突起部を持つ構造で、オプティカルベンチとチップとが位置合わせされた状態の断面図。 変形防止用のスペーサーがチップ側に接着・固定された構造で、オプティカルベンチとチップとが位置合わせされた状態の断面図。 変形防止用のスペーサーがオプティカルベンチ側に接着・固定された構造で、オプティカルベンチとチップとが位置合わせされた状態の断面図。 チップ側に変形防止用突起部が作製されており、それと嵌合するための変形防止用窪み部(溝)がオプティカルベンチ側に作製されている構造で、オプティカルベンチとチップとが位置合わせされた状態の断面図。 2つの位置合わせ用の突起部を結ぶ直線上に変形防止用突起部が配置されている状態を示す図。 変形防止用突起部とチップ上の導波路パタンとの位置関係を示す図。 本発明に係る光部品の実施例を示す図。 位置あわせ用の突起部の長辺方向の中間点に変形防止用突起部を対称に配列した実施例を示す図。 位置あわせ用の突起部の近接部に変形防止用突起部を対称に配列した実施例を示す図。 位置あわせ用突起部が導波路入出力の近傍に配列された実施例を示す図。 変形防止用突起部が回路中にある実施例を示す図。 変形防止用突起部が回路中に複数ある実施例を示す図。
符号の説明
10 オプティカルベンチ
11,12 位置決め用の窪み部
13 変形防止用窪み部
14 変形防止用スペーサー
15 変形防止用の突起部
20 チップ
21,22 位置決め用の突起部
23 変形防止用突起部
24 変形防止用スペーサー

Claims (11)

  1. オプティカルベンチと、前記オプティカルベンチのチップ搭載面と離間して当該搭載面の所定の位置に搭載され加重を加えて固定される2つの分岐導波路を含む分岐導波路回路が作製されたチップとを備えた光部品であって、
    前記オプティカルベンチの前記チップ搭載面に作製された位置決め用の突起部若しくは窪み部と、前記オプティカルベンチの前記突起部若しくは窪み部と嵌合する前記チップに形成された位置決め用の窪み部若しくは突起部とからなる嵌合部が形成され、
    前記嵌合部とは別に、前記加重により前記オプティカルベンチ若しくは前記チップに変形が生じたときに初めて前記オプティカルベンチ若しくは前記チップと接触する1つまたは複数の変形防止用手段が、前記2つの分岐導波路の中央に相当する位置に、前記オプティカルベンチ若しくは前記チップに形成されたことを特徴とする光部品。
  2. オプティカルベンチと、前記オプティカルベンチのチップ搭載面と離間して当該搭載面の所定の位置に搭載され加重を加えて固定される、複数分岐導波路回路を含む導波路回路パタンが作製されたチップとを備えた光部品であって、
    前記オプティカルベンチの前記チップ搭載面に作製された位置決め用の突起部若しくは窪み部と、前記オプティカルベンチの前記突起部若しくは窪み部と嵌合する前記チップに形成された位置決め用の窪み部若しくは突起部とからなる嵌合部が形成され、
    前記嵌合部とは別に、前記加重により前記オプティカルベンチ若しくは前記チップに変形が生じたときに初めて前記オプティカルベンチ若しくは前記チップと接触する1つまたは複数の変形防止用手段が、前記導波路回路パタンにおける前記複数分岐導波路回路の対称性を有する位置に相応する位置に、前記オプティカルベンチ若しくは前記チップに形成されたことを特徴とする光部品。
  3. 前記変形防止用手段は、前記オプティカルベンチ若しくはチップと材料的に連続せず、個別に作製されたスペーサーであることを特徴とする請求項1または2に記載の光部品。
  4. 前記変形防止用手段は、前記オプティカルベンチの前記チップ搭載面に作製された変形防止用窪み部あるいは変形防止用突起部と、前記オプティカルベンチの前記変形防止用窪み部あるいは変形防止用突起部に対応する前記チップに作製された変形防止用突起若しくは変形防止用窪み部とからなることを特徴とする請求項1または2に記載の光部品。
  5. 前記変形防止用突起部の高さが、位置決め用の前記突起部の高さよりも低いことを特徴とする請求項に記載の光部品。
  6. 前記変形防止用突起部の幅が、位置決め用の前記突起部の幅よりも小さいことを特徴とする請求項に記載の光部品。
  7. 前記変形防止用窪み部の幅が、位置決め用の前記窪み部の幅よりも大きいことを特徴とする請求項の光部品。
  8. 前記変形防止用窪み部の深さが、位置決め用の前記窪み部の深さよりも深いことを特徴とする請求項の光部品。
  9. 前記変形防止用手段は、前記チップが前記オプティカルベンチの前記搭載面の所定の位置に搭載され前記オプティカルベンチ若しくはチップに変形が生じない状態で固定されたときに、前記変形防止用手段と前記チップ若しくはオプティカルベンチと間隔が1μm以下となるように形成されたことを特徴とする請求項1乃至のいずれかに記載の光部品。
  10. 前記変形防止用手段が、前記嵌合部の2つを結ぶ直線上に形成されたことを特徴とする請求項1乃至のいずれかに記載の光部品。
  11. 前記変形防止用手段が前記チップに作製された導波路回路パタンから100μm以上離れて形成されたことを特徴とする請求項1乃至10のいずれかに記載の光部品。
JP2007148649A 2007-06-04 2007-06-04 光部品 Expired - Fee Related JP4802143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007148649A JP4802143B2 (ja) 2007-06-04 2007-06-04 光部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007148649A JP4802143B2 (ja) 2007-06-04 2007-06-04 光部品

Publications (2)

Publication Number Publication Date
JP2008299295A JP2008299295A (ja) 2008-12-11
JP4802143B2 true JP4802143B2 (ja) 2011-10-26

Family

ID=40172835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148649A Expired - Fee Related JP4802143B2 (ja) 2007-06-04 2007-06-04 光部品

Country Status (1)

Country Link
JP (1) JP4802143B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5914559B2 (ja) * 2014-04-02 2016-05-11 日本電信電話株式会社 半導体デバイス、および半導体デバイスの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3529418C1 (en) * 1985-08-16 1987-04-23 Mayer Fa Karl Blind web of a slatted blind and method of manufacturing it
JPH06169135A (ja) * 1992-11-30 1994-06-14 Sumitomo Electric Ind Ltd 矩形状光部品の位置決め構造
JP4604387B2 (ja) * 2001-04-24 2011-01-05 パナソニック電工株式会社 Ic実装用基板
JP4299267B2 (ja) * 2005-06-03 2009-07-22 日本電信電話株式会社 光学部品

Also Published As

Publication number Publication date
JP2008299295A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
US10466433B2 (en) Optical module including silicon photonics chip and coupler chip
CN110554459B (zh) 制造用于绝热耦合的器件的方法、对应的器件和系统
US10488596B2 (en) Optical fiber mounted photonic integrated circuit device
US7794158B2 (en) Fabrication method of optical interconnection component and optical interconnection component itself
US10718908B2 (en) Optical fiber array with high reliability
US8983252B2 (en) Optical circuit and optical signal processing apparatus using the same
US7054523B2 (en) Optical waveguide member and optical module
US9151915B2 (en) Optical interposer with common angled surface
JP7024359B2 (ja) 光ファイバ接続構造
US6748156B2 (en) Optical fiber array and optical light-wave device, and connecting the same
KR20130071747A (ko) 광 송신소자와 광 능동소자를 하이브리드 집적한 광 도파로 플랫폼 및 그 제작방법
US6819840B2 (en) Optical transmitting/receiving module and method for manufacturing the same
US9304268B2 (en) Optical interposer with ninety degree light bending
JP4802143B2 (ja) 光部品
JP7601113B2 (ja) 光接続構造、光モジュールおよび光接続構造の製造方法
Palen Low cost optical interconnects
JP2009093131A (ja) アレイ型タップフォトダイオードモジュールおよびその製造方法
CN116679388B (zh) 一种与硅光集成芯片耦合的光纤阵列结构
JP4188990B2 (ja) 光導波路部材及び光モジュール
JP2004177882A (ja) 光導波路装置
US20030169977A1 (en) Low stress mounting device for photonic integrated circuit chips
JP2009025322A (ja) 光ファイバアレイおよびその光ファイバアレイを用いた多チャンネル光モジュール
KR0155507B1 (ko) 광통신용 집적광학형 발광모듈 제작법
JP2013120308A (ja) V溝基板の製造方法及びv溝基板を用いた光デバイス
Akutsu et al. Fabrication of 8 ch DFB-LD-PLC hybrid integrated module with active alignment optical connection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100519

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100519

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110520

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4802143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees