JP4808618B2 - 格子不整合のソースおよびドレイン領域を有する歪み半導体ｃｍｏｓトランジスタを有する集積回路および製作方法 - Google Patents

格子不整合のソースおよびドレイン領域を有する歪み半導体ｃｍｏｓトランジスタを有する集積回路および製作方法 Download PDF

Info

Publication number
JP4808618B2
JP4808618B2 JP2006522694A JP2006522694A JP4808618B2 JP 4808618 B2 JP4808618 B2 JP 4808618B2 JP 2006522694 A JP2006522694 A JP 2006522694A JP 2006522694 A JP2006522694 A JP 2006522694A JP 4808618 B2 JP4808618 B2 JP 4808618B2
Authority
JP
Japan
Prior art keywords
semiconductor
pfet
nfet
single crystal
gate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006522694A
Other languages
English (en)
Other versions
JP2007501526A (ja
JP2007501526A5 (ja
Inventor
チェン、フアジェ
チダンバラオ、デュレセティ
グラシェンコフ、オレグ、ジー
スティーゲン、アン、エル
ヤン、ヘイニング、エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007501526A publication Critical patent/JP2007501526A/ja
Publication of JP2007501526A5 publication Critical patent/JP2007501526A5/ja
Application granted granted Critical
Publication of JP4808618B2 publication Critical patent/JP4808618B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体集積回路の製作に関し、より具体的には、格子不整合（lattice-mismatched）のソース領域およびドレイン領域を有する歪み半導体相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを形成する装置（集積回路）および方法に関する。
理論的研究および経験的研究のいずれでも、トランジスタの伝導チャネルに歪みが加えられると、トランジスタによる担体（キャリア）移動度が大幅に増加することが立証されている。ｐ型電界効果トランジスタでは、伝導チャネルに圧縮（compressive）縦歪みを加えることは、ＰＦＥＴの駆動電流を増加するものとして知られている。しかし、その同じ歪みがＮＦＥＴの伝導チャネルに加えられた場合、そのパフォーマンスは低下する。
これまで、ＮＦＥＴの伝導チャネルに引張（tensile）縦歪みを加え、ＰＦＥＴの伝導チャネルに圧縮縦歪みを加えることが提案されてきた。このような提案は、チップのＰＦＥＴまたはＮＦＥＴ部分のマスキングを伴い、歪みを加えるために浅いトレンチ分離領域で使用される材料を変更する、マスクされたプロセスに焦点を合わせてきた。また、この提案は、スペーサ構造体内に存在する固有応力を調節することに集中させたマスクされたプロセスも含んでいる。
シリコン・ゲルマニウムは、歪みシリコン・トランジスタ・チャネルを形成する際に使用するための望ましい格子不整合の半導体である。第１の半導体と第２の半導体が互いに格子不整合になったときに第１の半導体を第２の半導体の単結晶の上に成長させると、歪みが引き起こされる。シリコンとシリコン・ゲルマニウムは、もう一方の上に一方が成長することによって引張または圧縮のいずれかになりうる歪みを発生するように、互いに格子不整合になっている。
シリコン・ゲルマニウムは、シリコン結晶構造と位置合せされた結晶構造を有するシリコン上でエピタキシャル成長する。しかし、シリコン・ゲルマニウムは通常、シリコンより大きい結晶構造を有するので、エピタキシャル成長したシリコン・ゲルマニウムは内部で圧縮された状態になる。
歪みシリコンを使用する他の提案では、シリコン・ゲルマニウムが基板全体の単結晶層を形成する。このようなケースでは、シリコン・ゲルマニウム層内に転位（dislocation）を形成することにより、歪みが解放されるので、シリコン・ゲルマニウム層は緩和された層（relaxed layer）として知られている。緩和されたＳｉＧｅ結晶領域上で単結晶シリコン層をエピタキシャル成長させると、エピタキシャル成長したシリコン結晶内に引張歪みが発生する。この結果、電子移動度が改善され、これによりＮＦＥＴのパフォーマンスを改善することができる。
しかし、このような技法ではＳｉＧｅが緩和されることが必要であり、これはＳｉＧｅ層が非常に厚く、すなわち、０．５〜１．０μｍであることが必要である。正孔移動度の改善は獲得しがたいものである。というのは、そのようにするには、ＳｉＧｅ層のゲルマニウムの割合が大きいことが必要であり、その結果、ＳｉＧｅ結晶内に過剰転位が発生し、歩留まりの問題を引き起こす可能性があるからである。さらに、処理コストは極端に高くなる可能性がある。
膜の品質を改善するために、段階的Ｇｅ濃度および化学機械的研磨方法などのその他の技法が使用される。しかし、これらの技法は高いコストおよび高い欠陥密度に悩まされる。
したがって、厚いＳｉＧｅ結晶領域を使用せずにＰＦＥＴのチャネル領域内に歪みを引き起こすことが望ましいであろう。比較的薄いエピタキシャル成長ＳｉＧｅを使用してデバイスのチャネル領域内に所望の歪みを引き起こすことが望ましいであろう。
さらに、ＰＦＥＴのソース領域およびドレイン領域内にＳｉＧｅのエピタキシャル層を成長させることにより、ＰＦＥＴのチャネル領域内の正孔移動度を増加するように圧縮歪みを引き起こすことが望ましいであろう。
さらに、ＮＦＥＴのチャネル領域内に同じ歪みを引き起こさずにＰＦＥＴのチャネル領域内に所望の歪みを加えるためのプロセスを提供することが望ましいであろう。
本発明の一態様により、集積回路のｐ型電界効果トランジスタ（ＰＦＥＴ）およびｎ型電界効果トランジスタ（ＮＦＥＴ）が提供される。第１の歪みは、ＮＦＥＴではなくＰＦＥＴのみのソースおよびドレイン領域内に配置されたシリコン・ゲルマニウムなどの格子不整合の半導体層を介してＮＦＥＴではなくＰＦＥＴのチャネル領域に加えられる。ＰＦＥＴおよびＮＦＥＴを形成するプロセスが提供される。ＰＦＥＴのソース領域およびドレイン領域になるためのエリア内にトレンチがエッチングされ、それに隣接するＰＦＥＴのチャネル領域に歪みを加えるために、格子不整合のシリコン・ゲルマニウム層をそのトレンチ内にエピタキシャル成長させる。
本発明の一態様では、シリコン・ゲルマニウム層の上にシリコンの層を成長させ、シリコンの層からサリサイド（salicide）を形成して、低抵抗ソース領域およびドレイン領域を提供することができる。同時に、ＰＦＥＴおよびＮＦＥＴのゲート導体にサリサイドを形成することができる。
図１は、本発明の一実施形態によるｐ型電界効果トランジスタ（ＰＦＥＴ）およびｎ型電界効果トランジスタ（ＮＦＥＴ）を示している。図１に図示されている通り、ＰＦＥＴ１０およびＮＦＥＴ１２は、概して酸化物のトレンチ分離領域１７によって分離された基板１６の単結晶半導体領域１４内に形成される。基板１６は、バルク基板である場合もあれば、好ましくは半導体の比較的薄い層が絶縁層１８の上に形成されるセミコンダクター・オン・インシュレータ（semiconductor-on-insulator）またはシリコン・オン・インシュレータ（silicon-on-insulator）（ＳＯＩ）基板である場合もある。電界効果トランジスタ（ＦＥＴ）がこのようなＳＯＩ基板内に形成されると、トランジスタのチャネル領域とバルク基板との接合容量が除去されるので、そうではない場合より高速のスイッチング動作が達成される場合が多い。この基板は、好ましくはバルク単結晶シリコン基板であり、より好ましくは絶縁層の上に単結晶シリコン領域を有するシリコンＳＯＩ基板である。この実施形態および以下の諸実施形態に記載する通り、ＩＩＩ−Ｖ族化合物半導体、たとえば、ガリウムヒ素（ＧａＡｓ）などの他のタイプの半導体とは対照的に、基板の単結晶シリコン領域内のトランジスタの製作について言及する。
図１に示されている通り、ＰＦＥＴ１０は、ゲート導体のポリシリコン部分２６の下に配置されたチャネル領域２０を含む。ポリシリコン部分２６は好ましくは、約１０19ｃｍ-3の濃度まで高濃度ドーピングされている。好ましくは、ポリシリコン部分２６は、作働中にＰＦＥＴがオンになったときに存在するｐ型伝導チャネルの仕事関数と一致させるために、ホウ素などのｐ型ドーパントを含む。また、ゲート導体は好ましくは、ポリシリコン部分２６の上に配置された低抵抗部分２８も含む。低抵抗部分２８は、ポリシリコン部分２６よりかなり低い抵抗を有し、好ましくは金属、金属のシリサイド、またはその両方を含む。好ましい一実施形態では、低抵抗部分２８は、コバルトのシリサイド（ＣｏＳｉ2）などのシリサイドを含む。
ゲート導体２６の両側の単結晶半導体領域には、１対のシリサイド化した隆起（raised）ソース・ドレイン領域１１が配置されている。隆起ソース・ドレイン領域１１のそれぞれは、１対のスペーサ２９、３０によってゲート導体２６から位置をずらされている。スペーサ２９および３０はどちらも好ましくは窒化シリコンで形成されるが、スペーサ３０は、その代わりに二酸化シリコンで形成するか、または窒化シリコンと二酸化シリコン層の組み合わせ、たとえば、酸窒化シリコンで形成することができる。
第１の歪みは、ＰＦＥＴ１０のソース・ドレイン領域１１の下に配置された第２の半導体の埋込み単結晶層２１を介してチャネル領域２０に加えられる。第２の半導体２１は好ましくは、シリコンと、炭素（Ｃ）またはゲルマニウム（Ｇｅ）などの１つまたは複数の他の４族元素とを取り入れた格子不整合半導体である。第２の半導体層２１は最も好ましくはシリコン・ゲルマニウムである。第１の半導体の層２２は、好ましくはシリコンであり、第２の半導体層２１の上に配置されている。好ましくは低抵抗コンタクト層２４は、好ましくはシリサイドであり、第１の半導体層２２の上に配置されている。低抵抗層は、好ましくはシリサイドであり、より好ましくはコバルトのシリサイド、すなわち、ＣｏＳｉ2である。
ＰＦＥＴ１０のチャネル領域の両側の格子不整合された第２の半導体の存在は、チャネル領域２０内に歪みを発生する。好ましくは、この歪みは圧縮歪みである。このような圧縮歪みは、５０ＭＰａ（メガパスカル）程度の低い値から数ＧＰａ（ギガパスカル）の範囲にわたる可能性がある。この歪みは、チャネル領域２０内の電荷担体（チャージ・キャリア）の移動度に対して積極的な効果をもたらし、このような歪みがそれに加えられていないＰＦＥＴチャネル領域の移動度の数倍にまで達する可能性がある。
第１の半導体は好ましくはシリコンであるので、格子不整合された第２の半導体は好ましくは、シリコン・ゲルマニウムまたは炭化シリコン（炭化珪素）などの異なる半導体であり、より好ましくは、ｘおよびｙが百分率であり、ｘにｙを加えると１００％になるシリコン・ゲルマニウム（ＳｉxＧｅy）である。ｘとｙとの変動の範囲はかなり大きくなる可能性があり、ｙは例証としては１％から９９％まで変動し、このような場合、ｘはその結果として９９％と１％との間で変動する。
代わって、基板１４の単結晶領域は本質的に、ｘ１およびｙ１が百分率であり、ｘ１＋ｙ１＝１００％である第１の式Ｓｉx1Ｇｅy1による割合のシリコン・ゲルマニウムからなる可能性があり、第２の半導体の層は本質的に、ｘ２およびｙ２が百分率であり、ｘ２＋ｙ２＝１００％である第２の式Ｓｉx2Ｇｅy2による異なる割合のシリコン・ゲルマニウムからなり、ｘ１はｘ２に等しくなく、ｙ１はｙ２に等しくない。
同じく図１に図示されている通り、基板の単結晶領域１４にはＮＦＥＴ１２が設けられている。ＮＦＥＴ１２は、ゲート導体の高濃度ドーピングされたｎ型ポリシリコン部分４２の下に配置されたチャネル領域４０を含み、そのゲート導体はＮＦＥＴ１２の低抵抗部分４４の下に配置されている。低抵抗部分４４は、ＰＦＥＴ１０の低抵抗部分２８のように、金属、シリサイド、またはその両方を含むことができ、最も好ましくはコバルトのシリサイド（ＣｏＳｉ2）を含む。
また、ＮＦＥＴ１２は、１対の低抵抗の隆起ソース・ドレイン・コンタクト領域４６を含み、それぞれの領域は好ましくはシリサイドなどの低抵抗材料を含み、最も好ましくはコバルトのシリサイド（ＣｏＳｉ2）を含む。好ましくは、隆起ソース・ドレイン・コンタクト領域４６のそれぞれは１対のスペーサ４７、４８によってゲート導体部分４２、４４から間隔を開けられている。スペーサ４７は好ましくは窒化シリコンを含み、スペーサ４８は好ましくは窒化シリコン、二酸化シリコン、または窒化シリコンと二酸化シリコンの組み合わせを含む。
ＮＦＥＴ１２は、そのチャネル領域４０に第１の歪み、すなわち、ＰＦＥＴ１０のチャネル領域２０に加えられた歪みのタイプおよび大きさの歪みが加えられていない。これは、以下の理由によるものである。第１に、ＮＦＥＴ１２は、主要担体として電子を有するｎ型伝導チャネルを有する。ＰＦＥＴは主要担体として電子ではなく正孔を有するｐ型伝導チャネルを有するので、ＮＦＥＴ１２は、他のすべてのものが等しいときに、ＰＦＥＴ１０より速いスイッチング速度を有する。正孔は電子より低い移動度を有し、このため、ＮＦＥＴ１２内の方がスイッチング速度が速くなる。したがって、少なくともＮＦＥＴ１２のスイッチング速度と一致させるために、ＰＦＥＴ１０のスイッチング速度を増加しなければならない。
第２に、ＮＦＥＴ１２に対して同じ効果を及ぼすとは思われないので、同じタイプおよび大きさの歪みをＰＦＥＴ１０とＮＦＥＴ１２の両方に加えることはできない。ＮＦＥＴ１２のチャネル領域４０に加えられた圧縮歪みの大きさが大きい場合（たとえば、５０ＭＰａ〜数ＧＰａ）、実際にはその中の電子の移動度を低減することになり、その結果、スイッチング速度が所望の通りより速くなるのではなく、より遅くなるであろう。
図２は、基板の単結晶領域１１４内のＰＦＥＴ１１０の歪みプロファイルを示す図である。ＰＦＥＴ１１０は、ＰＦＥＴ１０に関して上述した構造を有し、ゲート導体の両側にチャネル領域１２０と隆起ソース・ドレイン領域を有し、そのうちの１つの隆起ソース・ドレイン領域１１１が図示されている。隆起ソース・ドレイン領域１１１はシリコンの層１２２の上に配置されたシリサイド領域１２４を含み、そのシリコンの層１２２は、シリコン・ゲルマニウムなどの格子不整合された第２の半導体の比較的薄い層１２１の上に配置されている。次に、この薄い層１２１は基板の単結晶領域１１４内に配置されている。
図２では、基板１１４内の曲線は、同じ大きさおよびタイプ（すなわち、圧縮であるか引張であるか）の歪みが存在する位置を示している。したがって、線１２６は、チャネル領域１２０に加えられた歪みが等しい位置を示している。好ましくは５０ＭＰａ〜２ＧＰａの範囲の圧縮歪みがＰＦＥＴ１１０のチャネル領域１２０のこのような位置に加えられる。より好ましくは、１００ＭＰａ〜１ＧＰａの間の圧縮歪みがチャネル領域１２０に加えられる。最も好ましくは、４００ＭＰａがその歪みに関する所望の目標になるように、２００ＭＰａ〜６００ＭＰａの範囲の圧縮歪みがそれに加えられる。ソース・ドレイン領域１１１では、歪みの大きさおよび方向はチャネル領域１２０内の歪みとは非常に異なっている。埋込みＳｉＧｅ層１２１では、歪みは１〜５ＧＰａの範囲にわたる可能性があり、２．５ＧＰａは所望の歪みをチャネル領域１２０に加えるためにＰＦＥＴの特定の形状（geometry）および寸法について達成されるおおよその量である。これに反して、ＳｉＧｅ層の上に重なるシリコン層１２２には、引張歪みが加えられている。ソース・ドレイン領域１１１内の歪みの特定の大きさはそれほど重要ではない。所望の大きさおよび方向の歪みをＰＦＥＴのチャネル領域１２０に加えることが実際の目標である。本発明の諸実施形態による処理方法を実行することにより、ＮＦＥＴではなくＰＦＥＴにこのような歪みが加えられる。
図３は、本発明の一実施形態によるＣＭＯＳ製作プロセスの第１の段階を示している。この実施形態による処理の結果として、ｐ型電界効果トランジスタ（ＰＦＥＴ）およびｎ型電界効果トランジスタ（ＮＦＥＴ）が形成される。ＰＦＥＴでは、格子不整合の半導体層によってチャネル領域に第１の歪みが加えられる。これに反して、ＮＦＥＴのチャネル領域では、格子不整合の半導体層がそれにきわめて接近しているわけではないので、第１の歪みは加えられない。このようにして、依然としてＮＦＥＴ内の望ましいパフォーマンスを維持しながら、ＰＦＥＴの担体（キャリア）移動度の増加が達成される。
図３は、本発明の一実施形態によりＰＦＥＴおよびＮＦＥＴを形成するための処理における一段階を示している。図３に示されている通り、ＰＦＥＴゲート・スタック２５およびＮＦＥＴゲート・スタック４５は、基板の単結晶領域の上に重なって形成される。単結晶領域１４は本質的に、シリコンなどの第１の半導体材料からなる。ＰＦＥＴゲート・スタック２５は、単結晶領域１４の上に重なるゲート誘電体１３と、ゲート導体層２６の側壁上に形成された１対のスペーサ２９と、絶縁キャップ５０とを含む。ＮＦＥＴゲート・スタック４５は、単結晶領域１４の上に重なるゲート誘電体１３と、ゲート導体層４２の側壁上に形成された１対のスペーサ４７と、同じく好ましくはテトラエチルオルトシリケート（ＴＥＯＳ）の前駆物質からの酸化物の付着によって形成された絶縁キャップ５２とを含む。
ゲート導体層２６、４２は好ましくは、高濃度ドーピングされた半導体のみを含み、最も好ましくは、処理のこの段階では高濃度ドーピングされたポリシリコンである。好ましくは、それぞれのＰＦＥＴゲート・スタックおよびＮＦＥＴゲート・スタックのゲート導体２６、４２には、すでにこの段階で、望ましい仕事関数を提供するために所望のドーパント・タイプおよび濃度が提供されている。たとえば、ＰＦＥＴゲート・スタックにはｐ＋ドーピングのゲート導体層２６を設けることができ、ＮＦＥＴゲート・スタックにはｎ＋ドーピングのゲート導体層４２を設けることができる。スペーサ２９は好ましくは、付着した窒化物から形成され、絶縁キャップ５０、５２は好ましくは、テトラエチルオルトシリケート（ＴＥＯＳ）の前駆物質からの酸化物の付着によって形成される。
次に、図４に示されている通り、基板の単結晶領域１４の主表面５４にはコーティング５６が施される。コーティング５６は望ましくは、選択的付着プロセスにおいてシリコンの付着を制限できる除去可能材料を付着させることによって施される。好ましくは、この材料は窒化シリコンであり、この材料は好ましくは付着によって施される。次に、図５に示されている通り、マスキング材料５８は、基板に施され、ＰＦＥＴゲート・スタック２５の両側の単結晶領域１４のエリアではなく、ＮＦＥＴゲート・スタック４５の両側の単結晶領域１４のエリアをカバーするようにパターン化される。一実施形態では、マスキング材料は好ましくはフォトレジストである。代わって、マスキング材料は、反射防止膜（ＡＲＣ：antireflective coating）、スピン・オン・グラス（spin-on-glass）、ＴＥＯＳ前駆物質からの酸化物、あるいは付着させ、その後、除去できるホウケイ酸ガラス（ＢＳＧ：borosilicateglass）、ヒ素ドープ・ガラス（ＡＳＧ：arsenic doped glass）、リン酸シリケート・ガラス（ＰＳＧ：phosphosilicateglass）、またはボロンリン・シリケート・ガラス（ＢＰＳＧ：borophosphosilicate glass）などの様々なドープ・ガラスなど、後で完全に除去できる、いくつかの周知のエッチングに強い材料のうちの任意の１つにすることができる。
その後、単結晶領域１４は、好ましくは反応性イオン・エッチング（ＲＩＥ）などの異方性垂直エッチング・プロセスにより、ＰＦＥＴゲート・スタック２５の両側でエッチングされる。このようなエッチング中に、ＰＦＥＴゲート・スタック２５は、ＰＦＥＴゲート・スタック２５の下のエリアがエッチングされないように防止するマスクを提供する。ＮＦＥＴゲート・スタック４５の両側の単結晶領域１４のエリアは、マスキング層５８およびコーティング５６によって保護されているので、エッチングされない。エッチングの結果として、ＰＦＥＴゲート・スタック２５の両側の単結晶領域１４内にトレンチ６０が形成される。トレンチ６０をエッチングした後、時限（timed）等方性エッチングなどにより、マスキング層５８が除去される。これは、ＲＩＥエッチングの結果として損傷を受けた状態になる可能性のあるトレンチ６０内の単結晶シリコンの部分を除去するという影響も及ぼす。
その後、図６に示されている通り、トレンチ６０内の単結晶領域１４の第１の半導体上に第２の半導体の層６２をエピタキシャル成長させる。このエピタキシャル成長プロセスは好ましくは、トレンチ６０内の単結晶半導体上に成長したもの以外の表面上に第２の半導体の材料がほとんどまたはまったく付着しないような選択的付着によって実行される。第２の半導体は、他の半導体の単結晶領域に接触して成長した層として歪みを引き起こすことができる格子不整合半導体である。
次に、図７に示されている通り、コーティング５６が依然としてＮＦＥＴが形成されるエリアを保護するための所定の位置にある状態で、エピタキシャル成長した第２の半導体層６２を基板１４の単結晶領域の主表面５４より下の望ましいレベル６４まで陥凹させる。この陥凹（recess）ステップは好ましくは、時限異方性反応性イオン・エッチングによって実行される。代わって、この陥凹ステップは、下にあるシリコン単結晶領域に対しては比較的低速でエッチングしながら、露出されたシリコン・ゲルマニウムに対してはエッチングがより高速で進行するような、シリコンに対して選択的な等方性エッチングによって実行することができる。
次に、図８に示されている通り、シリコン・ゲルマニウムの陥凹層６２の上に単結晶シリコンの第２の層６６をエピタキシャル成長させる。この第２の層６６は好ましくは、シリコン・ゲルマニウム層６２の露出エリアおよびトレンチ６０の側壁に沿った単結晶シリコンの露出エリア以外には、シリコンがほとんどまたはまったく付着しないような、選択的エピタキシャル付着として成長させる。したがって、この選択的エピタキシャル付着の結果として、コーティング５６およびＰＦＥＴゲート・スタック２５には、シリコンがほとんどまたはまったく付着しない。
次に、図９に示されている通り、ＮＦＥＴゲート・スタック４５の両側の単結晶領域１４からコーティング５６が除去される。次に、第２の対のスペーサ３０は、好ましくは酸化物材料を含み、ＰＦＥＴゲート・スタック２５およびＮＦＥＴゲート・スタック４５の両側に形成される。スペーサ３０は好ましくは、ＴＥＯＳ前駆物質からなどの酸化物材料を共形的（conformally）に付着させ、続いてＲＩＥなどの異方性垂直エッチングを行うことによって形成される。このエッチングは好ましくは、シリコンの上部層６６を過度に陥凹させることを回避するように、シリコンに対して選択的に実行される。このエッチング・ステップの結果として、ＰＦＥＴゲート・スタック２５およびＮＦＥＴゲート・スタック４５から絶縁キャップ５０が除去され、その下のポリシリコン部分２６および４２を露出する。
その後、図９に示されている通り、露出された半導体層６６およびＮＦＥＴゲート・スタック４５の両側の露出された単結晶領域上にシリサイド６８が形成される。同時に、それぞれＰＦＥＴゲート・スタックおよびＮＦＥＴゲート・スタックの露出されたポリシリコン部分２６、４２上にシリサイドが形成される。好ましくは、このシリサイドは、好ましくは処理された基板の上にコバルトの層を付着させることにより自己整合で形成されるコバルトのシリサイド（ＣｏＳｉ2）（すなわち、「サリサイド」）である。次に、アニーリングを実行して、コバルトと、それに接触しているシリコンとを反応させてシリサイド６８を形成する。次に、処理された基板の残りのエリア、すなわち、スペーサ２９、３０およびトレンチ分離１７から未反応のコバルトが除去される。
図１０〜１４は、他の方法の実施形態による歪みチャネル領域ＰＦＥＴおよびＮＦＥＴを有するチップの製作の諸段階を示している。図１０は、ＰＦＥＴゲート・スタック１２５およびＮＦＥＴゲート・スタック１４５の形成後の処理における一段階を示している。これらのゲート・スタックは、図３に関連して上述したものと同じ構造を有する。たとえば、ＰＦＥＴゲート・スタックは、ゲート誘電体１１３の上に重なるゲート導体１２６と、窒化物側壁スペーサ１２９と、酸化物絶縁キャップ１５０とを有する。ＮＦＥＴゲート・スタック１４５は同じ構造を有する。トレンチ分離１１７は、その上にＰＦＥＴゲート・スタック１２５およびＮＦＥＴゲート・スタック１４５が配置される基板の単結晶領域１１４のエリア同士の間に位置する。
図１０は、図５に示されているものと同様の処理における一段階を示している。共形（conformal）マスキング層１５６は、ＰＦＥＴゲート・スタック１２５およびＮＦＥＴゲート・スタック１４５の上に付着されている。共形マスキング層１５６は好ましくは、二酸化シリコンなどの酸化物を有する。層１５６は、ＰＦＥＴゲート・スタック１２５を囲む単結晶領域１１４のエリアから除去される。これは、ＮＦＥＴゲート・スタック１４５を囲む単結晶領域１１４をブロック・マスキングし、その後、ＲＩＥなどの異方性エッチングを使用して、層１５６および単結晶領域の下にあるエリア１６０を垂直にエッチングすることにより、図５に関して上述したものと同じように実行することができる。このエッチング中に、エリア１６０は、上述の実施形態ほど深くエッチングされない。むしろ、エリア１６０は部分的にのみエッチングされる。後でこのエッチングは、シリコンの上部層が形成されるレベルを画定することになる。
次に、図示の通りの構造を形成するために、第２の共形マスキング層１７０が付着される。この層１７０は好ましくは、格子不整合半導体を選択的に成長させるその後のステップを阻止することができる共形マスキング層１７０としての窒化シリコンである。次に、図１１に示されている通り、トレンチ１６０の底部からマスキング層１７０を除去するために、ＲＩＥなどの異方性垂直エッチング・プロセスが実行される。このプロセス中に、スペーサ１７２はトレンチ１６０およびゲート・スタック１２５、１４５の側壁上に存続する。このエッチング中に、絶縁キャップ１５０からならびにＮＦＥＴゲート・スタック１４５を囲む単結晶領域１１４のエリア内の第１のマスキング層１５６の上からなど、すべての水平表面からマスキング層１７０が除去される。
このエッチング後に、マスキング層１７０の材料に対して選択的な異方性垂直ＲＩＥによりトレンチ１６０がさらに陥凹され、その結果、図１２に示されている構造が得られる。たとえば、マスキング層１７０が窒化シリコンを含む場合、窒化シリコンに対して選択的にエッチングが実行される。代わって、このステップは、窒化シリコンに対して選択的な等方性エッチングによって実行することができる。
次に、図１３に図示されている通り、トレンチ１６０内で格子不整合半導体を選択的に成長させる。格子不整合半導体は好ましくはシリコン・ゲルマニウムである。このプロセスにより、シリコン・ゲルマニウムの層１７６は、スペーサ１７２のレベルまでトレンチ１６０の底部および側壁上にエピタキシャル成長するが、他の場所には付着されない。
その後、図１４に示されている通り、マスキング層１７０およびスペーサ１７２は、トレンチ１６０内のシリコンおよびシリコン・ゲルマニウム材料に対して選択的な等方性ウェット剥離プロセスによって除去される。その結果として、トレンチの側壁１７４に沿った単結晶領域１１４が露出される。
次に、シリコン・ゲルマニウム層１７６の上にトレンチ１６０内のシリコンのエピタキシャル層１７８を選択的に成長させるためのステップが実行される。この結果、図１５に示されている構造が得られるが、これは、酸化物マスキング層１５６が図８の窒化物マスキング層５６の代わりにＮＦＥＴゲート・スタック１４５の上に存続することを除き、図８に示されているものと同様である。
その後、ＲＩＥエッチングを使用して、酸化物マスキング材料１５６を除去することができる。このエッチングにより、窒化物側壁スペーサ１２９を所定の位置に残しながら、酸化物絶縁キャップ１５０が除去される。次に、前者のトレンチ１６０の上のソースおよびドレイン・エリアならびにポリシリコン・ゲート導体層１２６および１４２の上部は、図９に関連して上述した通り、好ましくはコバルト・シリサイドにより、サリサイド化することができる。
図１６〜１８は、図９に関して上述したものに対する代替一実施形態を示している。この代替実施形態は、図８または図１５に示されているような処理の一段階から進行する。図１６に示されている通り、この実施形態では、酸化物マスキング層１５６およびスペーサ２９（または１２９）はポリシリコン・ゲート導体２６、４２（または１２６、１４２）から除去され、新しいスペーサがそれぞれの位置に設けられる。これを行う目的は、シリコン・ゲルマニウムおよびシリコンのエピタキシャル成長プロセスの熱使用量が増加したことによるスペーサの特性の変化（たとえば、種の合体）によって引き起こされたデバイス・パラメータ・シフトを回避することである。
図１７に示されている通り、第１のスペーサ２３０はポリシリコン・ゲート導体２２６、２４２上に形成される。これは好ましくは、窒化シリコンを共形的に付着させ、その後、ＲＩＥなどにより垂直にエッチングすることによって実行される。次に、ＰＦＥＴのソースおよびドレイン領域内への（すなわち、ＰＦＥＴゲート・スタックのスペーサ２３０の両側の単結晶領域１１４のエリア内への）拡張（エクステンション）およびハロー注入（extension and halo implant）が実行される。また、ＮＦＥＴのソースおよびドレイン領域内への（すなわち、ＮＦＥＴゲート・スタックのスペーサ２３０の両側の単結晶領域１１４のエリア内への）拡張およびハロー注入も実行される。拡張およびハロー注入は、それぞれの場合にＰＦＥＴおよびＮＦＥＴトランジスタのチャネル領域により近い領域に注入するために、第１のスペーサ２３０のみが所定の位置にある状態で実行される。
その後、第２のスペーサ２３２がスペーサ２３０上に形成され、次にＰＦＥＴソースおよびドレイン領域を形成するためにＰＦＥＴゲート・スタックの両側でソースおよびドレイン注入（インプラント）が実行され、ＮＦＥＴソースおよびドレイン領域を形成するためにＮＦＥＴゲート・スタックの両側でソースおよびドレイン注入が実行される。このようにして、ソースおよびドレイン注入領域は、トランジスタのチャネル領域から望ましい距離だけ間隔を開けられる。
その後、ソースおよびドレイン領域内ならびにＰＦＥＴゲート・スタックおよびＮＦＥＴゲート・スタックのそれぞれのポリシリコン部分２２６および２４２の上に、上述のようにサリサイドを形成することができる。
上記では、第１の歪みがＰＦＥＴのソースおよびドレイン領域内に配置された格子不整合半導体層を介してＰＦＥＴのチャネル領域に加えられるような、集積回路のＰＦＥＴおよびＮＦＥＴを製作する方法を説明してきた。格子不整合半導体層がＮＦＥＴのソースおよびドレイン領域内ではなく、ＰＦＥＴのソースおよびドレイン領域内にのみ配置されるために、第１の歪みはＮＦＥＴのチャネル領域には加えられない。
格子不整合半導体層がＰＦＥＴのみのソースおよびドレイン領域内に配置され、ＮＦＥＴのソースおよびドレイン領域内には配置されないような、ＰＦＥＴおよびＮＦＥＴを形成するプロセスについて説明してきた。このプロセスは、ＮＦＥＴエリアの上に形成されたマスキング層を使用するものであり、ＰＦＥＴのソースおよびドレイン領域になるようにエリア内にトレンチをエッチングし、その内でシリコン・ゲルマニウム層をエピタキシャル成長させ、次にエピタキシャル成長したシリコン・ゲルマニウム層の上にシリコン層を成長させることを基にしている。
その特定の好ましい諸実施形態に関連して本発明を説明してきたが、当業者であれば、特許請求の範囲のみによって限定される本発明の真の範囲および精神を逸脱せずに行うことができる多くの変更および強化を理解するであろう。
本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴを示す図である。 本発明の一実施形態によるＰＦＥＴの歪みプロファイルを示す図である。 本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明の他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明のさらに他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明のさらに他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。 本発明のさらに他の実施形態によるＰＦＥＴおよびＮＦＥＴの製作の段階を示す図である。

Claims (22)

  1. ｐ型電界効果トランジスタ（ＰＦＥＴ）とｎ型電界効果トランジスタ（ＮＦＥＴ）とを含む相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを有する集積回路において、
    前記ＰＦＥＴおよび前記ＮＦＥＴのチャネル領域が第１の半導体の単結晶領域内に配置され、
    前記第１の半導体の単結晶領域の上であって、前記ＮＦＥＴではなく前記ＰＦＥＴのソース領域およびドレイン領域内に、前記単結晶領域に対して格子不整合の第２の半導体の層が配置され、
    前記第２の半導体の層の上面が、前記ＰＦＥＴのゲート・スタックのゲート誘電体のレベルによって画定される前記第１の半導体の単結晶領域の主表面より下に配置され、
    前記第２の半導体の層の上に前記第１の半導体の単結晶層が配置され、
    前記第２の半導体の層を介して前記ＮＦＥＴではなく前記ＰＦＥＴのチャネル領域に第１の歪みが加えられる、
    集積回路。
  2. 前記第１の半導体が、シリコン、シリコン・ゲルマニウム、および炭化珪素からなるグループから選択された半導体からなり、前記第２の半導体が前記第１の半導体とは異なる他の半導体からなり、前記他の半導体がシリコン、シリコン・ゲルマニウム、および炭化シリコンからなるグループから選択される、請求項１に記載の集積回路。
  3. 前記第１の半導体がシリコンからなり、前記第２の半導体がシリコン・ゲルマニウムからなる、請求項１に記載の集積回路。
  4. 前記第１の半導体が、ｘ１およびｙ１が百分率であり、ｘ１＋ｙ１＝１００％であり、ｙ１が少なくとも１％である第１の式Ｓｉx1Ｇｅy1によるシリコン・ゲルマニウムからなり、前記第２の半導体が、ｘ２およびｙ２が百分率であり、ｘ２＋ｙ２＝１００％であり、ｙ２が少なくとも１％である第２の式Ｓｉx2Ｇｅy2によるシリコン・ゲルマニウムからなり、ｘ１がｘ２に等しくなく、ｙ１がｙ２に等しくない、請求項１に記載の集積回路。
  5. 前記第１の歪みが圧縮歪みである、請求項１に記載の集積回路。
  6. 前記第２の半導体が、少なくとも１％のゲルマニウム含有量を有するシリコン・ゲルマニウムからなる、請求項３に記載の集積回路。
  7. 前記ＰＦＥＴおよび前記ＮＦＥＴのそれぞれが、前記ＰＦＥＴおよび前記ＮＦＥＴのゲート導体、ソース領域、およびドレイン領域に接触するシリサイドの層をさらに有する、請求項１に記載の集積回路。
  8. 前記シリサイドがコバルトのシリサイドからなる、請求項７に記載の集積回路。
  9. それぞれが基板の単結晶シリコン領域内に配置されたチャネル領域を有するｐ型電界効果トランジスタ（ＰＦＥＴ）とｎ型電界効果トランジスタ（ＮＦＥＴ）とを含む相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを有する集積回路において、
    前記ＰＦＥＴおよび前記ＮＦＥＴのチャネル領域が第１の半導体の単結晶領域内に配置され、
    前記第１の半導体の単結晶領域の上であって、前記ＮＦＥＴではなく前記ＰＦＥＴのソース領域およびドレイン領域内に、前記単結晶領域に対してシリコン・ゲルマニウムからなる埋込み格子不整合半導体層が配置され、
    前記埋込み格子不整合半導体層の上面が、前記ＰＦＥＴのゲート・スタックのゲート誘電体のレベルによって画定される前記第１の半導体の単結晶領域の主表面より下に配置され、
    前記埋込み格子不整合半導体層の上に前記第１の半導体の単結晶層が配置され、
    前記埋込み格子不整合半導体層を介して前記ＮＦＥＴではなく前記ＰＦＥＴのチャネル領域に圧縮歪みが加えられ、
    前記シリコン・ゲルマニウムが、ｘおよびｙが百分率であり、それぞれが少なくとも１％であり、ｘにｙを加えると１００％になる式ＳｉxＧｅyによる割合を有する、集積回路。
  10. ｐ型電界効果トランジスタ（ＰＦＥＴ）およびｎ型電界効果トランジスタ（ＮＦＥＴ）を含む相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを有する集積回路において、前記ＰＦＥＴのチャネル領域が第１歪みを有し、前記ＮＦＥＴの前記チャネル領域が前記第１歪みを有しないように前記集積回路を製造する方法であって、
    第１の半導体の単結晶領域の主表面の上にＰＦＥＴゲート・スタックおよびＮＦＥＴゲート・スタックを形成するステップであって、前記ＰＦＥＴゲート・スタックおよび前記ＮＦＥＴゲート・スタックのそれぞれが、ゲート誘電体と、その上に形成されたゲート導体と、前記ゲート導体の上に形成されたキャップ層と、前記ゲート導体の側壁上に形成された第１のスペーサとを含むステップと、
    前記ＮＦＥＴゲート・スタックの両側の前記単結晶領域の前記主表面を保護しながら、前記ＰＦＥＴゲート・スタックの両側の前記単結晶領域にトレンチを形成するステップと、
    第２の半導体の層が前記ＮＦＥＴゲート・スタックの両側の前記単結晶領域上で成長しないように防止しながら、前記トレンチ内に前記第２の半導体の層の上面が前記単結晶領域の前記主表面の下になるように前記第２の半導体の層を形成するステップであって、前記ＰＦＥＴの前記チャネル領域に前記第１の歪みを加えるために前記第１の半導体に対して前記第２の半導体が格子不整合であるステップと、
    前記第２の半導体層の上に前記第１の半導体の層を成長させるステップと、
    前記ＰＦＥＴを形成するために前記ＰＦＥＴゲート・スタックの前記両側にソース領域およびドレイン領域を形成し、前記ＮＦＥＴを形成するために前記ＮＦＥＴゲート・スタックの前記両側にソース領域およびドレイン領域を形成するステップと、
    を有する方法。
  11. 前記第２の半導体の層を形成するステップは、
    前記トレンチ内に前記第２の半導体の層を成長させるステップと、
    前記単結晶領域の前記主表面より下のレベルまで前記第２の半導体の層をエッチングするステップとを有する、
    請求項１０に記載の方法。
  12. 前記ＰＦＥＴおよび前記ＮＦＥＴの前記ソース領域およびドレイン領域の上に自己整合シリサイド（サリサイド）を形成するステップと、前記ゲート導体のポリシリコン部分の上に自己整合シリサイド（サリサイド）を形成するステップとをさらに有する、請求項１０に記載の方法。
  13. 前記格子不整合の前記第２の半導体が前記ＰＦＥＴの前記チャネル領域に圧縮歪みを加える、請求項１０に記載の方法。
  14. 前記ソース領域およびドレイン領域を形成する前記ステップが、前記ＰＦＥＴゲート・スタックおよび前記ＮＦＥＴゲート・スタックから前記第１のスペーサを除去するステップと、前記ＰＦＥＴゲート・スタックおよび前記ＮＦＥＴゲート・スタックの側壁上に第２のスペーサを形成するステップとをさらに含む、請求項１０に記載の方法。
  15. 前記第２のスペーサが前記第１のスペーサより大きい厚さを有し、
    前記第２のスペーサに横方向に接触する第３のスペーサを形成するステップと、
    前記単結晶領域の露出エリアおよび前記第１の半導体の前記層にソースおよびドレイン領域を注入するステップとをさらに有する、請求項１４に記載の方法。
  16. 前記単結晶領域の露出エリアおよび前記第１の半導体の前記層にハロー注入および拡張注入をするステップをさらに有する、請求項１４に記載の方法。
  17. 前記ＮＦＥＴゲート・スタックの前記両側の前記単結晶領域が陥凹されないようにパターン化されたブロック・マスクによって防止される、請求項１０に記載の方法。
  18. 前記ＮＦＥＴゲート・スタックの前記両側の前記単結晶領域に第１のコーティングを施すことにより、前記第２の半導体層が前記ＮＦＥＴゲート・スタックの前記両側の前記単結晶領域上で成長しないように防止される、請求項１０に記載の方法。
  19. 前記コーティングが、前記ＰＦＥＴゲート・スタックおよび前記ＮＦＥＴゲート・スタックの上を含む前記単結晶領域の露出表面の上に共形的に形成される、請求項１８に記載の方法。
  20. 前記第２の半導体の層を形成するステップは、
    前記トレンチの側壁上に第２のコーティングを形成するステップと、
    その後、前記トレンチの底部をエッチングして前記単結晶領域を露出させるステップと、
    露出した前記トレンチ内の底部および側壁上に、前記第２のコーティングのレベルまで前記第２の半導体を成長させるステップとを有する、請求項１９に記載の方法。
  21. 前記第１の半導体がシリコンを有し、前記第２の半導体がシリコン・ゲルマニウムを有し、前記シリコン・ゲルマニウムが少なくとも１％のゲルマニウム含有量を有する、請求項２０に記載の方法。
  22. 前記第２の半導体が前記第１の歪みを圧縮歪みとして加える、請求項２０に記載の方法。
JP2006522694A 2003-08-04 2004-08-04 格子不整合のソースおよびドレイン領域を有する歪み半導体ｃｍｏｓトランジスタを有する集積回路および製作方法 Expired - Lifetime JP4808618B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/604,607 2003-08-04
US10/604,607 US6891192B2 (en) 2003-08-04 2003-08-04 Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
PCT/US2004/025152 WO2005017964A2 (en) 2003-08-04 2004-08-04 Structure and method of making strained semiconductor cmos transistors having lattice-mismatched source and drain regions

Publications (3)

Publication Number Publication Date
JP2007501526A JP2007501526A (ja) 2007-01-25
JP2007501526A5 JP2007501526A5 (ja) 2007-09-06
JP4808618B2 true JP4808618B2 (ja) 2011-11-02

Family

ID=34115654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522694A Expired - Lifetime JP4808618B2 (ja) 2003-08-04 2004-08-04 格子不整合のソースおよびドレイン領域を有する歪み半導体ｃｍｏｓトランジスタを有する集積回路および製作方法

Country Status (10)

Country Link
US (3) US6891192B2 (ja)
EP (1) EP1654770B1 (ja)
JP (1) JP4808618B2 (ja)
KR (1) KR100791441B1 (ja)
CN (1) CN100428497C (ja)
AT (1) ATE504078T1 (ja)
DE (1) DE602004032035D1 (ja)
IL (1) IL173422A (ja)
TW (1) TWI284961B (ja)
WO (1) WO2005017964A2 (ja)

Families Citing this family (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002537796A (ja) * 1999-03-02 2002-11-12 ヒューマン ジノーム サイエンシーズ， インコーポレイテッド ヒトグリコシル化酵素
KR100498475B1 (ko) * 2003-01-07 2005-07-01 삼성전자주식회사 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
CN101359598B (zh) * 2003-09-04 2010-06-09 台湾积体电路制造股份有限公司 应变沟道半导体结构的制造方法
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US7303949B2 (en) 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7129126B2 (en) * 2003-11-05 2006-10-31 International Business Machines Corporation Method and structure for forming strained Si for CMOS devices
US7064027B2 (en) * 2003-11-13 2006-06-20 International Business Machines Corporation Method and structure to use an etch resistant liner on transistor gate structure to achieve high device performance
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7018891B2 (en) * 2003-12-16 2006-03-28 International Business Machines Corporation Ultra-thin Si channel CMOS with improved series resistance
JP4375619B2 (ja) * 2004-05-26 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7223994B2 (en) * 2004-06-03 2007-05-29 International Business Machines Corporation Strained Si on multiple materials for bulk or SOI substrates
US7122435B2 (en) * 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
US7169659B2 (en) * 2004-08-31 2007-01-30 Texas Instruments Incorporated Method to selectively recess ETCH regions on a wafer surface using capoly as a mask
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer
US7064025B1 (en) * 2004-12-02 2006-06-20 International Business Machines Corporation Method for forming self-aligned dual salicide in CMOS technologies
KR100632654B1 (ko) * 2004-12-28 2006-10-12 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7176481B2 (en) * 2005-01-12 2007-02-13 International Business Machines Corporation In situ doped embedded sige extension and source/drain for enhanced PFET performance
US7271043B2 (en) 2005-01-18 2007-09-18 International Business Machines Corporation Method for manufacturing strained silicon directly-on-insulator substrate with hybrid crystalline orientation and different stress levels
US7238580B2 (en) * 2005-01-26 2007-07-03 Freescale Semiconductor, Inc. Semiconductor fabrication process employing stress inducing source drain structures with graded impurity concentration
KR100703967B1 (ko) 2005-02-28 2007-04-05 삼성전자주식회사 씨모스 트랜지스터 및 그 제조 방법
JP4426988B2 (ja) 2005-03-09 2010-03-03 富士通マイクロエレクトロニクス株式会社 ｐチャネルＭＯＳトランジスタの製造方法
JP4561419B2 (ja) * 2005-03-16 2010-10-13 ソニー株式会社 半導体装置の製造方法
US7205202B2 (en) * 2005-04-21 2007-04-17 Freescale Semiconductor, Inc. Semiconductor device and method for regional stress control
US7446350B2 (en) * 2005-05-10 2008-11-04 International Business Machine Corporation Embedded silicon germanium using a double buried oxide silicon-on-insulator wafer
US7858458B2 (en) 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
CN100463143C (zh) * 2005-07-07 2009-02-18 中芯国际集成电路制造(上海)有限公司 具有氧化物间隔层的应变源漏cmos的集成方法
JP4664760B2 (ja) * 2005-07-12 2011-04-06 株式会社東芝 半導体装置およびその製造方法
CN100452354C (zh) * 2005-08-25 2009-01-14 中芯国际集成电路制造(上海)有限公司 多层膜作为硬掩模和抗反射层的应变源漏cmos的制作方法
CN100394583C (zh) * 2005-08-25 2008-06-11 中芯国际集成电路制造(上海)有限公司 应变cmos的集成制作方法
DE102005041225B3 (de) * 2005-08-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
JP2007073801A (ja) * 2005-09-08 2007-03-22 Seiko Epson Corp 半導体装置
US8003470B2 (en) 2005-09-13 2011-08-23 Infineon Technologies Ag Strained semiconductor device and method of making the same
CN101563783A (zh) * 2005-09-23 2009-10-21 Nxp股份有限公司 具有改善的性能的存储器件以及制造这种存储器件的方法
CN100442476C (zh) * 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于cmos技术的应变感应迁移率增强纳米器件及工艺
CN1959959B (zh) * 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
US7947546B2 (en) * 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US20070099360A1 (en) * 2005-11-03 2007-05-03 International Business Machines Corporation Integrated circuits having strained channel field effect transistors and methods of making
US7420202B2 (en) 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US7566609B2 (en) * 2005-11-29 2009-07-28 International Business Machines Corporation Method of manufacturing a semiconductor structure
US8407634B1 (en) 2005-12-01 2013-03-26 Synopsys Inc. Analysis of stress impact on transistor performance
EP1801864B1 (en) * 2005-12-23 2009-11-18 Imec Method for selective epitaxial growth of source/drain areas
US7518193B2 (en) 2006-01-10 2009-04-14 International Business Machines Corporation SRAM array and analog FET with dual-strain layers comprising relaxed regions
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
US8017472B2 (en) * 2006-02-17 2011-09-13 Infineon Technologies Ag CMOS devices having stress-altering material lining the isolation trenches and methods of manufacturing thereof
US7691698B2 (en) * 2006-02-21 2010-04-06 International Business Machines Corporation Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
JP5119604B2 (ja) * 2006-03-16 2013-01-16 ソニー株式会社 半導体装置の製造方法
US20070238267A1 (en) * 2006-03-28 2007-10-11 International Business Machines Corporation Epitaxy of Silicon-Carbon Substitutional Solid Solutions by Ultra-Fast Annealing of Amorphous Material
US20070238236A1 (en) * 2006-03-28 2007-10-11 Cook Ted Jr Structure and fabrication method of a selectively deposited capping layer on an epitaxially grown source drain
US7402477B2 (en) * 2006-03-30 2008-07-22 Freescale Semiconductor, Inc. Method of making a multiple crystal orientation semiconductor device
DE102006015077B4 (de) * 2006-03-31 2010-12-23 Advanced Micro Devices, Inc., Sunnyvale Transistor mit abgesenkten Drain- und Source-Gebieten und Verfahren zur Herstellung desselben
DE102006015090B4 (de) * 2006-03-31 2008-03-13 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher eingebetteter Verformungsschichten in Transistoren
JP5130648B2 (ja) * 2006-04-27 2013-01-30 ソニー株式会社 半導体装置の製造方法および半導体装置
JP5076388B2 (ja) 2006-07-28 2012-11-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20080023752A1 (en) * 2006-07-28 2008-01-31 International Business Machines Corporation BORON DOPED SiGe HALO FOR NFET TO CONTROL SHORT CHANNEL EFFECT
US8754446B2 (en) * 2006-08-30 2014-06-17 International Business Machines Corporation Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material
US20080079084A1 (en) * 2006-09-28 2008-04-03 Micron Technology, Inc. Enhanced mobility MOSFET devices
US7550351B2 (en) * 2006-10-05 2009-06-23 International Business Machines Corporation Structure and method for creation of a transistor
US20080124874A1 (en) * 2006-11-03 2008-05-29 Samsung Electronics Co., Ltd. Methods of Forming Field Effect Transistors Having Silicon-Germanium Source and Drain Regions
US7550796B2 (en) 2006-12-06 2009-06-23 Electronics And Telecommunications Research Institute Germanium semiconductor device and method of manufacturing the same
US20080142879A1 (en) * 2006-12-14 2008-06-19 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing differential spacers
JP2008153515A (ja) * 2006-12-19 2008-07-03 Fujitsu Ltd Ｍｏｓトランジスタ、そのｍｏｓトランジスタの製造方法、そのｍｏｓトランジスタを利用したｃｍｏｓ型半導体装置、及び、そのｃｍｏｓ型半導体装置を利用した半導体装置
US8569858B2 (en) * 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
CN101226899A (zh) * 2007-01-19 2008-07-23 中芯国际集成电路制造(上海)有限公司 在硅凹陷中后续外延生长应变硅mos晶片管的方法和结构
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
JP5217180B2 (ja) 2007-02-20 2013-06-19 富士通セミコンダクター株式会社 静電放電保護装置の製造方法
DE102007009915B4 (de) * 2007-02-28 2020-07-30 Globalfoundries Inc. Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil und Verfahren zu dessen Herstellung
US8344447B2 (en) * 2007-04-05 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon layer for stopping dislocation propagation
US7825477B2 (en) * 2007-04-23 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with localized stressor
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2009032962A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 半導体装置及びその製造方法
JP2009043916A (ja) 2007-08-08 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
CN101364545B (zh) * 2007-08-10 2010-12-22 中芯国际集成电路制造(上海)有限公司 应变硅晶体管的锗硅和多晶硅栅极结构
US20090053883A1 (en) * 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
JP5107680B2 (ja) * 2007-11-16 2012-12-26 パナソニック株式会社 半導体装置
US8058123B2 (en) 2007-11-29 2011-11-15 Globalfoundries Singapore Pte. Ltd. Integrated circuit and method of fabrication thereof
US20090152590A1 (en) * 2007-12-13 2009-06-18 International Business Machines Corporation Method and structure for semiconductor devices with silicon-germanium deposits
KR100949804B1 (ko) * 2007-12-14 2010-03-30 한국전자통신연구원 자기장 감지소자
JP2009152391A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
US7678634B2 (en) * 2008-01-28 2010-03-16 International Business Machines Corporation Local stress engineering for CMOS devices
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US8624295B2 (en) * 2008-03-20 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM devices utilizing strained-channel transistors and methods of manufacture
US8125037B2 (en) 2008-08-12 2012-02-28 International Business Machines Corporation Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage
US7838353B2 (en) 2008-08-12 2010-11-23 International Business Machines Corporation Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
CN101409294B (zh) * 2008-11-28 2010-06-02 西安电子科技大学 三维量子阱cmos集成器件及其制作方法
JP5278022B2 (ja) * 2009-02-17 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102009015715B4 (de) * 2009-03-31 2011-03-17 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
US7951657B2 (en) 2009-05-21 2011-05-31 International Business Machines Corporation Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (S0I) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor
CN101964327B (zh) * 2009-07-23 2013-12-11 联华电子股份有限公司 金属氧化物半导体晶体管结构及其制作方法
CN102024761A (zh) * 2009-09-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于形成半导体集成电路器件的方法
US8022488B2 (en) * 2009-09-24 2011-09-20 International Business Machines Corporation High-performance FETs with embedded stressors
KR20110036312A (ko) * 2009-10-01 2011-04-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8415718B2 (en) * 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8278164B2 (en) * 2010-02-04 2012-10-02 International Business Machines Corporation Semiconductor structures and methods of manufacturing the same
US8361867B2 (en) * 2010-03-19 2013-01-29 Acorn Technologies, Inc. Biaxial strained field effect transistor devices
US8492234B2 (en) 2010-06-29 2013-07-23 International Business Machines Corporation Field effect transistor device
CN101866859B (zh) 2010-07-07 2012-07-04 北京大学 一种沟道应力引入方法及采用该方法制备的场效应晶体管
US8021950B1 (en) 2010-10-26 2011-09-20 International Business Machines Corporation Semiconductor wafer processing method that allows device regions to be selectively annealed following back end of the line (BEOL) metal wiring layer formation
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8796788B2 (en) * 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8445363B2 (en) 2011-04-21 2013-05-21 United Microelectronics Corp. Method of fabricating an epitaxial layer
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8716750B2 (en) 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US8575043B2 (en) 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8623713B2 (en) 2011-09-15 2014-01-07 International Business Machines Corporation Trench isolation structure
US8476169B2 (en) 2011-10-17 2013-07-02 United Microelectronics Corp. Method of making strained silicon channel semiconductor structure
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
US9246004B2 (en) 2011-11-15 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structures of semiconductor devices
US8647953B2 (en) 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
US9263342B2 (en) 2012-03-02 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a strained region
US9136348B2 (en) 2012-03-12 2015-09-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9202914B2 (en) 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
CN103367129B (zh) * 2012-04-10 2016-03-23 中芯国际集成电路制造(上海)有限公司 具有硅锗掺杂区的半导体器件的制作方法
US8866230B2 (en) 2012-04-26 2014-10-21 United Microelectronics Corp. Semiconductor devices
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8872228B2 (en) * 2012-05-11 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel semiconductor device fabrication
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US8691644B2 (en) * 2012-07-05 2014-04-08 Texas Instruments Incorporated Method of forming a CMOS device with a stressed-channel NMOS transistor and a strained-channel PMOS transistor
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8710632B2 (en) 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
US8815656B2 (en) * 2012-09-19 2014-08-26 International Business Machines Corporation Semiconductor device and method with greater epitaxial growth on 110 crystal plane
CN103730421A (zh) * 2012-10-16 2014-04-16 中芯国际集成电路制造(上海)有限公司 Cmos的形成方法
CN103779213A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
CN103871967A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9117925B2 (en) 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
FR3002688A1 (fr) * 2013-02-27 2014-08-29 Commissariat Energie Atomique Procede de fabrication d'un dispositif microelectronique
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US9034705B2 (en) 2013-03-26 2015-05-19 United Microelectronics Corp. Method of forming semiconductor device
US10438856B2 (en) 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US8853060B1 (en) 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
US9076652B2 (en) 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
CN105493254B (zh) 2013-09-26 2020-12-29 英特尔公司 Nmos结构中形成位错增强的应变的方法
US20150118832A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Methods for patterning a hardmask layer for an ion implantation process
US9214514B2 (en) * 2013-11-14 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming semiconductor device having stable dislocation profile
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN105304567A (zh) * 2014-07-31 2016-02-03 上海华力微电子有限公司 用于形成嵌入式锗硅的方法
US11637014B2 (en) * 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
CN113594094B (zh) * 2021-07-08 2023-10-24 长鑫存储技术有限公司 存储器及其制备方法
US12356602B2 (en) 2021-07-08 2025-07-08 Changxin Memory Technologies, Inc. Memory and method for preparing memory

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107294A (ja) * 1996-09-27 1998-04-24 Siemens Ag 集積ｃｍｏｓ回路装置及びその製造方法
JPH10511506A (ja) * 1994-12-23 1998-11-04 インテル・コーポレーション 極薄先端を有する新規のトランジスタおよびその製造方法
JPH11163343A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置およびその製造方法
JP2001501033A (ja) * 1996-09-27 2001-01-23 シーメンス アクチエンゲゼルシヤフト Ｍｏｓトランジスタの製造方法
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2001053027A (ja) * 1999-08-09 2001-02-23 Fujitsu Ltd 半導体装置の製造方法
US20030080361A1 (en) * 2001-11-01 2003-05-01 Anand Murthy Semiconductor transistor having a stressed channel
JP2003152177A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004031753A (ja) * 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置の製造方法
WO2005010982A1 (en) * 2003-06-27 2005-02-03 Intel Corporation Pmos transistor strain optimization with raised junction regions

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155571A (en) * 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
JP4258034B2 (ja) * 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
US6228722B1 (en) * 1999-04-16 2001-05-08 United Microelectronics Corp. Method for fabricating self-aligned metal silcide
KR100336040B1 (ko) * 1999-04-23 2002-05-08 윤종용 할로 구조를 지닌 전계 효과 트랜지스터 및 제조 방법
US7312485B2 (en) * 2000-11-29 2007-12-25 Intel Corporation CMOS fabrication process utilizing special transistor orientation
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
KR100396895B1 (ko) * 2001-08-02 2003-09-02 삼성전자주식회사 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
US6806151B2 (en) * 2001-12-14 2004-10-19 Texas Instruments Incorporated Methods and apparatus for inducing stress in a semiconductor device
US6998683B2 (en) * 2002-10-03 2006-02-14 Micron Technology, Inc. TFT-based common gate CMOS inverters, and computer systems utilizing novel CMOS inverters
US6703648B1 (en) * 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
US6921913B2 (en) * 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10511506A (ja) * 1994-12-23 1998-11-04 インテル・コーポレーション 極薄先端を有する新規のトランジスタおよびその製造方法
JPH10107294A (ja) * 1996-09-27 1998-04-24 Siemens Ag 集積ｃｍｏｓ回路装置及びその製造方法
JP2001501033A (ja) * 1996-09-27 2001-01-23 シーメンス アクチエンゲゼルシヤフト Ｍｏｓトランジスタの製造方法
JPH11163343A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置およびその製造方法
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2001053027A (ja) * 1999-08-09 2001-02-23 Fujitsu Ltd 半導体装置の製造方法
US20030080361A1 (en) * 2001-11-01 2003-05-01 Anand Murthy Semiconductor transistor having a stressed channel
JP2003152177A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004031753A (ja) * 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置の製造方法
WO2005010982A1 (en) * 2003-06-27 2005-02-03 Intel Corporation Pmos transistor strain optimization with raised junction regions

Also Published As

Publication number Publication date
IL173422A0 (en) 2006-06-11
JP2007501526A (ja) 2007-01-25
DE602004032035D1 (de) 2011-05-12
US7396714B2 (en) 2008-07-08
WO2005017964A3 (en) 2005-06-02
CN100428497C (zh) 2008-10-22
US6891192B2 (en) 2005-05-10
WO2005017964A2 (en) 2005-02-24
TW200511504A (en) 2005-03-16
US7291528B2 (en) 2007-11-06
TWI284961B (en) 2007-08-01
CN1830092A (zh) 2006-09-06
IL173422A (en) 2011-12-29
EP1654770B1 (en) 2011-03-30
US20070249114A1 (en) 2007-10-25
KR20060034686A (ko) 2006-04-24
US20050029601A1 (en) 2005-02-10
US20050158931A1 (en) 2005-07-21
KR100791441B1 (ko) 2008-01-04
ATE504078T1 (de) 2011-04-15
EP1654770A4 (en) 2008-07-16
EP1654770A2 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
JP4808618B2 (ja) 格子不整合のソースおよびドレイン領域を有する歪み半導体ｃｍｏｓトランジスタを有する集積回路および製作方法
JP4808622B2 (ja) 格子不整合エピタキシャル拡張領域ならびにソースおよびドレイン領域を有するひずみチャネルｃｍｏｓトランジスタ構造体およびその製造方法
US11211477B2 (en) FinFETs having epitaxial capping layer on fin and methods for forming the same
US7176481B2 (en) In situ doped embedded sige extension and source/drain for enhanced PFET performance
US8912567B2 (en) Strained channel transistor and method of fabrication thereof
US8232172B2 (en) Stress enhanced transistor devices and methods of making
US5998807A (en) Integrated CMOS circuit arrangement and method for the manufacture thereof
US8278179B2 (en) LDD epitaxy for FinFETs
US7928474B2 (en) Forming embedded dielectric layers adjacent to sidewalls of shallow trench isolation regions
US20060234455A1 (en) Structures and methods for forming a locally strained transistor
US20080070360A1 (en) Method and structure for forming silicide contacts on embedded silicon germanium regions of cmos devices
KR20040007987A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20110411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4808618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term