JP4836730B2 - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP4836730B2
JP4836730B2 JP2006261238A JP2006261238A JP4836730B2 JP 4836730 B2 JP4836730 B2 JP 4836730B2 JP 2006261238 A JP2006261238 A JP 2006261238A JP 2006261238 A JP2006261238 A JP 2006261238A JP 4836730 B2 JP4836730 B2 JP 4836730B2
Authority
JP
Japan
Prior art keywords
gate
insulating film
film
groove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006261238A
Other languages
English (en)
Other versions
JP2008084975A (ja
Inventor
伸俊 青木
浩史 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006261238A priority Critical patent/JP4836730B2/ja
Priority to US11/902,752 priority patent/US7732277B2/en
Publication of JP2008084975A publication Critical patent/JP2008084975A/ja
Priority to US12/662,590 priority patent/US20100207188A1/en
Application granted granted Critical
Publication of JP4836730B2 publication Critical patent/JP4836730B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6894—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having one gate at least partly in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、フローティングゲートを有する半導体装置、およびその製造方法に関する。
従来のフローティングゲートを有する半導体装置の製造方法によれば、シリコン基板内に素子分離構造を埋め込むための埋込溝を形成する際、埋込溝の内壁に生じたエッチングダメージを修復するために酸化を行うが、このときにフローティングゲートを構成する多結晶シリコンまで酸化されてしまいバーズビークが発生してしまうという問題があった。
バーズビークが形成されることにより、フローティングゲート周辺各部の形状にばらつきが生じたり、短チャネル効果が生じやすくなったり、半導体装置の信頼性が低下したり、といった問題が生じるおそれがある。また、回路の微細化により、バーズビークの影響はさらに顕在化する。
従来の技術として、多結晶シリコン又は非晶質シリコンからなる浮遊ゲート電極（フローティングゲート）の側壁、特にチャネル長方向に沿った側壁に窒化膜を形成することにより、浮遊ゲート電極加工後の熱処理によりシリコンの結晶粒が素子分離構造側に広がるのを防止する技術が報告されている（例えば、特許文献１参照）。しかし、この技術は、バーズビークの抑制を目的としたものではなく、フローティングゲートにおけるバーズビークの発生を抑えることができない。
特開２００４−１８６１８５号公報
本発明の目的は、フローティングゲートにおけるバーズビークの発生を抑えた半導体装置、およびその製造方法を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板に形成された溝に半導体酸化膜を介して形成された素子分離構造と、前記素子分離構造間における前記半導体基板上にゲート絶縁膜を介して形成されたフローティングゲートと、側面の一部および底面が前記ゲート絶縁膜に接するように前記フローティングゲートの前記素子分離構造側の側面に形成されたゲート酸化防止膜と、前記フローティングゲート上にゲート間絶縁膜を介して形成されたコントロールゲートと、を具備し、前記ゲート酸化防止膜の底面は、前記ゲート絶縁膜の内部に設けられ、前記ゲート酸化防止膜の前記フローティングゲート側の側面は、前記ゲート絶縁膜に接するように配置される第１の側面部と、前記第１の側面部の上に設けられ前記フローティングゲートに接するように配置される第２の側面部と、を有し、前記ゲート酸化防止膜の前記素子分離構造側の側面は、前記ゲート絶縁膜に連なるように配置されることを特徴とする半導体装置を提供する。
本発明の一態様は、半導体基板上に、フローティングゲートのゲート絶縁膜となる絶縁膜を形成する工程と、前記絶縁膜上に半導体を形成する工程と、前記半導体をパターニングして、前記絶縁膜が露出する深さまで第１の溝を形成する工程と、前記第１の溝の形成により露出した前記半導体の側面を覆うように、前記第１の溝内に前記フローティングゲートのゲート酸化防止膜を形成する工程と、前記ゲート酸化防止膜が形成された前記第１の溝の底部の前記絶縁膜、および前記半導体基板の前記第１の溝の直下に位置する部分を除去し、所定の深さを有する第２の溝を形成する工程と、酸化処理を行うことにより、前記半導体基板の前記第２の溝の内壁に酸化膜を形成する工程と、前記第２の溝内に絶縁膜を埋め込んで素子分離構造を形成する工程と、を含み、前記第２の溝を形成する工程では、前記ゲート酸化防止膜の底面を前記ゲート絶縁膜の内部に配置し、かつ前記ゲート酸化防止膜の前記フローティングゲート側の側面に、前記ゲート絶縁膜に接するように配置される第１の側面部と、前記第１の側面部よりも上方に設けられ前記フローティングゲートに接するように配置される第２の側面部とを設け、かつ前記ゲート酸化防止膜の前記素子分離構造側の側面を前記ゲート絶縁膜に連なるように配置することを特徴とする半導体装置の製造方法を提供する。
本発明によれば、フローティングゲートにおけるバーズビークの発生を抑えた半導体装置、およびその製造方法を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の断面図である。半導体装置１は、フラッシュメモリ等のフローティングゲートを有する半導体装置であり、図１（ａ）、（ｂ）は、フローティングゲート周辺のゲート幅に平行な方向の断面図である。
図１（ａ）に示すように、半導体装置１は、半導体基板２と、半導体基板２に形成された素子分離構造８と、半導体基板２と素子分離構造８の間に形成された酸化膜７と、半導体基板２上にゲート絶縁膜３を介して形成されたフローティングゲート４と、フローティングゲート４の素子分離構造側の側面（チャネル長方向に沿った側壁）に形成されたゲート酸化防止膜６と、フローティングゲート４上にゲート間絶縁膜９を介して形成されたコントロールゲート１０と、を有して概略構成される。
図１（ｂ）は、図１（ａ）のゲート酸化防止膜６の周辺の拡大図である。図１（ｂ）に示すように、ゲート酸化防止膜６は、底面６ａおよび第１の側面６ｂにおいてゲート絶縁膜３に接し、第２の側面６ｃにおいてフローティングゲート４に接する。
半導体基板２は、例えば単結晶シリコン等からなる。
素子分離構造８は、酸化シリコン等の絶縁材料からなるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造である。
酸化膜７は、半導体基板２の表面を酸化して形成されるシリコン酸化膜である。
ゲート絶縁膜３、およびゲート間絶縁膜９は、酸化シリコン、窒化シリコン等の絶縁材料からなる。
フローティングゲート４、およびコントロールゲート１０は、多結晶シリコン等からなる。
ゲート酸化防止膜６は、酸化シリコン、窒化シリコン、および酸窒化シリコン等の絶縁材料からなる。また、これらの異なる材料を積層した積層膜であってもよい。酸化シリコンの場合は、ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ ＤｅｐｏＳｉｔｉｏｎ）法等の蒸着法、ラジカル酸化法、熱酸化法等により形成される。また、窒化シリコンの場合は、蒸着法、ラジカル窒化法、ＮＨ３雰囲気下での熱窒化法等により形成される。酸窒化シリコンの場合は、ＮＯまたはＮ２Ｏ雰囲気下での熱酸窒化法、酸化シリコンの窒化等により形成される。
（半導体装置の製造）
図２Ａ（ａ）〜（ｃ）、図２Ｂ（ｄ）〜（ｆ）、図２Ｃ（ｇ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置のフローティングゲート周辺の製造工程を示す断面図である。
まず、図２Ａ（ａ）に示すように、半導体基板２上に酸化シリコン等からなるゲート絶縁膜３、多結晶シリコン等からなるフローティングゲート４、および窒化シリコン等からなるキャップ膜５をＣＶＤ法等により順次積層する。なお、キャップ膜５は、必ずしも形成する必要はない。
次に、図２Ａ（ｂ）に示すように、リソグラフィー法、サイドウォール・トランスファー等のパターニング技術を用いてフローティングゲート４およびキャップ膜５をパターニングし、第１の溝１１を形成する。このとき、エッチングは、半導体基板２のエッチング時に生じるエッチングダメージを酸化処理により十分に修復させる観点から、ゲート絶縁膜３を完全に除去する位置までは行わない。なお、第１の溝１１の底面中央付近で、多少半導体基板２が露出する程度にゲート絶縁膜３をエッチング除去してもよいが、少なくとも第１の溝１１の側壁と接する底面部分ではゲート絶縁膜３が完全に除去されることなく確実に残るよう、エッチングはゲート絶縁膜３の膜厚の途中まで行うことが好ましい。一方、エッチングは、ゲート絶縁膜３の表面がちょうど露出する位置まで行ってもよいが、この場合、ゲート絶縁膜３の途中まで行う場合と比較して、フローティングゲート４におけるバーズビークの発生の抑制効果が低くなるおそれがある。また、エッチングを行う際には、エッチングガスの分圧等を調節して、フローティングゲート４とゲート絶縁膜３のエッチング速度比を大きくすることが好ましい。この工程には、ハロゲン系のエッチングガスを用いることができ、具体的には、ＨＢｒに酸素を混合したもの、ＳＦ６に酸素を混合したもの、またはこれらのガスにＮ２やＡｒを加えたもの等を用いることができる。
次に、図２Ａ（ｃ）に示すように、ゲート酸化防止膜６を形成して、ゲート絶縁膜３、キャップ膜５、およびフローティングゲート４の露出した表面を覆い、図２Ｂ（ｄ）に示すように、ゲート酸化防止膜６を異方的にエッチングして、フローティングゲート４の側面を覆う側壁形状に加工する。具体的には、ゲート酸化防止膜６の形成は、例えば、窒化シリコン膜をＬＰＣＶＤ法（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ ＣＶＤ）により５ｍｍの厚さに形成して、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によりパターニングを行う。
次に、図２Ｂ（ｅ）に示すように、キャップ膜５、およびゲート酸化防止膜６をマスクとして、ＲＩＥ法等により、第１の溝１１の底部のゲート絶縁膜３、および半導体基板２の第１の溝１１の直下に位置する部分にエッチングを施し、素子分離構造８を形成するための第２の溝１２を形成する。この工程において、ゲート絶縁膜３のエッチングには、フルオロカーボン系のエッチングガスを用いることができる。具体的には、ＣＨＦ３に酸素を混合したもの、またはこれにＡｒを加えたもの等を用いることができる。また、半導体基板２のエッチングには、図２Ａ（ｂ）に示した工程において、フローティングゲート４のエッチングに用いたガスを用いることができる。
次に、図２Ｂ（ｆ）に示すように、第２の溝１２の内壁のエッチングダメージを修復するために、酸化工程を行い、第２の溝１２の内壁に酸化膜７を形成する。このとき、フローティングゲート４は、ゲート酸化防止膜６により側面を覆われているために酸化されず、バーズビークの発生を抑えることができる。
なお、図２Ａ（ｂ）に示した工程において、ゲート絶縁膜３を完全に除去して半導体基板２の表面を削るまでエッチングを行った場合、ゲート酸化防止膜６が半導体基板２と接する位置にまで形成されてしまうため、ゲート酸化防止膜６に覆われた部分が酸化されず、エッチングダメージを十分に修復することができない。また、酸化されないため、角部分が丸まらず、固定電荷が発生して電気的特性に悪影響を及ぼすおそれがある。
次に、図２Ｂ（ｇ）に示すように、第１および第２の溝１１、１２に絶縁膜を埋め込んで素子分離構造８を形成する。素子分離構造８は、ＲＩＥ法等のエッチングにより高さを調整することができ、フローティングゲート４の上面と下面の間に素子分離構造８の上面が位置することが好ましい。
次に、図２Ｂ（ｈ）に示すように、キャップ膜５を除去した後、ＣＶＤ法等により絶縁膜を堆積させてゲート間絶縁膜９を形成する。このとき、例えば、キャップ膜５を除去するためのエッチング条件を制御することにより、素子分離構造８の上面よりも突出したフローティングゲート４の側面部分を覆うゲート酸化防止膜６を同時に除去してもよい。
次に、図２Ｂ（ｉ）に示すように、ゲート間絶縁膜９上にＣＶＤ法等によりコントロールゲート１０を形成する。
その後、図示しないが、例えばリソグラフィー法とＲＩＥ法によりコントロールゲート１０、ゲート間絶縁膜９、およびフローティングゲート４をワード線形状に加工して、スタックゲート構造を形成し、半導体基板２のスタックゲート構造間に不純物イオンを注入してソース・ドレインを形成することでメモリセルを得る。
（第１の実施の形態の効果）
この第１の実施の形態によれば、ゲート酸化防止膜６によりフローティングゲート４の側面を覆った後に酸化工程を行うことにより、フローティングゲートの酸化を防ぎ、バーズビークの発生を抑えることができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、ゲート酸化防止膜６の製造方法において第１の実施の形態と異なる。なお、他の部分の構成等、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の製造）
図３Ａ（ａ）〜（ｃ）、図３Ｂ（ｄ）〜（ｆ）は、本発明の第２の実施の形態に係る半導体装置のフローティングゲート周辺の製造工程を示す断面図である。
まず、図３Ａ（ａ）に示すように、第１の実施の形態において図２Ａ（ａ）〜（ｃ）で示した工程と同様の工程を経て、半導体基板２上にゲート絶縁膜３、フローティングゲート４、キャップ膜５、およびゲート酸化防止膜６を形成する。
次に、図３Ａ（ｂ）に示すように、例えばＲＩＥ法により、第１の溝１１の底部のゲート酸化防止膜６ならびにゲート絶縁膜３、および半導体基板２の第１の溝１１の直下に位置する部分にエッチングを施し、素子分離構造８を形成するための第２の溝１２を形成する。このとき、ゲート酸化防止膜６は、フローティングゲート４の側面を覆う側壁形状に加工される。
次に、図３Ａ（ｃ）に示すように、第２の溝１２の内壁のエッチングダメージを修復するために、酸化工程を行い、第２の溝１２の内壁に酸化膜７を形成する。このとき、フローティングゲート４は、ゲート酸化防止膜６により側面を覆われているために酸化されず、バーズビークの発生を抑えることができる。
次に、図３Ｂ（ｄ）に示すように、第１および第２の溝１１、１２に絶縁膜を埋め込んで素子分離構造８を形成する。素子分離構造８は、ＲＩＥ法等のエッチングにより高さを調整することができ、フローティングゲート４の上面と下面の間に素子分離構造８の上面が位置することが好ましい。
次に、図３Ｂ（ｅ）に示すように、キャップ膜５を除去した後、ＣＶＤ法等により絶縁膜を堆積させてゲート間絶縁膜９を形成する。この場合も、素子分離構造８の上面よりも突出したフローティングゲート４の側面部分を覆うゲート酸化防止膜６をキャップ膜５と同時に除去して、スタックゲート間における容量を高めることが可能である。
次に、図３Ｂ（ｆ）に示すように、ゲート間絶縁膜９上にＣＶＤ法等によりコントロールゲート１０を形成する。
その後、図示しないが、リソグラフィー法等によりコントロールゲート１０、ゲート間絶縁膜９、およびフローティングゲート４を加工し、イオン注入によりソース・ドレインを形成してメモリセルを得る。
（第２の実施の形態の効果）
この第２の実施の形態によれば、ゲート酸化防止膜６の形状を加工する工程を個別には設けず、第２の溝１２の形成と併せて行うことにより、第１の実施の形態と比較して工程数を減らすことができる。
なお、本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の各製造工程を示す断面図である。 （ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の各製造工程を示す断面図である。 （ｇ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置の各製造工程を示す断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の各製造工程を示す断面図である。 （ｄ）〜（ｆ）は、本発明の第２の実施の形態に係る半導体装置の各製造工程を示す断面図である。
符号の説明
１ 半導体装置
２ 半導体基板
３ ゲート絶縁膜
４ フローティングゲート
５ キャップ膜
６ ゲート酸化防止膜
６ａ 底面
６ｂ 第１の側面
６ｃ 第２の側面
７ 酸化膜
８ 素子分離構造
９ ゲート間絶縁膜
１０ コントロールゲート
１１ 第１の溝
１２ 第２の溝

Claims (5)

  1. 半導体基板と、
    前記半導体基板に形成された溝に半導体酸化膜を介して形成された素子分離構造と、
    前記素子分離構造間における前記半導体基板上にゲート絶縁膜を介して形成されたフローティングゲートと、
    側面の一部および底面が前記ゲート絶縁膜に接するように前記フローティングゲートの前記素子分離構造側の側面に形成されたゲート酸化防止膜と、
    前記フローティングゲート上にゲート間絶縁膜を介して形成されたコントロールゲートと、
    を具備し、
    前記ゲート酸化防止膜の底面は、前記ゲート絶縁膜の内部に設けられ、
    前記ゲート酸化防止膜の前記フローティングゲート側の側面は、前記ゲート絶縁膜に接するように配置される第１の側面部と、前記第１の側面部の上に設けられ前記フローティングゲートに接するように配置される第２の側面部と、を有し、
    前記ゲート酸化防止膜の前記素子分離構造側の側面は、前記ゲート絶縁膜に連なるように配置されることを特徴とする半導体装置。
  2. 前記ゲート酸化防止膜は、酸化シリコン、窒化シリコン、および酸窒化シリコンのうちの少なくとも１つを含んでなることを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板上に、フローティングゲートのゲート絶縁膜となる絶縁膜を形成する工程と、
    前記絶縁膜上に半導体を形成する工程と、
    前記半導体をパターニングして、前記絶縁膜が露出する深さまで第１の溝を形成する工程と、
    前記第１の溝の形成により露出した前記半導体の側面を覆うように、前記第１の溝内に前記フローティングゲートのゲート酸化防止膜を形成する工程と、
    前記ゲート酸化防止膜が形成された前記第１の溝の底部の前記絶縁膜、および前記半導体基板の前記第１の溝の直下に位置する部分を除去し、所定の深さを有する第２の溝を形成する工程と、
    酸化処理を行うことにより、前記半導体基板の前記第２の溝の内壁に酸化膜を形成する工程と、
    前記第２の溝内に絶縁膜を埋め込んで素子分離構造を形成する工程と、
    を含み、
    前記第２の溝を形成する工程では、前記ゲート酸化防止膜の底面を前記ゲート絶縁膜の内部に配置し、かつ前記ゲート酸化防止膜の前記フローティングゲート側の側面に、前記ゲート絶縁膜に接するように配置される第１の側面部と、前記第１の側面部よりも上方に設けられ前記フローティングゲートに接するように配置される第２の側面部とを設け、かつ前記ゲート酸化防止膜の前記素子分離構造側の側面を前記ゲート絶縁膜に連なるように配置することを特徴とする半導体装置の製造方法。
  4. 前記酸化防止膜を形成する工程は、ＮＨ３、ＮＯ、またはＮ２Ｏ雰囲気下での熱処理工程を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記酸化防止膜を形成する工程は、前記第１の溝の形成により露出した前記半導体の側面、および前記第１の溝の形成により露出した前記絶縁膜上に前記酸化防止膜を形成し、
    前記第２の溝を形成する工程は、前記第１の溝の底部の前記酸化防止膜ならびに前記絶縁膜、および前記半導体基板の前記第１の溝の直下に位置する部分を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
JP2006261238A 2006-09-26 2006-09-26 半導体装置、およびその製造方法 Expired - Fee Related JP4836730B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006261238A JP4836730B2 (ja) 2006-09-26 2006-09-26 半導体装置、およびその製造方法
US11/902,752 US7732277B2 (en) 2006-09-26 2007-09-25 Semiconductor device and method of fabricating the same
US12/662,590 US20100207188A1 (en) 2006-09-26 2010-04-23 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006261238A JP4836730B2 (ja) 2006-09-26 2006-09-26 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008084975A JP2008084975A (ja) 2008-04-10
JP4836730B2 true JP4836730B2 (ja) 2011-12-14

Family

ID=39224004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006261238A Expired - Fee Related JP4836730B2 (ja) 2006-09-26 2006-09-26 半導体装置、およびその製造方法

Country Status (2)

Country Link
US (2) US7732277B2 (ja)
JP (1) JP4836730B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001464B1 (ko) * 2008-08-01 2010-12-14 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 형성방법
JP2011060989A (ja) * 2009-09-10 2011-03-24 Toshiba Corp 半導体装置の製造方法
US11456177B2 (en) * 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device
CN114050159B (zh) * 2021-11-12 2024-11-19 武汉新芯集成电路股份有限公司 存储器件及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US159886A (en) * 1875-02-16 Improvement in hog-ringing nippers
US117706A (en) * 1871-08-01 Improvement
US245029A (en) * 1881-08-02 Sole-fastening staple
US99900A (en) * 1870-02-15 Improved oyster-dredge windlass
ATE145495T1 (de) * 1990-05-31 1996-12-15 Canon Kk Verfahren zur verdrahtung einer halbleiterschaltung
JPH10256402A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体記憶装置およびその製造方法
JPH11103033A (ja) * 1997-09-29 1999-04-13 Sony Corp 不揮発性半導体記憶装置の製造方法
DE19839816A1 (de) * 1998-09-01 2000-03-02 Basf Ag Verfahren zur kontinuierlichen Überwachung der Beschichtung eines fadenartigen dielektrischen Materials mit Hilfsstoffen
JP2000269362A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体記憶装置及びその製造方法
US6238978B1 (en) * 1999-11-05 2001-05-29 Advanced Micro Devices, Inc Use of etch to blunt gate corners
JP2001144170A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4911826B2 (ja) * 2001-02-27 2012-04-04 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
KR100487532B1 (ko) * 2002-07-29 2005-05-03 삼성전자주식회사 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법
JP3917063B2 (ja) * 2002-11-21 2007-05-23 株式会社東芝 半導体装置及びその製造方法
JP3699956B2 (ja) 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
JP2004235313A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 半導体装置
KR100500448B1 (ko) * 2003-02-06 2005-07-14 삼성전자주식회사 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
KR100583968B1 (ko) * 2004-08-03 2006-05-26 삼성전자주식회사 스페이스 트랜치들을 갖는 불 휘발성 메모리 장치들 및 그형성방법들

Also Published As

Publication number Publication date
US7732277B2 (en) 2010-06-08
US20080073697A1 (en) 2008-03-27
JP2008084975A (ja) 2008-04-10
US20100207188A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP2009027161A (ja) フラッシュメモリ素子の製造方法
US7871910B2 (en) Flash memory device and method of fabricating the same
US7528052B2 (en) Method for fabricating semiconductor device with trench isolation structure
JP2005026647A (ja) フラッシュメモリ素子のフローティングゲート形成方法
JP4633554B2 (ja) フラッシュメモリ素子の製造方法
JP5068442B2 (ja) 半導体装置の製造方法
US7611964B2 (en) Method of forming isolation layer of semiconductor memory device
US7855409B2 (en) Flash memory device and method of fabricating the same
JP3921363B2 (ja) 不揮発性半導体記憶装置の製造方法
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
US8097507B2 (en) Method of fabricating a semiconductor device
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
JP4836730B2 (ja) 半導体装置、およびその製造方法
JP4606967B2 (ja) 半導体素子の製造方法
JP4370223B2 (ja) 半導体装置の製造方法
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
JP5525695B2 (ja) 半導体装置およびその製造方法
TWI571975B (zh) 半導體元件及其製造方法
US8778808B2 (en) Method of fabricating a semiconductor device
TWI635599B (zh) 記憶元件的製造方法
US20050245015A1 (en) Method for manufacturing a semiconductor device having a dual-gate structure
KR100854905B1 (ko) 플래시 메모리 소자의 제조 방법
US20240304681A1 (en) Semiconductor device and method of forming the same
JP2005183916A (ja) フラッシュ素子の製造方法
JP2005166714A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees