JP4854591B2 - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP4854591B2
JP4854591B2 JP2007127648A JP2007127648A JP4854591B2 JP 4854591 B2 JP4854591 B2 JP 4854591B2 JP 2007127648 A JP2007127648 A JP 2007127648A JP 2007127648 A JP2007127648 A JP 2007127648A JP 4854591 B2 JP4854591 B2 JP 4854591B2
Authority
JP
Japan
Prior art keywords
silicon
gas
processing
substrate
grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007127648A
Other languages
English (en)
Other versions
JP2008283101A (ja
Inventor
尚徳 赤江
裕真 高澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Kokusai Denki Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc, Kokusai Denki Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007127648A priority Critical patent/JP4854591B2/ja
Priority to KR1020080043910A priority patent/KR20080100783A/ko
Priority to US12/153,043 priority patent/US20090117714A1/en
Publication of JP2008283101A publication Critical patent/JP2008283101A/ja
Application granted granted Critical
Publication of JP4854591B2 publication Critical patent/JP4854591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0452—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers
    • H10P72/0454—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)

Description

この発明は、ナノスケールでのシリコンの微細なアイランド状のグレイン（粒）を形成する工程や微細なグレインサイズのポリシリコンを形成する工程を含む半導体装置の製造方法及び基板処理装置に関するものである。
フラッシュメモリの微細化並びに低消費電力化に対する動作電力の低減に伴い、トンネル酸化膜が薄膜化する傾向がある。しかしながら薄膜化していく一方で、絶縁破壊やストレス誘起性リーク電流によるデバイスの信頼性低下が懸念される。そのため浮遊ゲート型や絶縁トラップ型と異なり、メモリー構造としては中間的な構造を有するシリコン微結晶メモリーが注目されている。
また、ＤＲＡＭの高集積化に伴いゲート電極の占有面積が小さくなる傾向にある中、ゲート電極におけるポリシリコンの結晶粒の加工ばらつきが電気特性へのばらつきとして起こり得ることが懸念されている。そのためポリシリコンのグレインサイズを小さくすることにより、各ゲート電極のばらつきを緩和させるような検討を行っている。
このようなシリコン微結晶メモリー技術や微細なポリシリコンの形成技術など、絶縁膜上のシリコン成膜初期過程の制御により様々なプロセスへの展開が望まれているが、シリコン成膜初期過程で重要な絶縁膜表面の影響を把握できていなかったため、微細なグレインの形成が困難であった。
また、微細なグレインの形成にはシリコン微結晶の形成条件を最適化する必要があるが、シリコングレインの密度は絶縁膜表面の状態の影響を大きく受けるため、再現性良く微細なグレインを形成するには表面の状態を管理することが重要であった。
上記シリコン微結晶メモリー技術や微細なポリシリコンの形成技術において、ウエハ表面のグレイン形成過程で核密度を多くしなければならない。しかしながら、従来の核形成では、プロセス条件の調整のみで核密度の制御を行うのが一般的であり、この方法ではナノスケールオーダーに見合う核密度が得られ難いという問題点が生じており、その原因と対策が望まれていた。
したがって、本発明の目的は、上記従来技術の問題点を解決し、高い核密度形成に大きく寄与することができる半導体装置の製造方法及び基板処理装置を提供することにある。
本発明の第１の特徴とするところは、表面に絶縁膜が形成された基板を処理室内に搬入する工程と、前記処理室内に少なくともシリコン系ガスを導入し、前記基板の表面に形成された前記絶縁膜上にシリコングレインを形成する処理を行う工程と、処理後の前記基板を前記処理室内から搬出する工程と、を有し、前記処理を行う工程では、シリコン系ガスを単独で導入した場合にシリコン系ガスが熱分解しない程度の温度、圧力に設定した前記処理室内に、シリコン系ガスとドーパントガスとをドーパントガスの流量がシリコン系ガスの流量と同等若しくはそれ以上となるようにして導入する半導体装置の製造方法にある。
好適には、前記処理を行う工程では、ドーパントガスの作用をトリガーとしてシリコン系ガスの熱分解が生じるようにする。
また、好適には、前記処理を行う工程では、前記処理室内の温度を２００〜４００℃、前記処理室内の圧力を１３０〜１３３０Pa、シリコン系ガスの流量を１００〜２０００ｓｃｃｍ、ドーパントガスの流量を１００〜２０００ｓｃｃｍとする。
また、好適には、前記基板を搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を洗浄する工程をさらに有する。
また、好適には、前記基板を搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を、希釈フッ酸水溶液で洗浄する工程をさらに有する。
また、好適には、前記処理を行う工程では、前記シリコン系ガスを導入する前、及び／又は前記シリコン系ガスを導入するときに、前記ドーパントガスを導入する。
また、好適には、前記処理を行う工程では、複数のシリコングレインが互いに接触する前にシリコングレインの成長を停止させることで、アイランド状のシリコングレイン、すなわちシリコン量子ドットを形成する。
また、好適には、前記処理を行う工程では、複数のシリコングレインが互いに接触するようにシリコングレインを成長させ、連続したシリコングレイン、すなわちシリコン膜を形成する。
また、好適には、前記処理を行う工程では、シリコン系ガスとしてSｉＨ４又はＳｉ２Ｈ６が導入され、ドーパントガスとしてＰＨ３、Ｂ２Ｈ６、ＢＣｌ３、又はＡｓＨ３が導入される。
また、本発明の第２の特徴とするところは、表面に絶縁膜が形成された基板を処理室内に搬入する工程と、前記処理室内に少なくともシリコン系ガスを導入し、前記基板の表面に形成された前記絶縁膜上にシリコングレインを形成する処理を行う工程と、処理後の前記基板を前記処理室内から搬出する工程と、を有し、前記処理を行う工程では、シリコン系ガスを単独で導入した場合にシリコン系ガスが熱分解しない程度の温度、圧力に設定した前記処理室内に、シリコン系ガスとドーパントガスとを導入し、ドーパントガスの作用をトリガーとしてシリコン系ガスの熱分解が生じるようにする半導体装置の製造方法にある。
また、本発明の第３の特徴とするところは、表面に絶縁膜が形成された基板を処理する処理室と、前記処理室内にシリコン系ガスを供給するシリコン系ガス供給系と、前記処理室内にドーパントガスを供給するドーパントガス供給系と、前記処理室内を排気する排気系と、前記処理室内の前記基板を加熱するヒータと、前記処理室内の温度と圧力をシリコン系ガスを単独で導入した場合にシリコン系ガスが熱分解しない程度の温度と圧力に設定し、そのように温度と圧力が設定された前記処理室内に、シリコン系ガスとドーパントガスとを、ドーパントガスの流量がシリコン系ガスの流量と同等もしくはそれ以上となるようにして導入し、前記基板の表面に形成された絶縁膜上にシリコングレインを形成する処理を行うように、前記シリコン系ガス供給系、前記ドーパントガス供給系、前記排気系、及び前記ヒータを制御するコントローラと、を有する基板処理装置にある。
好適には、前記コントローラは、ドーパントガスの作用をトリガーとしてシリコン系ガスの熱分解が生じるように前記ドーパントガス供給系を制御する。
また、好適には、前記コントローラは、前記処理室内の温度が２００〜４００℃、前記処理室内の圧力が１３０〜１３３０Ｐａ、シリコン系ガスの流量が１００〜２０００ｓｃｃｍ、ドーパントガスの流量が１００〜２０００ｓｃｃｍとなるように、前記ヒータ、前記排気系、前記シリコン系ガス供給系、及び前記ドーパントガス供給系を制御する。
また、好適には、前記コントローラは、シリコンガス系を供給する前、及び／又はシリコン系ガスを供給するときに、ドーパントガスを供給するように前記シリコンガス供給系及び前記ドーパントガス供給系を制御する。
また、好適には、前記コントローラは、複数のシリコングレインが互いに接触する前にシリコングレインの成長が停止するように、前記シリコンガス供給系及び前記ドーパントガス供給系を制御する。
また、好適には、前記コントローラは、複数のグレインが互いに接触するまでシリコングレインが成長するように、前記シリコンガス供給系及び前記ドーパントガス供給系を制御する。
また、好適には、前記シリコンガス供給系はSｉＨ４又はＳｉ２Ｈ６を供給し、前記ドーパントガス供給系は、ＰＨ３、Ｂ２Ｈ６、ＢＣｌ３、又はＡｓＨ３を供給する。
また、本発明の第４の特徴とするところは、表面に絶縁膜が形成された基板を処理する処理室と、前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、前記処理室内にドーパントガスを供給するドーパントガス供給系と、前記処理室内を排気する排気系と、前記処理室内の前記基板を加熱するヒータと、前記処理室内の温度と圧力を、シリコン系ガスを単独で導入した場合にシリコン系ガスが熱分解しない程度の温度と圧力に設定し、そのように温度と圧力が設定された処理室内に、シリコン系ガスとドーパントガスを導入し、ドーパントガスの作用をトリガーとしてシリコン系ガスの熱分解が生じるようにして、前記基板の表面に形成された前記絶縁膜上にシリコングレインを形成する処理を行うように制御するコントローラと、を有する基板処理装置にある。
本発明によれば、シリコンの高密度なグレイン（粒）を形成する核を制御よく形成でき、安定した性能を確保できる半導体装置の製造方法及び基板処理装置を提供できる。
従来、シリコン量子ドット等からなるシリコン微結晶メモリーを形成する場合、まず、基板を収容した処理室内にシリコン系ガスを導入して基板上にアイランド状のシリコン粒、すなわちシリコン量子ドットをノンドープで形成し、その後処理室内から基板を取り出した後に、イオン注入法等により形成されたシリコン量子ドットに対してドープを行うのが一般的であった。しかしながら本発明者は、シリコン量子ドット形成時にドーパントガスを混入することで、不純物をドープしながらシリコン量子ドットを形成するこができることを見出した。更に、シリコン系ガスを単独で流した場合にシリコン系ガスが熱分解しない温度及び圧力に設定された処理室に、シリコン系ガス、及び流量がシリコン系ガスと同等又はシリコン系ガス以上のドーパントガスを導入することで、ドーパントガスの作用をトリガーとしてシリコン系ガスの熱分解が生じ、シリコン粒の核密度を高くすることができるという従来にない予期せぬ効果があることを見出した。
本発明は、本発明者が見出した上記知見に基づくものであり、例えば半導体チップの所定の絶縁膜表面に、シリコン量子ドット等からなるシリコン微結晶メモリーやゲート電極を形成するための微細なシリコン粒を形成する処理をする際に、シリコン系ガスを単独で流した場合にシリコン系ガスが熱分解しない程度の温度と圧力に設定した処理室に、シリコン系ガスとドーパントガスとを、ドーパントガスの流量がシリコン系ガスの流量と同等もしくはそれ以上となるようにして導入することで、Sｉ核密度を高くするものである。
以下に本発明の実施の形態を、図面を参照して説明する。
〔本発明が適用される実施形態〕
まず、図１及び図２において、本発明が適用される基板処理装置１０の概要を説明する。尚、本発明が適用される基板処理装置１０においては、ウエハなどの基板を搬送するキャリアとしてはＦＯＵＰ(front opening unified pod。以下ポッドという）が使用されている。また、以下の説明において、前後左右は図１を基準とする。すなわち、図１が示されている紙面に対して、前は紙面の下、後ろは紙面の上、左右は紙面の左右とする。
図１及び図２に示されているように、基板処理装置１０は真空状態などの大気圧未満の圧力（負圧）に耐え得るロードロックチャンバ構造に構成された第１の搬送室１０３を備えており、第１の搬送室１０３の筐体１０１は平面視が六角形で上下両端が閉塞した箱形状に形成されている。第１の搬送室１０３には負圧下で二枚のウエハ２００を同時に搬送する第１のウエハ移載機１１２が設置されている。第１のウエハ移載機１１２は、エレベータ１１５によって、第１の搬送室１０３の気密性を維持しつつ昇降できるように構成されている。
筐体１０１の六枚の側壁のうち前側に位置する二枚の側壁には、搬入用の予備室１２２と搬出用の予備室１２３とがそれぞれゲートバルブ１３０，１２７を介して連結されており、それぞれ負圧に耐え得るロードロックチャンバ構造に構成されている。更に、予備室１２２には搬入室用の基板置き台１４０が設置され、予備室１２３には搬出用の基板置き台１４１が設置されている。
予備室１２２及び予備室１２３の前側には、略大気圧下で用いられる第２の搬送室１２１がゲートバルブ１２８，１２９を介して連結されている。第２の搬送室１２１にはウエハ２００を移載する第２のウエハ移載機１２４が設置されている。第２のウエハ移載機１２４は第２の搬送室１２１に設置されたエレベータ１２６によって昇降されるように構成されているとともに、リニアアクチュエータ１３２によって左右方向に往復移動されるように構成されている。
図１に示されているように、第２の搬送室１２１の左側にはノッチ、又はオリフラ合わせ装置１０６が設置されている。また、図２に示されているように、第２の搬送室１２１の上部にはクリーンエアを供給するクリーンユニット１１８が設置されている。
図１及び図２に示されているように、第２の搬送室１２１の筐体１２５の前側には、ウエハ２００を第２の搬送室１２１に対して搬入搬出するためのウエハ搬入搬出口１３４と、ポッドオープナ１０８が設置されている。ウエハ搬入搬出口１３４を挟んでポッドオープナ１０８と反対側、すなわち筐体１２５の外側にはＩＯステージ１０５が設置されている。ポッドオープナ１０８は、ポッド１００のキャップ１００ａを開閉するとともにウエハ搬入搬出口１３４を閉塞可能なクロージャ１４２と、クロージャ１４２を駆動する駆動機構１３６とを備えており、ＩＯステージ１０５に載置されたポッド１００のキャップ１００ａを開閉することにより、ポッド１００に対するウエハ２００の出し入れを可能にする。また、ポッド１００は図示しない工程内搬送装置（ＲＧＶ）によって、ＩＯステージ１０５に対して、供給及び排出されるようになっている。
図１に示されているように、筐体１０１の六枚の側壁のうち後ろ側（背面側）に位置する二枚の側壁には、ウエハに所望の処理を行う第１の処理炉２０２と第２の処理炉１３７とがゲートバルブ２４４，１３１を介してそれぞれが隣接して連結されている。第１の処理炉２０２及び第２の処理炉１３７はいずれもホットウォール式の処理炉によって構成されている。また、筐体１０１における六枚の側壁のうちの残りの互いに対向する二枚の側壁には、第１のクーリングユニット１３８と、第２のクーリングユニット１３９とがそれぞれ連結されており、第１のクーリングユニット１３８及び第２のクーリングユニット１３９はいずれも処理済みのウエハ２００を冷却するように構成されている。
次に、図３を参照して、本発明の実施の形態に係る基板処理装置１０の第１の処理炉２０２の概略を説明する。図３は、本発明の実施の形態に係る基板処理装置１０の第１の処理炉２０２の概略縦断面図である。
石英製、炭化珪素製、又はアルミナ製の反応容器としての反応管２０３は、水平方向に扁平な空間を有しており、内部に処理室を形成し、基板としてのウエハ２００を収容する。反応管２０３の内部にはウエハ２００を支持する支持具としてのウエハ支持台２１７が設けられ、反応管２０３の両端には気密にマニホールドとしてのガス導入フランジ２０９ａ、ガス排気フランジ２０９ｂが設けられ、ガス導入フランジ２０９ａには更に仕切弁としてのゲートバルブ２４４を介して第１の搬送室１０３が連接されている。
ガス導入フランジ２０９ａには供給管としての第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂが接続されている。第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂには、それぞれ第１ガス源２４３ａ、第２ガス源２４３ｂが接続されている。第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂの途中には第１ガス源２４３ａ、第２ガス源２４３ｂから反応管２０３内に導入する第１ガス、第２ガスの流量をそれぞれ制御する流量制御装置（流量制御手段）としての第１マスフローコントローラ２４１ａ、第２マスフローコントローラ２４１ｂと、その上流側と下流側に設けられた第１バルブ２４２ａ、２４０ａ、第２バルブ２４２ｂ、２４０ｂのそれぞれが設けられている。
また、第１ガス導入ライン２３２ａ及び第２ガス導入ライン２３２ｂには、第３ガス導入ライン２３２ｃが接続されている。第３ガス導入ライン２３２ｃには第３ガス源２４３ｃが接続されており、第３ガス導入ライン２３２ｃの途中には第３ガス源から反応管２０３内に導入する第３ガスの流量を制御する第３マスフローコントローラ２４１ｃと、その上流側に設けられた第３バルブ２４２ｃが設けられている。第３ガス導入ライン２３２ｃは、第３マスフローコントローラ２４１ｃよりも下流側で２つのラインに分岐し、それぞれが第１ガス導入ライン２３２ａの第１バルブ２４０ａより下流側、第２ガス導入ライン２３２ｂの第２バルブ２４０ｂより下流側に接続されており、各ラインに第３ガスを供給可能となっている。また、第３ガス導入ライン２３２ｃの分岐した各ラインには第４バルブ２４０ｃ、第５バルブ２４０ｄがそれぞれ設けられている。尚、本実施形態においては、第３ガス源２４３には、第３ガスとして不活性ガス、例えばＮ２、Ａｒ又はＨｅ等が収容される。
ガス排気フランジ２０９ｂには排気管としての排気ライン２３１が接続されている。また、排気ライン２３１には、反応管２０３内を排気する真空排気装置（排気手段）としての真空ポンプ２５０が接続されており、その途中には反応管２０３内の圧力を制御する圧力制御部（圧力制御手段）としての圧力コントローラ２４８が設けられている。
反応管２０３の上下にはそれぞれ加熱機構（加熱手段）としての上ヒータ２０７ａ、下ヒータ２０７ｂが設けられ、反応管２０３内部を均一にもしくは所定の温度勾配を生じさせて加熱するようになっている。また、上ヒータ２０７ａ、下ヒータ２０７ｂには、それぞれのヒータ温度を制御する温度制御部（温度制御手段）としての温度コントローラ２４７ａ、２４７ｂがそれぞれ接続されている。また上ヒータ２０７ａ、下ヒータ２０７ｂ及び反応管２０３を覆うように断熱部材としての断熱材２０８が設けられている。
反応管２０３内の温度、反応管２０３内の圧力、反応管２０３内に供給するガスの流量は、それぞれ温度コントローラ２４７ａ、２４７ｂ、圧力コントローラ２４８、マスフローコントローラ２４１ａ、２４１ｂ、２４１ｃにより、所定の温度、圧力、流量となるようにそれぞれ制御される。また、温度コントローラ２４７ａ、２４７ｂ、圧力コントローラ２４８、マスフローコントローラ２４１ａ、２４１ｂ、２４１ｃは、主制御部（主制御手段）としてのメインコントローラ２４９により制御される。尚、メインコントローラ２４９はバルブ２４２ａ、２４０ａ、２４２ｂ、２４０ｂ、２４２ｃ、２４０ｃ、２４０ｄの開閉も制御し、ガス供給のタイミングも制御するように構成されている。更には、メインコントローラ２４９は、基板処理装置１０を構成する各部の動作を制御するように構成されている。
次に、上述した基板処理装置１０の第１の処理炉２０２を用いて、半導体デバイスの製造工程の一工程として基板としてのウエハを処理する方法について説明する。尚、以下の説明において、基板処理装置１０を構成する各部の動作はメインコントローラ２４９により制御される。
半導体チップを有している基板としてのウエハ２００には、本プロセスの処理を行う前の工程では、シリコン酸化膜などの薄膜の絶縁膜が形成される。この絶縁膜の膜厚は電気特性として性能が左右されるため、薄膜の膜厚の制御・管理は大変重要である。そのため、従来、薄膜の絶縁膜形成後、本プロセス、すなわちシリコン粒（シリコングレイン）を形成する処理を行う前に洗浄を行うことはなかった。
これに対して、本実施形態においては、半導体チップを有しているウエハを本基板処理装置に搬入する前に、自然酸化膜や有機汚染などの表面汚染を、予め例えば希釈フッ酸水溶液（ＤＨＦ）で洗浄し除去した後、スピンドライ乾燥機などで乾燥処理を行い、素早く清浄なまま基板処理装置内の予備室などに搬送する。素早く清浄なまま処理するのはクリーンルーム内の雰囲気の汚染による悪影響を防ぐためであり、基板を基板処理装置に搬送するまでの間の汚染を管理・制御する必要がある。この時点でウエハ表面に汚染などが多く付着・形成していると、絶縁膜表面の状態と例えば有機汚染表面の状態ではシリコンなどの結合手密度が異なるため、目標とするサイズや密度のシリコン粒が形成できないこともあり、半導体装置の歩留り低下の原因となる。
本実施形態によれば、基板表面に形成された絶縁膜の表面を洗浄してクリーン化した後、素早く基板を基板処理装置に投入して、清浄なまま処理を行うので、シリコン粒の形成を基板の保存状態による表面状態に依存しないようにすることができ、それによりシリコン粒を安定に形成させることができる。
上述のように表面洗浄が終了した未処理のウエハ２００は２５枚がポッド１００に収納された状態で、処理工程を実施する基板処理装置へ工程内搬送装置によって搬送されてくる。図１及び図２に示されているように、搬送されてきたポッド１００はＩＯステージ１０５の上に工程内搬送装置から受け渡されて載置される。ポッド１００のキャップ１００ａがポッドオープナ１０８によって取り外され、ポッド１００のウエハ出し入れ口が開放される。
ポッド１００がポッドオープナ１０８により開放されると、第２の搬送室１２１に設置された第２のウエハ移載機１２４は、ポッド１００からウエハ２００をピックアップして予備室１２２に搬入し、ウエハ２００を基板置き台１４０に移載する。この移載作業中には、予備室１２２の第1の搬送室１０３側のゲートバルブ１３０は閉じられており、第１の搬送室１０３内の負圧は維持されている。ポッド１００に収納された所定枚数、例えば２５枚のウエハ２００の基板置き台１４０への移載が完了すると、ゲートバルブ１２８が閉じられ、予備室１２２内が排気装置（図示せず）によって負圧に排気される。
予備室１２２内が予め設定された圧力値となると、ゲートバルブ１３０が開かれ、予備室１２２と第１の搬送室１０３とが連通される。続いて、第１の搬送室１０３の第１のウエハ移載機１１２は基板置き台１４０からウエハ２００を二枚ずつピックアップして第１の搬送室１０３に搬入する。ゲートバルブ１３０が閉じられた後、第１の搬送室１０３と第１の処理炉２０２とが連通される。すなわち、反応管２０３内の温度がヒータ２０７ａ、２０７ｂにより処理温度に維持された状態で、ゲートバルブ２４４が開かれ、第１のウエハ移載機１１２により反応管２０３内にウエハ２００が搬入され、ウエハ支持台２１７に載置される。本例では、ウエハ支持台２１７には２枚のウエハ２００が載置され、２枚のウエハ２００が同時に処理される。尚、同時に処理する２枚のウエハ２００の熱履歴を等しくするためにウエハ２００は２枚同時に反応管２０３内に搬送される。ウエハ２００が反応管２０３内に搬入されると同時にウエハ２００の処理温度まで昇温（プレヒート）が開始される。尚、ウエハ支持台２１７にはウエハ２００を１枚だけ載置することも可能であり、一度に１枚のウエハ２００を処理するようにしてもよい。その場合、ウエハ支持台２１７のウエハ２００を支持しない支持部にはダミーウエハを載置するのがよい。
第１のウエハ移載機１１２が後退してゲートバルブ２４４が閉じられた後、反応管２０３内の圧力は処理圧力となるように圧力コントローラ２４８により制御され（圧力安定化）、反応管２０３内の温度はウエハ温度が処理温度となるように温度コントローラ２４７ａ、２４７ｂにより制御される（温度安定化）。この反応管２０３内の圧力安定化、ウエハ２００の温度安定化の際、反応管２０３内には、第３ガス源２４３ｃから第３ガス導入ライン２３２ｃを介して、第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂのうちの少なくともいずれかより不活性ガスが導入されることで、反応管２０３内は不活性ガス雰囲気とされる。
反応管２０３内の圧力が処理圧力に安定化し、ウエハ２００の温度が処理温度に安定化した後、反応管２０３内に処理ガスが導入されることにより、ウエハ２００に処理が施される。すなわち、ウエハ２００に形成された絶縁膜上にシリコン粒が形成される。
このとき、反応管２０３内にＳｉＨ４やＳｉ２Ｈ６などのシリコン系ガスを導入することでシリコン粒を形成するが、従来、シリコン粒の密度は１０１０個／ｃｍ２ないし１０１１個／ｃｍ２レベルである。デバイスの高集積化に伴いゲート電極長さが小さくなると、そのばらつきを緩和させるために小さな粒の高い密度でのシリコン粒形成が望まれる。しかし従来の方法では、目標である１０１２個／ｃｍ２レベルのシリコン粒を形成することは困難であった。
そこで、本発明のプロセスでは、ＰＨ３、Ｂ２Ｈ６、ＢＣｌ３、ＡｓＨ３などのドーパントガスを利用してシリコン粒の核形成サイトを多く形成するような条件で処理を実施することによりシリコン粒の形成密度を高くするようにした。
すなわち、本実施形態においては、第１ガス源２４３ａには第１ガスとしてＳｉＨ４やＳｉ２Ｈ６などのシリコン系ガスを収容し、第２ガス源２４３ｂには第２ガスとしてのＰＨ３、Ｂ２Ｈ６、ＢＣｌ３、ＡｓＨ３などのドーパントガスを収容し、反応管２０３内の圧力が処理圧力に安定化し、ウエハ２００の温度が処理温度に安定化した後、反応管２０３内に第１ガス源２４３ａ、第２ガス源２４３ｂより第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂを介して第１ガスとしてのシリコン系ガス、第２ガスとしてのドーパントガスを、後述するタイミングで導入することで、ウエハ２００に形成された絶縁膜上にシリコン粒が形成される。
具体的には、反応管２０３内に、（１）先行してドーパントガスを導入し、ドーパントガスの導入を停止した後、シリコン系ガスを導入してシリコン粒を形成する、または、（２）ドーパントガスとシリコン系ガスを同時に導入してシリコン粒を形成する、または、（３）先行してドーパントガスを導入し、ドーパントガスの導入を維持したままシリコン系ガスを導入してシリコン粒を形成するようにした。
シリコングレインを形成する処理中は、処理室内の温度、圧力を、シリコン系ガスを単独で流した場合に、シリコン系ガスが熱分解しない程度の温度、圧力に設定し、ドーパントガスの流量をシリコンガス系ガスの流量と同等、若しくはそれ以上となるようにした。
すなわち、（１）シリコン粒を形成する処理の前、または、（２）シリコン粒を形成する処理中、または、（３）シリコン粒を形成する処理前及び処理中に、処理室内にドーパントガスを流すようにするとともに、処理室内の温度、圧力をシリコン系ガスを単独で流した場合に、シリコン系ガスが熱分解しない程度の温度、圧力に設定し、ドーパントガスの流量をシリコンガス系ガスの流量と同等、若しくはそれ以上となるようにした。このようにすれば、後述するように、１０１２個／ｃｍ２レベルのシリコン粒を形成させることができる。
尚、本実施形態の処理炉にてウエハを処理する際、すなわちウエハ表面に形成された絶縁膜上にシリコン粒を形成する際の処理条件としては、例えば、処理温度２００〜４００℃、処理圧力１３０〜１３３０Ｐａ、シリコン系ガス（ＳｉＨ４）流量１００〜２０００ｓｃｃｍ、ドーパントガス（Ｂ２Ｈ６）流量１００〜２０００ｓｃｃｍが例示され、それぞれの処理条件をそれぞれの範囲内の所定の値に一定に維持することで、シリコン粒の核形成サイトを多くしつつシリコン粒を形成することができる。
次に、図４に基づいて核形成から連続膜形成までの工程を説明する。図４（ａ）に示すように、シリコン系ガスを供給すると基板表面の絶縁膜上に核が形成され、その後、図４（ｂ）に示すように、この核を中心として結晶が成長する。この成長した結晶を粒（グレイン）という。また、図４（ｃ）に示すように、粒が更に成長すると粒同士が互いに接し、図４（ｄ）に示すように、粒同士の隙間がなくなると連続膜であるポリシリコン膜となる。尚、粒同士が互いに接する前の粒が独立した状態で成長を停止することで、アイランド状の粒、すなわちシリコン量子ドットを形成することができる。
本発明では、粒を形成する処理の前及び／または処理中、すなわちシリコン系ガスの供給前及び／またはシリコン系ガスの供給時に、ドーパントガスを流すと共に、グレインを形成する処理を、上述のような核形成サイトが多くなるような処理温度、処理圧力、ガス流量にて行うことで核密度を高くするようにしている。これにより、シリコン量子ドットを形成する場合にはシリコン粒の密度を高くすることができ、またポリシリコン膜を形成する際には、ポリシリコン膜の粒サイズを微細なものとすることができる。
ウエハ２００の処理が完了すると、反応管２０３内の残留ガスを除去するために、反応管２０３内には、第３ガス源２４３ｃから第３ガス導入ライン２３２ｃを介してガス導入ライン２３２ａ、２３２ｂのうちの少なくともいずれかより第３ガスとしての不活性ガスが導入されつつ、排気ライン２３１より排気され、反応管２０３内がパージされる。
反応管２０３内のパージ後、反応管２０３内の圧力を圧力コントローラ２４８により、ウエハ搬送圧力となるように調整する。反応管２０３内の圧力が搬送圧力となった後、処理済ウエハ２００は、第１のウエハ移載機１１２により反応管２０３より第１の搬送室１０３へ搬出される。すなわち、第１の処理炉２０２でウエハ２００に対する処理が完了し、パージが終了すると、ゲートバルブ２４４が開かれ、処理済みの二枚のウエハ２００は第１のウエハ移載機１１２によって第１の搬送室１０３に搬送される。搬出後、ゲートバルブ２４４は閉じられる。
第１のウエハ移載機１１２は第１の処理炉２０２から搬出した二枚のウエハ２００を第１のクーリングユニット１３８へ搬送し、二枚の処理済みのウエハ２００は冷却される。
第１のクーリングユニット１３８に処理済みウエハ２００を搬送すると、第１のウエハ移載機１１２は予備室１２２の基板置き台１４０に予め準備されたウエハ２００を前述した動作と同様に、二枚同時にピックアップして第１の処理炉２０２に搬送し、第１の処理炉２０２内で二枚のウエハ２００に対して同時に所望の処理が施される。
第１のクーリングユニット１３８において予め設定された冷却時間が経過すると、冷却済みの二枚のウエハ２００は第１のウエハ移載機１１２によって第１のクーリングユニット１３８から第１の搬送室１０３に搬出される。
冷却済みの二枚のウエハ２００が第１のクーリングユニット１３８から第１の搬送室１０３に搬出されたのち、ゲートバルブ１２７が開かれる。第１のウエハ移載機１１２は、第１のクーリングユニット１３８から搬出した二枚のウエハ２００を予備室１２３へ搬送し、基板置き台１４１に移載した後、予備室１２３はゲートバルブ１２７によって閉じられる。
以上の作動が繰り返されることにより、予備室１２２内に搬入された所定枚数、例えば２５枚のウエハ２００が二枚ずつ順次処理されていく。
予備室１２２内に搬入された全てのウエハ２００に対する処理が終了し、全ての処理済みウエハ２００が予備室１２３に収納され、予備室１２３がゲートバルブ１２７によって閉じられると、予備室１２３内が不活性ガスにより略大気圧に戻される。予備室１２３内が略大気圧に戻されると、ゲートバルブ１２９が開かれ、ＩＯステージ１０５に載置された空のポッド１００のキャップ１００ａがポッドオープナ１０８によって開かれる。続いて、第２の搬送室１２１の第２のウエハ移載機１２４は基板置き台１４１からウエハ２００をピックアップして第２の搬送室１２１に搬出し、第２の搬送室１２１のウエハ搬入搬出口１３４を通じてポッド１００に収納していく。２５枚の処理済みのウエハ２００のポッド１００への収納が完了すると、ポッド１００のキャップ１００ａがポッドオープナ１０８によって閉じられる。閉じられたポッド１００はＩＯステージ１０５の上から次の工程へ工程内搬送装置によって搬送されていく。
以上の作動は第１の処理炉２０２及び第１のクーリングユニット１３８が使用される場合を例にして説明したが、第２の処理炉１３７及び第２のクーリングユニット１３９が使用される場合についても同様の作動が実施される。また、上述の基板処理装置１０では、予備室１２２を搬入用、予備室１２３を搬出用としたが、予備室１２３を搬入用、予備室１２２を搬出用としてもよい。
また、第１の処理炉２０２と第２の処理炉１３７は、それぞれ同じ処理を行ってもよいし、別の処理を行ってもよい。第１の処理炉２０２と第２の処理炉１３７で別の処理を行う場合、例えば第１の処理炉２０２でウエハ２００にある処理、例えば基板表面に形成された絶縁膜の洗浄処理を行った後、続けて第２の処理炉１３７で別の処理、例えば本実施形態におけるシリコン粒の形成処理を行わせてもよい。また、第１の処理炉２０２でウエハ２００に所定の処理を行った後、第２の処理炉１３７で別の処理を行わせる場合、第１のクーリングユニット１３８又は第２のクーリングユニット１３９を経由するようにしてもよい。
次に、実施例１を図５及び図６に基づいて説明する。
[実施例１]
図５は上述した基板処理装置１０を用い、ウエハを処理した場合に、ウエハを処理する前にウエハ表面（絶縁膜表面）の洗浄を行った場合と、ウエハを処理する前にウエハ表面の洗浄を行わなかった場合とでは、処理時間の経過と共にウエハ表面に形成されるシリコン膜の膜厚がどのように増加する傾向があるかを表している。図中横軸は処理時間（分）、すなわちシリコン系ガスの供給時間を示しており、縦軸はウエハ表面の絶縁膜上に形成されるシリコン膜の膜厚（ｎｍ）を示している。また、前洗浄なしとはウエハを処理する前にウエハ表面の洗浄を行わなかった場合、前洗浄有りとはウエハを処理する前にウエハ表面の洗浄を行った場合をそれぞれ示している。尚、いずれの場合もウエハを処理する際の処理条件は同一とした。具体的には、ウエハの処理は、処理温度を２００〜８００℃、処理圧力を１３〜１３３０Ｐａ、シリコン系ガス（ＳｉＨ４）流量を１０〜２０００ｓｃｃｍの範囲内の所定の値に一定に維持して行った。尚、実施例１ではシリコン系ガスのみを用いて処理を行い、ドーパントガスは用いなかった。シリコン系ガスとしてはモノシラン（ＳｉＨ４）を用いた。
洗浄処理を行わない通常の直接処理の場合、図５の「前洗浄なし」に示すように、シリコン膜の膜厚増加傾向を示すまでの時間が８分以上必要である結果となった。この８分の間、ウエハ表面ではシリコン系ガスの分解、表面吸着、マイグレーション、解離といった反応が繰り返し生じており、前洗浄を行わないことによりウエハ表面のシリコン系ガス吸着のための結合手密度が汚染物質などにより低下し、吸着確率が低下した分も含め成膜開始が８分後になったものと推定される。吸着確率が低下しているということは、ウエハ表面におけるシリコン粒の密度が低下する要因があるということであり、通常はシリコン粒の密度が低いところから３次元方向に粒が成長し、膜厚増加していくものと推定される。このような表面状態では、シリコン粒の形成がシリコン系ガスの供給条件で制御できないことを示している。
これに対して、洗浄処理を行った場合、図５の「前洗浄あり」に示すように、シリコン膜の膜厚増加傾向を示すまでの時間が５分程度であり、「前洗浄無し」と比較し３分程度短い結果となった。この３分間の差は、ウエハ表面にある結合手の数に依存しているものと考えられる。上述したように、ウエハ表面ではシリコン系ガスの分解、表面吸着、マイグレーション、解離といった反応が繰り返し生じており、前洗浄を行うことによりウエハ表面のシリコン系ガス吸着のための結合手密度が前洗浄を行わない場合と異なり、すなわち前洗浄を行わないときよりも多くなり、ウエハ表面の膜状態にて決定される。その結果、吸着確率も向上することとなる。
ここで、図６を参照し、前洗浄を行う場合と、行わない場合との反応形態を説明する。図６は、前洗浄を行う場合と、行わない場合との反応形態のイメージ図である。シリコン基板に形成された絶縁膜表面の清浄状態により反応形態が変わる。すなわち、シリコン粒を形成する処理を行う工程の前に、前洗浄を行わない場合、図６（ａ）に示されているように、シリコン系ガスが表面にて反応する際の絶縁膜の結合手に別の汚染分子（ＣｘＨｙ，Ｏ等）が結合してしまっているとシリコン粒が形成されにくくなる。すなわち、シリコン粒の形成が表面状態に依存してしまい、シリコン粒の形成がシリコン系ガスの供給条件等で制御できなくなる。これに対して、前洗浄を行う場合、図６（ｂ）に示すように、絶縁膜の表面が汚染物質の無い清浄な表面状態であり、絶縁膜の結合手に水素（Ｈ）などの低温で脱離しやすい原子が結合しているとシリコン粒が形成されやすくなる。すなわち、シリコン粒の形成がシリコン系ガスの供給条件等で制御できることとなる。
そこで本発明では、上記実施形態で説明したように、処理チャンバー（反応容器）にてシリコン粒を形成する処理を行う前に半導体表面を前処理（前洗浄）にてクリーン化することにより、シリコンの微小な粒を形成する核を制御よく形成できるようにしている。これにより、安定した半導体装置の性能を確保することができることとなる。
次に、実施例２を図７及び図８に基づいて説明する。
[実施例２]
図７は、上述した基板処理装置１０の処理炉を使って、実験することにより見出したドーパントガスの供給の有無、供給のタイミングの違いによるシリコン粒密度制御の効果を電子顕微鏡画像にて示すものである。図８は、シリコン系ガス、ドーパントガスの供給タイミングを示すものである。尚、本実施例では、シリコン系ガスとしてモノシラン（ＳｉＨ４）を用い、ドーパントガスとしてジボラン（Ｂ２Ｈ６）を用いた。ウエハの処理は、処理温度を２００〜８００℃、処理圧力を１３〜１３３０Ｐａ、シリコン系ガス（ＳｉＨ４）流量を１０〜２０００ｓｃｃｍ、ドーパントガス（Ｂ２Ｈ６）流量を１０〜２０００ｓｃｃｍの範囲内の所定の値に一定に維持して行った。また、本実施例では、ウエハに対して上記実施形態で示した前洗浄を行った後、処理を行った。
３つの画像Ａ、Ｂ、Ｃはそれぞれ図８に示すようなシーケンスＡ、Ｂ、Ｃによりウエハに対して処理を施すことで得られたものである。すなわちシーケンスＡは、シリコン粒を形成する処理の事前並びに処理中にはドーパントガスを流さずシリコン系ガスのみを流す場合、シーケンスＢは処理の事前のみドーパントガスを流す場合、シーケンスＣは処理の事前及び処理中にドーパントガスを連続的に流す場合である。このように、ドーパントガスを流すタイミングを異ならせるように制御して実験を行った。
図７に示すＡのようにドーパントガスを流さない従来の処理の場合、シリコン粒の密度が１０１１個／ｃｍ２レベルであるが、図７に示すＢやＣのようにドーパントガスを流すことによりシリコン粒の密度が高くなっている。
本実施例より、図７のＣのように、シリコン粒を形成する処理の事前並びに処理中にドーパントガスを流す場合においてはシリコン粒が１０１２個／ｃｍ２レベルと高密度に形成され、図７のＡのように、シリコン粒を形成する処理の事前並びに処理中にドーパントガスを流さない場合と比べシリコン粒の密度が約１０倍増加することが判明した。
これはドーパントガスを流すことによりウエハ表面のシリコン系ガス吸着のための結合手密度や結合状態がドーパントガスを流さないときとは異なった状態になることを意味している。
この１０倍の密度の差は、ウエハ表面にある結合手の状態に依存しているものと考えられる。先にも述べたように、シリコン系ガスを導入しシリコン粒を形成する際、ウエハ表面ではシリコン系ガスの表面吸着、マイグレーション、分解、解離といった反応が繰り返し生じており、ウエハ表面の結合手にドーパント原子やドーパントガスから分離した水素が吸着することにより、シリコン系ガス吸着のための結合手密度がドーパントガスを流さない時より増加したり、シリコン系ガスが容易に分解するための水素が吸着したりした分、シリコン系ガスの分解確率が増加しシリコン粒密度が向上したものと推定される。
ここで、図９を参照し、シリコン粒を形成する処理の前及び／または処理中にドーパントガスを流す場合と、流さない場合との反応形態を説明する。図９はシリコン粒を形成する処理の前及び／または処理中にドーパントガスを流す場合図９（ｂ）と、流さない場合、図９（ａ）との反応形態のイメージ図である。
シリコン基板に形成された絶縁膜表面にシリコン粒を形成する処理を行う前、または、処理中、または、処理を行う前及び処理中にドーパントガスを流す場合、ドーパントガスが絶縁膜表面にて絶縁膜表面の結合手と結合する。図９（ｂ）では、ボロン（Ｂ）を含むドーパントガスが分解しドーパント原子すなわちボロン原子が絶縁膜表面の結合手と結合した状態を示している。これにより、シリコン粒の形成が、ドーパントガスやドーパント原子の絶縁膜表面への吸着状態に依存することとなる。
シリコン粒は、シリコン系ガスが絶縁膜表面に吸着し、分解したシリコン原子（Ｓｉ）が絶縁膜表面を移動し複数のシリコン原子が集まった場所に定着することで形成される。そのため、ドーパントガスが絶縁膜表面に吸着している場合には、図９（ｂ）の下の図に示すように、ドーパントガスがシリコン原子の移動範囲を制限し、その結果、微小なシリコン粒を高密度に形成できることとなる。すなわちドーパントガスの供給、またドーパントガスの供給条件でシリコン粒の形成を制御できることとなる。
これに対してシリコン粒を形成する処理の前及び／または処理中にドーパントガスを流さない場合、図９（ａ）に示すように、シリコン原子の移動範囲が制限されないので、ドーパントガスを流す場合に比べ、微小なシリコン粒を高密度に形成するのが難しくなる。
このように、本発明では、高密度のシリコン粒形成を目的とする場合において、処理室内にシリコン系ガスを導入してシリコン粒を形成する処理の事前若しくは処理中、または事前並びに処理中にドーパントガスを流すようにしたので、シリコンの高密度な粒を形成する核を制御よく形成でき、これにより安定した半導体装置の性能の確保を実現する事ができる。
次に、実施例３を図１０及び１１に基づいて説明する。
〔実施例３〕
図１０は、上述した基板処理装置１０の処理炉を使って、実験することにより見出した処理温度、処理圧力、ガス流量の違いによるシリコン粒密度制御の効果を電子写真顕微鏡画像にて示すものである。図１１は、シリコン系ガス、ドーパントガスの供給タイミングを示すものである。尚、本実施例では、シリコン系ガスとしてモノシラン（ＳｉＨ４）を用い、ドーパントガスとしてジボラン（Ｂ２Ｈ６）を用いた。また、本実施例では、ウエハに対して上記実施形態で示した前洗浄を行った後、処理を行った。
２つの画像Ｄ、Ｅは、ともに図１１に示すようなシーケンスによりウエハに対して処理を施すことで得られたものである。但し、処理条件の設定が異なる。画像Ｄは、後述する処理条件１で処理がなされた場合に得られた画像であり、画像Ｅは後述する処理条件２で処理がなされた場合に得られた画像である。
処理条件１は、処理室内の温度、圧力を、シリコン系ガスを単独で流した場合にシリコン系ガスが熱分解する温度、圧力に設定し、シリコン粒の成長を抑えるために処理圧力は低く設定し、ドーパントガスの流量とシリコン系ガスの流量とを加えた総流量を比較的に少量に設定した条件である。具体的には、処理条件１としては、処理温度５００〜７００℃、処理圧力１０〜１００Ｐａ、シリコン系ガス（ＳｉＨ４）流量１０〜１００ｓｃｃｍ、ドーパントガス（Ｂ２Ｈ６）流量１０〜５０ｓｃｃｍが示され、それぞれの処理条件をそれぞれの範囲内の所定の値に一定に維持することで、ウエハに対して処理を行った。
一方、処理条件２は、処理室内の温度、圧力を、シリコン系ガスを単独で流した場合にシリコン系ガスが熱分解しない程度の温度、圧力に設定し、シリコン粒の成長速度を確保するために処理圧力は高く設定し、シリコン系ガスの分解反応を促進させるためにドーパントガスの流量をシリコン系ガスの流量と同等若しくはそれ以上とし、ガスの総流量を設定した条件である。具体的には、処理条件２としては、処理温度２００〜４００℃、処理圧力１３０〜１３３０Ｐａ、シリコン系ガス（ＳｉＨ４）流量１００〜２０００ｓｃｃｍ、ドーパントガス（Ｂ２Ｈ６）流量１００〜２０００ｓｃｃｍが示され、それぞれの処理条件をそれぞれの範囲内の所定の値に一定に維持することで、ウエハに対して処理を行った。このように、処理温度、処理圧力、ガス流量を異ならせるように制御して実験を行った。
実験の結果、シリコン系ガスを単独で流した場合にシリコン系ガスが熱分解する温度、圧力に設定し、比較的に高温、低圧力、少流量である条件１で処理を行った場合、シリコン粒の密度は７×１０１１個／ｃｍ２であった。また、シリコン系ガスを単独で流した場合にシリコンが熱分解しない程度の温度、圧力に設定して、比較的に低温、高圧力、大流量である条件２で処理を行った場合、シリコン粒の密度は、１．３×１０１２個／ｃｍ２であった。このように、条件２では、シリコン粒の密度が条件１の場合の約2倍に増加している。
条件２で形成されるシリコン粒の密度が条件１よりも高い理由は、条件の違いによって、ウエハ表面で生じる、シリコン系ガスの表面吸着・マイグレーション・分解・解離といった反応が異なるためであると考えられる。すなわち、本実施例のように高圧力でシリコン粒を形成することにより表面吸着確率が上昇する。また、低温でシリコン粒を形成することで、マイグレーションが抑制されて、シリコン粒同士の結合も起きにくくなる。更に、ドーパントガスの流量をシリコン系ガスの流量と同等若しくはそれ以上とし、ガスの総流量を大流量とすることにより、シリコン系ガスの分解が促進され、シリコン系ガス単独では熱分解しない温度においてもシリコン粒の形成が可能になる。そして、これらの理由によって、条件１と比較して条件２でシリコン粒密度が向上したものと思われる。
また、ガスを大流量とするメリットしては、上述のシリコン粒密度の向上の他にも、ガス流速が上昇することで、ウエハ面内のシリコン密度分布及びシリコン粒径分布が均一化することが挙げられる。尚、シリコン粒径サイズは、シリコン系ガスを流す時間を制御することで制御することができる。
ここで、図１２を参照してシリコングレインを形成する処理を低圧で行う場合と、高圧で行う場合との反応形態を、図１３を参照してシリコングレインを形成する処理を高温で行う場合と、低温で行う場合との反応形態を、図１４を参照してシリコングレインを形成する処理を小流量で行う場合と、大流量で行う場合との反応形態を説明する。シリコン系ガスの一例としてSｉＨ４、ドーパントガスの一例としてB２H６を用いて説明する。
図１２は、シリコングレインを形成する処理を低圧で行う場合（図１２（ａ））と、高圧で行う場合（図１２（ｂ））の反応形態のイメージ図である。図１２ではシリコン基板に形成された絶縁膜表面にシリコングレインを形成する処理を行う際、絶縁膜表面ではシリコン系ガスの表面吸着、解離、シリコン原子（Ｓｉ）への分解、シリコン原子の表面移動（マイグレーション）といった反応が生じている。シリコングレインを形成する処理を高圧で行う場合（図１２（ｂ））、低圧で行う場合（図１２（ａ））と比べ、シリコン系ガス、ドーパントガス、すなわち、ＳｉＨ４分子や、B２H６分子が空間に多く存在するため、シリコン系ガス、ドーパントガスの表面吸着量は多くなる。表面に吸着した多くのシリコン系ガスはシリコン原子（Ｓｉ）に、ドーパントガスはドーパント原子すなわちボロン原子（Ｂ）に分解し、絶縁膜表面の結合手と結合する。
シリコングレインは、シリコン系ガスが絶縁膜表面に吸着し、分解したシリコン原子（Ｓｉ）が絶縁膜表面を移動し複数のシリコン原子が集まった場所に定着することで形成される。そのため、ドーパント原子が絶縁膜表面に数多く吸着している場合には、図１２（ｂ）の下の図に示すように、ドーパント原子がシリコン原子の移動範囲を制限しその結果、微小なシリコングレインを高密度に形成できることとなる。すなわちドーパントガスの供給、またドーパントガスの供給条件でシリコングレインの形成を制御できることとなる。
また、圧力が高いほどシリコン系ガスやドーパントガス、すなわち、ＳｉＨ４分子やB２H６分子が空間に多く存在するため、絶縁膜表面に吸着したシリコン原子の移動はシリコン系ガスやドーパントガスにブロックされて制限される。その結果、処理圧力が高いほど微小なシリコングレインを高密度に形成できることとなる。すなわちシリコングレインを形成する処理を行う際の圧力条件でシリコングレインの形成を制御できることとなる。
図１３は、シリコングレインを形成する処理を高温で行う場合（図１３（ａ））と、低温で行う場合（図１３（ｂ））の反応形態のイメージ図である。図１３ではシリコン基板に形成された絶縁膜表面にシリコングレインを形成する処理を行う際、絶縁膜表面ではシリコン系ガスの表面吸着、解離、シリコン原子（Ｓｉ）への分解、シリコン原子の表面移動といった反応が生じている。シリコングレインを形成する処理を低温で行う場合（図１３（ｂ））、高温で行う場合（図１３（ａ））と比べ、絶縁膜表面に吸着したシリコン原子の持つエネルギーは低いため、シリコン原子の表面移動は制限され、原子同士の結合が起こりにくくなる。その結果、微小なシリコングレインを高密度に形成できることとなる。すなわちシリコングレインを形成する処理を行う際の温度条件でシリコングレインの形成を制御できることとなる。
図１３（ａ）の下の図のようにシリコングレインを形成する処理を高温で行う場合、絶縁膜表面に吸着したシリコン原子の持つエネルギーは高く、シリコン原子は表面移動を行うため、シリコン原子同士が結合しやすくなり、シリコングレインの高密度化は難しくなる。また、シリコングレインを形成する処理を高温で行う場合、シリコングレインの成長速度が早いため、グレインサイズの制御も困難となる。
図１４は、シリコングレインを形成する処理を小流量のガスで行う場合（図１４（ａ））と、大流量で行う場合（図１４（ｂ））の反応形態のイメージ図である。シリコングレインを形成する処理において、ドーパントガスの流量をシリコン系ガスの流量と同等もしくはそれ以上とし、ガスの総流量を大流量で行う場合（図１４（ｂ））、小流量で行う場合（図１４（ａ））と比べ、シリコン基板に形成された絶縁膜表面上のシリコン系ガス、ドーパントガスの流速が早くなるため、シリコングレインの分布差が生じにくく、分布の均一化が可能となる（図１４（ｂ））。一方、小流量で処理を行った場合、ガスの流速が遅いため、シリコングレインの分布も不均一となる（図１４（ａ））また、ドーパントガスの大流量化によって、ドーパントガスによる触媒効果が顕著になり、シリコン系ガスの分解が促進されるため、シリコン系ガス単独では熱分解しない温度においてもシリコングレインの形成が可能となる。すなわち、ドーパントガスには、シリコン系ガス分解のトリガーとしての役割もある。なお、大流量化により、シリコン系ガス、ドーパントガス、すなわち、ＳｉＨ４分子や、B２H６分子が空間に多く存在することとなり、図１２で説明した高圧化と同様な反応も生じることとなる。
このように、シリコングレインを形成する処理を、シリコン系ガスを単独で流した場合に、シリコン系ガスが熱分解しない程度の高圧、低温で、しかもドーパントガスの流量をシリコン系ガスの流量と同等もしくはそれ以上とし、大流量で行うことにより、シリコングレインを高密度に形成することが可能となり、シリコングレインサイズの制御もシリコン系ガスおよびドーパントガスを基板上に流す時間を変更することによって容易に制御可能となる。
以上のように、この実施例では、高密度のシリコン粒形成を目的とする場合において、処理室内の温度、圧力をシリコン系ガスを単独で流した場合にシリコン系ガスが熱分解しない程度の温度、圧力に設定し、シリコングレインの成長速度を確保するために、処理室内の圧力を高く設定し、シリコン系ガスの分解反応を促進するために、ドーパントガスの流量をシリコン系ガスの流量と同等、若しくはそれ以上としたので、シリコンの高密度なグレインを形成する核を良好に形成することができる。よって、この実施例によれば、半導体装置の安定した性能を確保することができる半導体装置の製造方法を提供することができる。
ここで、ドーパントガスの流量とシリコン系ガスの流量とが同等とは、例えば、ドーパントガスの流量が３９０ｓｃｃｍ、シリコン系ガスの流量が４００ｓｃｃｍというように、ドーパントガスの流量がシリコン系ガスの流量よりも若干少ない場合も含む。なお、ドーパントガスとしてＢ２Ｈ６を用い、シリコン系ガスとしてＳｉＨ４を用い、ＳｉＨ４の流量４００ｓｃｃｍに対してＢ２Ｈ６の流量を３９０ｓｃｃｍとした場合にも、ＳｉＨ４の流量、Ｂ２Ｈ６の流量をともに４００ｓｃｃｍとした場合と同様の効果を奏することが実験により確認された。
次に、半導体装置（デバイス）の製造方法の一例として、フラッシュメモリを製造する際に、本発明の基板処理装置及び基板処理方法を適用する例、すなわち、フラッシュメモリのフローティングゲートをシリコン量子ドットで構成する際に、本発明の基板処理装置及び基板処理方法を適用する例について説明する。図１５は、シリコン量子ドットで構成したフローティングゲートを含むフラッシュメモリの一部を示す断面図である。
まず、ウエハ２００の表面にシリコン酸化膜（ＳｉＯ２膜）などの絶縁体からなるトンネル酸化膜３０４を形成する。トンネル酸化膜３０４は、例えばドライ酸化やウェット酸化等の熱酸化法等により形成する。
続いて、トンネル酸化膜３０４上に、本発明の基板処理装置及び基板処理方法を適用して、複数のアイランド状の粒すなわちシリコン量子ドット３０５ａからなるフローティングゲート電極３０５を形成する。シリコン量子ドット３０５ａは、例えば半球状または球状に形成される。
続いて、フローティングゲート電極３０５を覆うように、例えば、シリコン酸化膜（ＳｉＯ２膜）／シリコン窒化膜（Ｓｉ３Ｎ４膜）／シリコン酸化膜（ＳｉＯ２膜）の積層構造を有する絶縁体等からなる絶縁層３０６を形成する。絶縁層３０６を構成するＳｉＯ２膜は、例えばＳｉＨ２Ｃｌ２ガスとＮ２Ｏガスとを用いてＣＶＤ法により、また、Ｓｉ３Ｎ４膜は、例えばＳｉＨ２Ｃｌ２ガスとＮＨ３ガスとを用いてＣＶＤ法により形成する。その後、絶縁層３０６上に、例えばリン（Ｐ）を添加したポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）等からなるコントロールゲート電極３０７を形成する。コントロールゲート電極３０７は、例えば、ＳｉＨ４ガスとＰＨ３ガスとを用いてＣＶＤ法により形成する。これにより、フローティングゲート電極３０５の上部にコントロールゲート電極３０７が形成されることとなる。
最後に、ウエハ２００の主面にｎ型不純物を添加した不純物領域であるソース３０１及びドレイン３０２をイオン注入法等により形成する。ソース３０１及びドレイン３０２の間にはチャネル領域３０３が形成されることとなる。以上の流れにより、図１５に示すフラッシュメモリが製造される。
次に、半導体装置（デバイス）の製造方法の他の一例として、ＤＲＡＭを製造する際に、本発明の基板処理装置及び基板処理方法を適用する例、すなわち、ＤＲＡＭのゲート電極の一部を微細な粒サイズのポリシリコン膜で構成する際に、本発明の基板処理装置及び基板処理方法を適用する例について説明する。図１６は、微細な粒サイズのポリシリコン膜とメタル膜とで構成したゲート電極を含むＤＲＡＭの一部を示す断面図である。
まず、シリコンウエハ２００の表面にシリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）などの絶縁体からなるゲート酸化膜４０４を形成する。ゲート酸化膜４０４は、例えばドライ酸化やウェット酸化等の熱酸化法等により形成する。
続いて、ゲート酸化膜４０４上に、本発明の基板処理装置及び基板処理方法を適用して、微細な粒４０５ａからなるポリシリコン膜４０５を形成する。続いて、ポリシリコン膜４０５上に、タングステン（Ｗ）などのメタル膜４０６を形成する。メタル膜４０６は、例えばＡＬＤ法やＣＶＤ法等により形成する。これにより、微細な粒サイズのポリシリコン膜４０５とメタル膜４０６とで構成されるゲート電極４０７が形成される。
続いて、ゲート電極４０７を覆うように、例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）等からなる絶縁層４０８を形成する。絶縁層４０８を構成するＳｉ３Ｎ４膜は、例えばＳｉＨ２Ｃｌ２ガスとＮＨ３ガスとを用いてＣＶＤ法により形成する。
最後に、シリコンウエハ２００の主面にｎ型不純物を添加した不純物領域であるソース４０１及びドレイン４０２をイオン注入法等により形成する。ソース４０１及びドレイン４０２の間にはチャネル領域４０３が形成される。以上の流れにより、図１６に示すＤＲＡＭのゲート構造の製造がなされる。
本発明は、例えばフラッシュメモリやＤＲＡＭ等の半導体装置の製造方法及び基板処理装置に適用することができる。
本発明が適用される実施形態に係る基板処理装置の平面図である。 図１に示した基板処理装置の断面図である。 本発明の実施の形態に係る基板処理装置の処理炉の概略断面図である。 シリコン量子ドット及びポリシリコンの成形過程を説明する模式図である。 本発明の実施例１における成膜時間と膜厚増加の関係を示すグラフである。 本発明の実施例１における反応イメージを示し、（ａ）は前洗浄を行わない場合、（ｂ）は前洗浄を行う場合を説明する模式図である。 本発明の実施例２におけるドーパントガスの供給の有無、供給のタイミングの違いによるシリコン粒密度制御の効果を示す電子顕微鏡画像である。 本発明の実施例２におけるシリコン系ガス、ドーパントガスの供給タイミングを示す図である。 シリコン粒を形成する処理の前および／または処理中にドーパントガスを流す場合（図９（ｂ））と、流さない場合（図９（ａ））との反応形態のイメージ図である。 本発明の第３の実施例における処理室内の温度及び処理圧力の違いによるシリコン粒密度制御の効果を示す電子顕微鏡画像である。 本発明の実施例３におけるシリコン系ガス、ドーパントガス、不活性ガス、の供給タイミングと、処理圧力とを示す図である。 シリコングレインを形成する処理を低圧で行う場合（図１２（ａ））と、高圧で行う場合（図１２（ｂ））の反応形態のイメージ図である。 シリコングレインを形成する処理を高温で行う場合（図１３（ａ））と、低温で行う場合（図１３（ｂ））の反応形態のイメージ図である。 シリコングレインを形成する処理を小流量のガスで行う場合（図１４（ａ））と、大流量で行う場合（図１４（ｂ））の反応形態のイメージ図である。 シリコン量子ドットで構成したフローティングゲートを含むフラッシュメモリの一部を示す断面図である。 微細な粒サイズのポリシリコン膜とメタル膜とで構成したゲート電極を含むＤＲＡＭの一部を示す断面図である。
符号の説明
１０ 基板処理装置
１１２ ウエハ移載機
１１５ エレベータ
２０２ 処理炉
２０３ 反応管
２０７ａ 上ヒータ
２０７ｂ 下ヒータ
２０８ 断熱材
２３１ 排気ライン
２３２ａ ガス導入ライン
２３２ｂ ガス導入ライン
２４４ ゲートバルブ
２４７ａ 温度コントローラ
２４８ 圧力コントローラ
２４９ メインコントローラ
２５０ 真空ポンプ

Claims (3)

  1. 表面に絶縁膜が形成された基板を処理室内に搬入する工程と、
    前記処理室内に少なくともシリコン系ガスを導入し、前記基板の表面に形成された前記絶縁膜上にシリコングレインを形成する処理を行う工程と、
    処理後の前記基板を前記処理室内から搬出する工程と、
    を有し、
    前記処理を行う工程では、シリコン系ガスを単独で導入した場合にシリコン系ガスが熱分解しない程度の温度、圧力に設定した前記処理室内に、シリコン系ガスとドーパントガスとをドーパントガスの流量がシリコン系ガスの流量と同等若しくはそれ以上となるようにして導入する半導体装置の製造方法。
  2. 表面に絶縁膜が形成された基板を処理室内に搬入する工程と、
    前記処理室内に少なくともシリコン系ガスを導入し、前記基板の表面に形成された前記絶縁膜上にシリコングレインを形成する処理を行う工程と、
    処理後の前記基板を前記処理室内から搬出する工程と、を有し、
    前記処理を行う工程では、シリコン系ガスを単独で導入した場合にシリコン系ガスが熱分解しない程度の温度、圧力に設定した前記処理室内に、シリコン系ガスとドーパントガスとを導入し、ドーパントガスの作用をトリガーとしてシリコン系ガスの熱分解が生じるようにする半導体装置の製造方法。
  3. 表面に絶縁膜が形成された基板を処理する処理室と、
    前記処理室内にシリコン系ガスを供給するシリコン系ガス供給系と、
    前記処理室内にドーパントガスを供給するドーパントガス供給系と、
    前記処理室内を排気する排気系と、
    前記処理室内の前記基板を加熱するヒータと、
    前記処理室内の温度と圧力を、シリコン系ガスを単独で導入した場合にシリコン系ガスが熱分解しない程度の温度と圧力に設定し、そのように温度と圧力が設定された前記処理室内に、シリコン系ガスとドーパントガスとを、ドーパントガスの流量がシリコン系ガスの流量と同等もしくはそれ以上となるようにして導入し、前記基板の表面に形成された絶縁膜上にシリコングレインを形成する処理を行うように、前記シリコン系ガス供給系、前記ドーパントガス供給系、前記排気系、及び前記ヒータを制御するコントローラと、
    を有する基板処理装置。
JP2007127648A 2007-05-14 2007-05-14 半導体装置の製造方法及び基板処理装置 Active JP4854591B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007127648A JP4854591B2 (ja) 2007-05-14 2007-05-14 半導体装置の製造方法及び基板処理装置
KR1020080043910A KR20080100783A (ko) 2007-05-14 2008-05-13 반도체 장치의 제조 방법 및 기판 처리 장치
US12/153,043 US20090117714A1 (en) 2007-05-14 2008-05-13 Method of producing semiconductor device, and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007127648A JP4854591B2 (ja) 2007-05-14 2007-05-14 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2008283101A JP2008283101A (ja) 2008-11-20
JP4854591B2 true JP4854591B2 (ja) 2012-01-18

Family

ID=40143645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007127648A Active JP4854591B2 (ja) 2007-05-14 2007-05-14 半導体装置の製造方法及び基板処理装置

Country Status (3)

Country Link
US (1) US20090117714A1 (ja)
JP (1) JP4854591B2 (ja)
KR (1) KR20080100783A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置
JP6506666B2 (ja) * 2015-09-25 2019-04-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2019207864A1 (ja) 2018-04-27 2019-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486069B2 (ja) * 1997-03-14 2004-01-13 株式会社東芝 半導体装置の製造方法
US6320784B1 (en) * 2000-03-14 2001-11-20 Motorola, Inc. Memory cell and method for programming thereof
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6709947B1 (en) * 2002-12-06 2004-03-23 International Business Machines Corporation Method of area enhancement in capacitor plates
JP4655495B2 (ja) * 2004-03-31 2011-03-23 東京エレクトロン株式会社 成膜方法
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon

Also Published As

Publication number Publication date
US20090117714A1 (en) 2009-05-07
KR20080100783A (ko) 2008-11-19
JP2008283101A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
US6828235B2 (en) Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus
US9666430B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
TW201526078A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
US20220189777A1 (en) Film formation method and film formation apparatus
US11788185B2 (en) Film formation method and film formation device
JP4854591B2 (ja) 半導体装置の製造方法及び基板処理装置
US7919397B2 (en) Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus
JP2024012696A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US8012885B2 (en) Manufacturing method of semiconductor device
KR100984668B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20180076030A1 (en) SiC FILM FORMING METHOD AND SiC FILM FORMING APPARATUS
JP7678071B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP2011060908A (ja) 半導体装置の製造方法および製造装置
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
US12473644B2 (en) Growth of thin oxide layer with silicon nitride and conversion
TWI913723B (zh) 用於形成過渡金屬材料的群集處理系統
CN109891555B (zh) 低温外延层形成方法
TW202418355A (zh) Cvd浸泡製程的氧化阻障層
JP2004063741A (ja) 半導体装置の製造方法
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2001015708A (ja) 半導体装置の製造方法
TW202433643A (zh) 用於形成過渡金屬材料的群集處理系統
JP2005294690A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250