JP4859657B2

JP4859657B2 - 交流電力系統の無効電力制御装置

Info

Publication number: JP4859657B2
Application number: JP2006347229A
Authority: JP
Inventors: 賢安田; 正俊竹田; 仁志寺本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-12-25
Filing date: 2006-12-25
Publication date: 2012-01-25
Anticipated expiration: 2026-12-25
Also published as: US7692415B2; JP2008160975A; US20080150496A1

Description

この発明は、交流電力系統の系統母線に、無効電力補償装置、および少なくとも１つの補償キャパシタを含む補償キャパシタ装置を接続し、系統母線の電圧変動に応じて無効電力を制御する交流電力系統の無効電力制御装置に関するものである。

下記特許文献１には、無効電力補償装置と補償キャパシタ装置を併用した無効電力制御装置が開示されている。これらの無効電力補償装置と補償キャパシタは、交流電力系統の同じ系統母線に接続される。無効電力補償装置は、キャパシタと、リアクトルと、半導体スイッチを有し、系統母線の無効電力に応じて半導体スイッチを制御し、系統母線の無効電力を補償する。補償キャパシタ装置は、複数の補償キャパシタを含み、この各補償キャパシタは、それぞれスイッチ装置を通じて系統母線に接続され、各スイッチ装置をオン、オフすることにより、系統母線に投入され、または系統母線から開放される。

特開昭６２−２６９２１３号公報、とくに図１

特許文献１に開示された無効電力制御装置は、変動する負荷と並列に系統母線に接続された無効電力補償装置と補償キャパシタ装置により、負荷変動時に負荷が消費する無効電力を補償する制御をしているが、電力系統の異常状態の回復段階における過渡時に対応する制御になっていない。無効電力補償装置は、補償キャパシタ装置における各補償キャパシタの容量よりも広い範囲で無効電力を制御するように構成され、電力系統に異常状態が発生した場合には、無効電力補償装置が、瞬時的に多くの無効電力を出力し、その後、補償キャパシタ装置の各補償キャパシタが順次に系統母線に投入される。異常状態の回復時には、余剰の無効電力を無効電力補償装置が瞬時的に吸収し、その後に、投入されていた各補償キャパシタを系統母線から開放するように制御されるため、無効電力補償装置の容量が大きくなるという問題点があった。

この発明は、このような課題を解決することのできる改良された交流電力系統の無効電力制御装置を提案するものである。

この発明による交流電力系統の無効電力制御装置は、交流電力系統の系統母線に、キャパシタとリアクトルと半導体スイッチを含む無効電力補償装置、および少なくとも１つの補償キャパシタを含む補償キャパシタ装置を接続し、前記系統母線の交流電圧の変動に応じて無効電力を制御する交流電力系統の無効電力制御装置であって、前記無効電力補償装置を制御する無効電力補償制御装置と、前記系統母線に対する前記補償キャパシタの接続状態を制御する補償キャパシタ制御装置を備え、前記無効電力補償制御装置は、前記系統母線の無効電力に応じて前記半導体スイッチを制御し、前記補償キャパシタ制御装置は、前記系統母線に発生した電圧低下異常がクリアされた後における前記系統母線の交流電圧に対応する電圧低下異常クリア後母線検出電圧を出力する母線検出電圧出力手段と、前記電圧低下異常クリア後母線検出電圧の電圧レベルに基づいて、前記系統母線に対する前記補償キャパシタの接続状態を制御する補償キャパシタ制御回路と、電圧低下異常クリア信号を発生し、この電圧低下異常クリア信号を前記母線検出電圧出力手段に供給する電圧低下異常クリア判定回路を有し、前記電圧低下異常クリア信号は、前記系統母線に電圧低下異常が発生していない状態と前記電圧低下異常が発生した状態では第１レベルとなり、前記電圧低下異常が発生した後それがクリアされた状態で第２レベルとなり、前記母線検出電圧出力手段は、前記電圧低下異常クリア信号が前記第１レベルであるときには、前記電圧低下異常クリア後母線検出電圧を発生せずに、前記電圧低下異常クリア信号が前記第２レベルとなったときに、前記電圧低下異常クリア後母線検出電圧を出力するように構成され、前記系統母線に前記電圧低下異常が発生し、この電圧低下異常がクリアされる場合に、前記無効電力補償制御装置と前記補償キャパシタ制御装置がともに機能することを特徴とする。

この発明による交流電力系統の無効電力制御装置は、前記無効電力補償装置を制御する無効電力補償制御装置と、前記系統母線に対する前記補償キャパシタの接続状態を制御する補償キャパシタ制御装置を備え、前記無効電力補償装置は、キャパシタとリアクトルと半導体スイッチを含み、前記無効電力補償制御装置は、前記系統母線の無効電力に応じて前記半導体スイッチを制御し、前記補償キャパシタ制御装置は、前記系統母線に発生した電圧低下異常がクリアされた後における前記系統母線の交流電圧に対応する電圧低下異常クリア後母線検出電圧を出力する母線検出電圧出力手段と、前記電圧低下異常クリア後母線検出電圧の電圧レベルに基づいて、前記系統母線に対する前記補償キャパシタの接続状態を制御する補償キャパシタ制御回路と、電圧低下異常クリア信号を発生し、この電圧低下異常クリア信号を前記母線検出電圧出力手段に供給する電圧低下異常クリア判定回路を有し、前記電圧低下異常クリア信号は、前記系統母線に電圧低下異常が発生していない状態と前記電圧低下異常が発生した状態では第１レベルとなり、前記電圧低下異常が発生した後それがクリアされた状態で第２レベルとなり、前記母線検出電圧出力手段は、前記電圧低下異常クリア信号が前記第１レベルであるときには、前記電圧低下異常クリア後母線
検出電圧を発生せずに、前記電圧低下異常クリア信号が前記第２レベルとなったときに、前記電圧低下異常クリア後母線検出電圧を出力するように構成され、前記系統母線に前記電圧低下異常が発生し、この電圧低下異常がクリアされる場合に、前記無効電力補償制御装置と前記補償キャパシタ制御装置がともに機能するので、系統母線に対する補償キャパシタの投入と開放が、交流電力系統に発生した電圧低下異常のクリア後に、電圧低下異常クリア後母線検出電圧の電圧レベルに基づき制御される結果となり、無効電力補償装置の容量を小さくすることができる。

以下、この発明による交流電力系統の無効電力制御装置のいくつかの実施の形態について、図面を参照して説明する。

実施の形態１．
図１は、この発明による交流電力系統の無効電力制御装置の実施の形態１を示す構成図である。

実施の形態１の交流電力系統の無効電力制御装置は、交流電力系統１０と、無効電力補償装置２０と、無効電力補償制御装置３０と、補償キャパシタ装置４０と、補償キャパシタ制御装置１００を含む。交流電力系統１０は、系統母線１１を含み、この系統母線１１は、遮断器１２を通じて上位系統１３に接続される。系統母線１１には、遮断器１４を通じて負荷１５が接続される。無効電力補償装置２０は、遮断器１６を通じて、負荷１５と並列に系統母線１１に接続される。補償キャパシタ装置４０は、スイッチ装置４２を通じて、負荷１５と並列に系統母線１１に接続される。

交流電力系統１０には、定常状態と異常状態が存在する。定常状態では、系統母線１１の交流電圧ｖは定常電圧範囲に保たれるが、異常状態では、系統母線１１の交流電圧ｖは、定常電圧範囲から外れる。この異常状態は、電圧低下異常と、この電圧低下異常がクリアされた後の回復過程における電圧上昇異常を含む。電圧低下異常は、系統母線１１の交流電圧ｖが定常電圧範囲よりも小さい領域に低下する異常であり、例えば地絡事故、過大負荷状態で発生する。電圧上昇異常は、系統母線１１の交流電圧ｖが、定常電圧範囲よりも大きい領域に上昇する異常であり、電圧低下異常がクリアされた後の回復過程で発生する。電圧低下異常は、交流電力系統１０の図示しない保護回路によって検出され、図示しない遮断器を開放するなどの異常をクリアする対策が実行されることにより、クリアされる。

無効電力補償装置２０は、一般にＳＶＣ（Static VarCompensator）と呼ばれる静止形無効電力補償装置として構成される。この無効電力補償装置２０は、変圧器２１と、フィルタ回路２３と、制御リアクトル回路２５と、制御キャパシタ回路２７を有し、変圧器２１が遮断器１６を通じて、負荷１５と並列に系統母線１１に接続される。フィルタ回路２３と、制御リアクトル回路２５と、制御キャパシタ回路２７は、それぞれ単に１つだけが図示されるが、それぞれ必要数が互いに並列に接続される。

フィルタ回路２３は、リアクトルＲ１とキャパシタＣ１を直列に接続して構成される。制御リアクトル回路２５は、リアクトルＲ２、Ｒ３と、一対の半導体スイッチ２６Ａ、２６Ｂを含み、一対の半導体スイッチ２６Ａ、２６Ｂは、それぞれリアクトルＲ２、Ｒ３と直列に接続される。一対の半導体スイッチ２６Ａ、２６Ｂは、互いに逆極性で並列に接続され、無効電力を制御する。制御キャパシタ回路２７は、キャパシタＣ２と、一対の半導体スイッチ２８Ａ、２８Ｂを含み、一対の半導体スイッチ２８Ａ、２８Ｂは、それぞれキャパシタＣ２と直列に接続される。一対の半導体スイッチ２８Ａ、２８Ｂは、互いに逆極性で並列に接続され、無効電力を制御する。各半導体スイッチ２６Ａ、２６Ｂ、２８Ａ、２８Ｂは、例えばサイリスタを用いて構成され、それぞれのゲートの点弧位相を制御することにより、それぞれのオン位相を連続的に制御することができる。

無効電力補償制御装置３０は、各半導体スイッチ２６Ａ、２６Ｂ、２８Ａ、２８Ｂのゲートを制御し、各半導体スイッチ２６Ａ、２６Ｂ、２８Ａ、２８Ｂのオン位相を制御する。無効電力補償制御装置３０は、電圧変成器（ＰＴ）３１を通じて系統母線１１に接続され、この電圧変成器３１から、系統母線１１の交流電圧ｖを表わす電圧信号Ｖの供給を受ける。無効電力補償制御装置３０は、また遮断器１６と変圧器２１とを接続する電路に結合された電流変成器（ＣＴ）３３に接続され、この電流変成器３３から、系統母線１１の交流電流ｉを表わす電流信号Ｉの供給を受ける。無効電力補償制御装置３０は、電圧信号Ｖと電流信号Ｉとに基づいて、系統母線１１における無効電力を算出し、この無効電力に見合った無効電力を供給するように、半導体スイッチ２６Ａ、２６Ｂ、２８Ａ、２８Ｂのオン位相を制御する。無効電力制御装置３０は、例えばコンピュータを用いて構成される。

補償キャパシタ装置４０は、この実施の形態１では、単に１つの補償キャパシタ４１を含む。この補償キャパシタ４１は、スイッチ装置４２を通じて負荷１５と並列に系統母線１１に接続される。このスイッチ装置４２は、具体的には、スイッチ接点を有する機械的遮断器で構成される。この機械的遮断器は、半導体スイッチに比較して安価に構成できる。スイッチ装置４２を構成する機械的遮断器は、そのスイッチ接点をオン、オフすることにより、系統母線１１に対して、補償キャパシタ４１の投入と開放を行なう。なお、スイッチ装置４２は、半導体スイッチ、例えばサイリスタを用いて構成することもできる。

補償キャパシタ制御装置１００は、スイッチ装置４２をオン、オフし、系統母線１１に対する補償キャパシタ４１の投入と開放を制御する。この補償キャパシタ制御装置１００は、母線検出電圧出力手段１０１と、補償キャパシタ制御回路１１０と、電圧低下異常クリア判定回路６００と、メモリ８００を有する。この補償キャパシタ制御装置１００は、無効電力補償制御装置３０とともにコンピュータで構成される。メモリ８００は、このコンピュータに内蔵されたメモリである。

母線検出電圧出力手段１０１は、母線電圧検出手段１０２と、乗算手段１０３を含み、乗算手段１０３から、電圧低下異常クリア後母線検出電圧ＶＳＲを出力する。この電圧低下異常クリア後母線検出電圧ＶＳＲは、交流電力系統１０に発生した電圧低下異常がクリアされた後における系統母線１１の交流電圧ｖに比例する。母線電圧検出手段１０２は、電圧変成器３１から出力される電圧信号Ｖを受け、母線検出電圧ＶＳを出力する。この母線検出電圧ＶＳは、系統母線１１の交流電圧ｖに比例する大きさを持つ。

乗算手段１０３は、第１入力ａと、第２入力ｂと、出力ｃを有する。乗算手段１０３の第１入力ａには、母線検出電圧ＶＳが供給される。第２入力ｂには、電圧低下異常クリア判定回路６００から電圧低下異常クリア信号ＣＡＬが供給される。電圧低下異常クリア信号ＣＡＬは、交流電力系統１０が定常状態にある場合、および交流電力系統１０に電圧低下異常が発生した状態では、レベル０となり、電圧低下異常クリア判定回路６００により、その電圧低下異常状態のクリアが判定されるとレベル１となる。電圧低下異常クリア信号ＣＡＬがレベル０であれば、乗算手段１０３の出力ｃは０レベルとなる。電圧低下異常クリア信号ＣＡＬがレベル１になったときに、乗算手段１０３の出力ｃに、電圧低下異常クリア後母線検出電圧ＶＳＲが出力される。この電圧低下異常クリア後母線検出電圧ＶＳＲは、電圧低下異常のクリア後における母線検出電圧ＶＳに等しく、これは、電圧低下異常のクリア後における系統母線１１の交流電圧ｖに比例する大きさを持つ。この電圧低下異常クリア後母線検出検出電圧ＶＳＲは、電圧低下異常の回復過程における電圧上昇異常に伴なう系統母線１１の交流電圧ｖの上昇成分にも比例する。

補償キャパシタ制御回路１１０は、比較回路１１１と、フリップフロップ１１５と、制御信号出力手段１１７を有する。比較回路１１１は、第１、第２の比較手段１１２、１１３を含む。これらの第１、第２の比較手段１１２、１１３の入力は、ともに母線検出電圧出力手段１０１の乗算手段１０３の出力ｃに接続され、第１、第２の比較手段１１２、１１３には、電圧低下異常クリア後母線検出電圧ＶＳＲが供給される。第１の比較手段１１２には、しきい値ＶＬがセットされ、この第１の比較手段１１２は、電圧低下異常クリア後母線検出電圧ＶＳＲとしきい値ＶＬとを比較し、電圧低下異常クリア後母線検出電圧ＶＳＲが、しきい値ＶＬより小さく、ＶＳＲ＜ＶＬであれば、ハイレベル出力を発生する。電圧低下異常クリア後母線検出電圧ＶＳＲがしきい値ＶＬ以上であり、ＶＳＲ≧ＶＬであれば、第１の比較手段１１２の出力はロウレベルとなる。また、第２の比較手段１１３には、しきい値ＶＨ（ＶＨ＞ＶＬ）がセットされ、この第２の比較手段１１３は、電圧低下異常クリア後母線検出電圧ＶＳＲとしきい値ＶＨとを比較し、電圧低下異常クリア後母線検出電圧ＶＳＲが、しきい値ＶＨ以上であり、ＶＳＲ≧ＶＨであれば、ハイレベル出力を発生する。電圧低下異常クリア後母線検出電圧ＶＳＲがしきい値ＶＨより小さく、ＶＳＲ＜ＶＨであれば、第２の比較手段１１３の出力は、ロウレベルとなる。しきい値ＶＬ、ＶＨは、メモリ８００に記憶され、このメモリ８００から第１、第２の比較手段１１２、１１３にセットされる。

フリップフロップ１１５は、セット入力Ｓと、リセット入力Ｒと、一対の出力Ｑ１、Ｑ２を有する。セット入力Ｓは、第１の比較手段１１２の出力に接続され、またリセット入力Ｒは、第２の比較手段１１３の出力に接続される。このフリップフロップ１１５は、セット入力Ｓがハイレベルとなったときにセット状態となり、このセット状態では、出力Ｑ１がハイレベル、出力Ｑ２がロウレベルとなる。また、リセット入力Ｒがハイレベルになったときに、フリップフロップ１１５はリセット状態となり、このリセット状態では、出力Ｑ１がロウレベル、出力Ｑ２がハイレベルとなる。なお、初期状態では、フリップフロップ１１５はリセット状態とされる。

フリップフロップ１１５の出力Ｑ１は、補償キャパシタ４１に対する投入指令Ｉｏｎとなり、フリップフロップ１１５がセット状態となったときに、投入指令Ｉｏｎがハイレベルとなる。フリップフロップ１１５の出力Ｑ２は、補償キャパシタ４１に対する開放指令Ｉｏｆｆとなり、フリップフロップ１１５がリセット状態になったときに、開放指令Ｉｏｆｆがハイレベルになる。

制御信号出力手段１１７は、投入指令Ｉｏｎおよび開放指令Ｉｏｆｆに基づき、スイッチ装置４２に対する制御信号ＳＣを発生し、系統母線１１に対する補償キャパシタ４１の接続状態を制御する。この制御信号ＳＣは、投入指令Ｉｏｎがハイレベルになったときに、スイッチ装置４２をオンに駆動し、系統母線１１に補償キャパシタ４１を投入し、また、開放指令Ｉｏｆｆがハイレベルとなったときに、スイッチ装置４２をオフとして、系統母線１１から補償キャパシタ４１を開放する。

電圧低下異常クリア判定回路６００は、母線検出信号ＶＳに基づき、交流電力系統１０の電圧低下異常状態がクリアされたかどうかを判定し、その異常がクリアされたときに、電圧低下異常クリア信号ＣＡＬをレベル１にする。この電圧低下異常クリア判定回路６００は、電圧比較手段６０１と、フリップフロップ６０２と、乗算手段６０３と、ロウパスフィルタ手段６０４と、電圧勾配検出手段６０５と、電圧勾配比較手段６０６と、フリップフロップ６０７を含む。フリップフロップ６０７の出力Ｑ１から電圧低下異常クリア信号ＣＡＬが出力される。

電圧比較手段６０１は、母線電圧検出手段１０２から母線検出電圧ＶＳを受け、この母線検出電圧ＶＳを、電圧低下異常に対応するしきい値ＶｆＬと比較する。しきい値ＶｆＬは、交流電力系統１０に電圧低下異常が発生したことを検出するレベルに設定される。電圧比較手段６０１は、母線検出電圧ＶＳが、このしきい値ＶｆＬよりも小さく、ＶＳ＜ＶｆＬのときに、交流電力系統１０に電圧低下異常が発生したことを検出し、ハイレベル出力を発生する。

フリップフロップ６０２は、セット入力Ｓと、リセット入力Ｒと、一対の出力Ｑ１、Ｑ２を有する。フリップフロップ６０２のセット入力Ｓは、電圧比較手段６０１の出力に接続され、そのリセット入力Ｒは、第２の比較手段１１３の出力に接続される。このフリップフロップ６０２は、電圧比較手段６０１の出力がハイレベルとなったときにセット状態となり、その出力Ｑ１がハイレベル、すなわちレベル１となる。また、フリップフロップ６０２は、第２の比較手段１１３の出力がハイレベルとなったときにリセット状態となり、その出力Ｑ１がロウレベル、すなわちレベル０となる。

乗算手段６０３は、第１入力ａと、第２入力ｂと、出力ｃを有する。乗算手段６０３の第１入力ａには、母線電圧検出手段１０２から母線検出電圧ＶＳが供給される。乗算手段６０３の第２入力ｂには、フリップフロップ６０２の出力Ｑ１が供給される。このフリップフロップ６０２の出力Ｑ１は、電圧比較手段６０１が電圧低下異常を検出し、その出力がハイレベルとなったときにレベル１となるので、電圧低下異常状態が発生した場合には、乗算手段６０３は、その出力ｃに母線検出電圧ＶＳを発生する。しかし、フリップフロップ６０２の出力Ｑ１は、電圧低下異常が発生しないときにはレベル０となるので、乗算手段６０３の出力ｃは０となる。

ロウパスフィルタ６０４は、電圧低下異常状態が発生した場合に、乗算手段６０３の出力ｃに発生した母線検出電圧ＶＳの基本周波数信号を通過させ、それに含まれる高調波周波数成分を除去する。電圧勾配検出手段６０５は、ロウパスフィルタ６０４を通過した母線検出電圧ＶＳの基本周波数信号の勾配ｄＶＳ／ｄｔを検出する。この勾配ｄＶＳ／ｄｔは、母線検出電圧ＶＳの基本周波数信号の微分出力であり、母線検出電圧ＶＳの振幅の変化に比例する。具体的には、電圧低下異常に伴ない母線検出電圧ＶＳの振幅が減少しておれば、電圧勾配検出手段６０５から出力される勾配ｄＶＳ／ｄｔは小さいが、電圧低下異常がクリアされ、系統母線１１の交流電圧ｖの振幅が定常電圧範囲に向かって急激に増大すれば、電圧勾配検出手段６０５から出力される勾配ｄＶＳ／ｄｔもそれに伴なって増大する。

電圧勾配比較手段６０６は、電圧勾配検出手段６０５から出力される母線検出電圧ＶＳの勾配ｄＶＳ／ｄｔを異常クリアしきい値ＡＬと比較する。この異常クリアしきい値ＡＬは、電圧低下異常のために低下していた母線検出電圧ＶＳの振幅が、その異常クリア時に急激に増大するときに、電圧低下異常がクリアされたと判定できる値に設定される。電圧勾配比較手段６０６は、勾配ｄＶＤ／ｄｔが大きくなり、（ｄＶＳ／ｄｔ）＞ＡＬとなったときに電圧低下異常がクリアされたと判定し、その出力がハイレベルとなる。

フリップフロップ６０７は、セット入力Ｓと、リセット入力Ｒと、一対の出力Ｑ１、Ｑ２を有し、そのセット入力Ｓは、電圧勾配比較手段６０６の出力に接続され、そのリセット入力Ｒは、第２の比較手段１１１３の出力に接続される。このフリップフロップ６０７は、電圧勾配比較手段６０６の出力がハイレベルとなったときにセット状態となり、出力Ｑ１から出力される電圧低下異常クリア信号ＣＡＬがハイレベル、すなわちレベル１となる。フリップフロップ６０７は、ＶＳＲ≧ＶＨとなって、第２の比較手段１１３の出力がハイレベルとなったときに、リセット状態になり、電圧低下異常クリア信号ＣＡＬが０レベルとなる。このフリップフロップ６０７からの電圧低下異常クリア信号ＣＡＬが、母線検出電圧出力手段１０１の乗算手段１０３の第２入力ｂに供給される。

さて、図２は、実施の形態１について、系統母線１１に対する補償キャパシタ４１の投入条件と開放条件を示す動作説明用図表である。図２（ａ）は補償キャパシタ４１の投入条件を、また図２（ｂ）はその開放条件をそれぞれ示す。

交流電力系統１０の電圧低下異常がクリアされた場合において、図２（ａ）に示す通り、電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルが、しきい値ＶＬよりも小さく、ＶＳＲ＜ＶＬであるときには、フリップフロップ１１５は、強制的にセット状態とされ、補償キャパシタ４１は系統母線１１に投入される。この電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルは、電圧低下異常クリア信号ＣＡＬがレベル０からレベル１に変化したときの母線検出電圧ＶＳに等しい。この電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルが、第１の比較手段１１２のしきい値ＶＬより小さいときには、第１の比較手段１１２の出力がハイレベルとなり、フリップフロップ１１５が強制的にセット状態とされ、投入指令Ｉｏｎをハイレベルにするので、補償キャパシタ４１が系統母線１１に投入され、系統母線１１の交流電圧ｖを上昇させ、無効電力補償装置２０の動作点をしきい値ＶＬよりも上昇させ、系統母線１１の交流電圧ｖを安定させる。図３は、この電圧低下異常に対応する母線検出電圧ＶＳと、系統母線１１の無効電力Ｑとの関係を示す特性図である。

図３において、縦軸は母線検出電圧ＶＳを示し、この縦軸と直交するように、第１の比較手段１１２にセットされるしきい値ＶＬと、第２の比較手段１１３にセットされるしきい値ＶＨが示される。横軸は無効電力Ｑを示し、縦軸の左側が進みの無効電力を、また縦軸の右側が遅れの無効電力である。図３の特性ＳＶＣは、無効電力補償装置２０に基づく母線検出電圧ＶＳと無効電力Ｑとの特性であり、特性Ｃ１は交流電力系統１０が健全な定常状態における交流電力系統１０の母線検出電圧ＶＳと、それに対する無効電力Ｑの特性であり、特性Ｃ２は交流電力系統１０の電圧低下異常が発生した異常状態における交流電力系統１０の母線検出電圧ＶＳと、それに対する無効電力Ｑの特性である。

無効電力補償装置２０が系統母線１１に接続され、交流電力系統１０が定常状態にあれば、無効電力補償装置２０は動作点Ｏで動作する。この動作点Ｏは、特性ＳＶＣと特性Ｃ１との交点であり、しきい値ＶＬとしきい値ＶＨのちょうど中間で、縦軸上に位置する。この交流電力系統１０に電圧低下異常が発生し、交流電力系統１０の無効電力特性が、特性Ｃ１から特性Ｃ２に変化した場合を想定する。この場合には、無効電力補償装置２０の動作点は、動作点Ｏから動作点Ａに移る。この動作点Ａは、特性ＳＶＣと特性Ｃ２との交点であり、この動作点Ａにおける母線検出電圧ＶＳは、しきい値ＶＬより小さい。交流電力系統１０の電圧低下異常がクリアされると、フリップフロップ６０７の出力Ｑ１の電圧低下異常クリア信号ＣＡＬがレベル１となり、乗算手段１０３から、電圧低下異常クリア後母線検出電圧ＶＳＲが出力される。動作点Ａに対応する電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルは、第１の比較手段１１２にセットされたしきい値ＶＬよりも小さく、このため、第１の比較手段１１２の出力がハイレベルとなり、フリップフロップ１１５が強制的にセット状態とされ、その出力Ｑ１がハイレベルとなり、投入指令Ｉｏｎがハイレベルとなって、スイッチ装置４２がオンになり、系統母線１１に補償キャパシタ４１が投入される。

補償キャパシタ４１が系統母線１１に投入されることにより、系統母線１１の母線検出電圧ＶＳが点Ｂまで上昇し、交流電力系統１０の無効電力特性は、特性Ｃ２から特性Ｃ３に変化するので、無効電力補償装置２０の動作点は、動作点Ａから動作点Ｃに移る。この動作点Ｃは、特性ＳＶＣと特性Ｃ３との交点であり、この動作点Ｃの母線検出電圧ＶＳは、しきい値ＶＬより大きく、しきい値ＶＨより小さい。このように交流電力系統１０に電圧低下異常が発生した場合、無効電力補償装置２０の特性ＳＶＣとしきい値ＶＬとを協調させて、補償キャパシタ４１を系統母線１１に投入することにより、系統母線１１の母線検出電圧ＶＳは、しきい値ＶＬとしきい値ＶＨとの間の値に制御される。

なお、電圧低下異常が発生しない定常状態では、フリップフロップ６０７がリセット状態を維持し、電圧低下異常クリア後母線検出電圧ＶＳＲはゼロレベルを維持し、フリップフロップ１１５は、リセット状態を維持する。このフリップフロップ１１５のリセット状態では、フリップフロップ１１５の出力Ｑ１はロウレベル、出力Ｑ２がハイレベルとなり、補償キャパシタ４１は系統母線１１から開放された維持を保持する。

次に、交流電力系統１０の電圧低下異常のクリア後の回復過程において、電圧上昇異常が発生し、電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルが、しきい値ＶＨ以上に上昇し、ＶＳＲ≧ＶＨになれば、図２（ｂ）に示す開放条件が満足されるので、補償キャパシタ４１は、投入状態にあっても、強制的に系統母線１１から開放される。この電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルが、第２の比較手段１１３のしきい値ＶＨ以上になれば、第２の比較手段１１３の出力がハイレベルとなり、フリップフロップ１１５が強制的にリセット状態とされ、開放指令Ｉｏｆｆをハイレベルにするので、補償キャパシタ４１が系統母線１１から開放され、系統母線１１の交流電圧ｖを低下させ、無効電力補償装置２０の動作点を低下させ、系統母線１１の交流電圧ｖを安定させる。図４は、この電圧上昇異常に対応する母線検出電圧ＶＳと、系統母線１１の無効電力Ｑとの関係を示す特性図である。

図４において、縦軸は図３と同じ母線検出電圧ＶＳを示し、横軸は図３と同じ無効電力Ｑを示す。特性ＳＶＣおよび特性Ｃ１も、図３と同じである。特性Ｃ４は交流電力系統１０が電圧上昇異常になった場合における交流電力系統１０の母線検出電圧ＶＳに対する無効電力Ｑの特性である。

電圧低下異常のクリア後に補償キャパシタ４１が系統母線１１に投入され、系統母線１１の交流電圧ｖが回復する過程で、交流電力系統１０に電圧上昇異常が発生し、交流電力系統１０の無効電力特性が、特性Ｃ１から特性Ｃ４に変化した場合を想定する。この場合には、無効電力補償装置２０の動作点は、動作点Ｄに移る。この動作点Ｄは、特性ＳＶＣと特性Ｃ４との交点であり、この動作点Ｄにおける母線検出電圧ＶＳは、しきい値ＶＨより大きく、電圧低下異常クリア後母線検出電圧ＶＤＲは、ＶＳＲ≧ＶＨとなる。このため、第２の比較手段１１３の出力がハイレベルとなり、フリップフロップ１１５が強制的にリセット状態とされ、その出力Ｑ２がハイレベルとなり、開放指令Ｉｏｆｆがハイレベルとなって、スイッチ装置４２がオフになり、系統母線１１から補償キャパシタ４１が開放される。

補償キャパシタ４１が系統母線１１から開放されることにより、系統母線１１の母線検出電圧ＶＳが点Ｅまで低下し、交流電力系統１０の無効電力特性は、特性Ｃ４から特性Ｃ５に変化するので、無効電力補償装置２０の動作点は、動作点Ｄから動作点Ｆに移る。この動作点Ｆは、特性ＳＶＣと特性Ｃ５との交点であり、この動作点Ｆの母線検出電圧ＶＳは、しきい値ＶＨより小さく、しきい値ＶＬより大きい。このように交流電力系統１０の電圧上昇異常がクリアされる場合に、無効電力補償装置２０の特性ＳＶＣとしきい値ＶＨとを協調させて、補償キャパシタ４１を系統母線１１から開放することにより、系統母線１１の母線検出電圧ＶＳは、しきい値ＶＬとしきい値ＶＨとの間の値に制御される。

電圧低下異常のクリア後の回復過程で、電圧上昇異常が発生せず、電圧低下異常クリア後母線検出電圧ＶＳＲが、ＶＬ≦ＶＳＲ＜ＶＨの範囲に止まれば、フリップフロップ１１５はセット状態を維持し、系統母線１１に対して補償キャパシタ４１が投入された状態が維持される。

以上のように実施の形態１では、補償キャパシタ制御回路１００は、系統母線１１の電圧低下異常のクリア後における系統母線の交流電圧ｖに対応する電圧低下異常クリア後母線検出電圧ＶＳＲを出力する検出電圧出力手段１０３と、系統母線１１に対する補償キャパシタ４１の接続状態を制御する補償キャパシタ制御回路１１０を有し、補償キャパシタ制御回路１１０は、電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルに応じて、系統母線１１に対する補償キャパシタ４１の接続状態を制御するので、無効電力補償装置２０の容量を小さくしながら、無効電力制御を行ない、系統母線１１の交流電圧ｖを制御することができる。

実施の形態２．
図５は、この発明による交流電力系統の無効電力制御装置の実施の形態２を示す構成図である。この実施の形態２では、実施の形態１の補償キャパシタ装置４０が補償キャパシ
タ装置４０ａに置き換えられ、また実施の形態１の補償キャパシタ制御装置１００が補償キャパシタ制御装置１００ａに置き換えられる。補償キャパシタ装置４０ａは、２つの補償キャパシタ４１Ａ、４１Ｂを含み、これらの補償キャパシタ４１Ａ、４１Ｂがそれぞれスイッチ装置４２Ａ、４２Ｂを通じて系統母線１１に接続される。また、補償キャパシタ制御装置１００ａは、実施の形態１と同じ母線検出電圧出力手段１０１、電圧低下異常クリア判定回路６００と、メモリ８００とともに、補償キャパシタ４１Ａに対する補償キャパシタ制御回路１１０Ａと、補償キャパシタ４１Ｂに対する補償キャパシタ制御回路１１０Ｂを含む。その他は、実施の形態１と同じに構成される。

補償キャパシタ装置４０ａの各スイッチ装置４２Ａ、４２Ｂは、具体的には、スイッチ接点を有する機械的遮断器で構成される。この機械的遮断器は、半導体スイッチに比較して安価に構成できる。スイッチ装置４２Ａ、４２Ｂを構成する機械的遮断器は、そのスイッチ接点をオン、オフすることにより、系統母線１１に対して、補償キャパシタ４１Ａ、４１Ｂの投入と開放を行なう。なお、スイッチ装置４２Ａ、４２Ｂは、半導体スイッチ、例えばサイリスタを用いて構成することもできる。

補償キャパシタ４１Ａに対する補償キャパシタ制御回路１１０Ａは、比較回路１１１Ａと、フリップフロップ１１５Ａと、制御信号出力手段１１７Ａとを含み、比較回路１１１Ａは、第１、第２の比較手段１１２Ａ、１１３Ａを有する。また、補償キャパシタ４１Ｂに対する補償キャパシタ制御回路１１０Ｂは、比較回路１１１Ｂと、フリップフロップ１１５Ｂと、制御信号出力手段１１７Ｂとを含み、比較回路１１１Ｂは、第１、第２の比較手段１１２Ｂ、１１３Ｂを有する。比較回路１１１Ａの第１の比較手段１１２Ａには、しきい値ＶＬ１が、またその第２の比較手段１１３Ａには、しきい値ＶＨ１が、それぞれメモリ８００からセットされる。比較回路１１１Ｂの第１の比較手段１１２Ｂには、しきい値ＶＬ２が、またその第２の比較手段１１３Ｂには、しきい値ＶＨ２が、それぞれメモリ８００からセットされる。これらのしきい値ＶＬ１、ＶＬ２、ＶＨ１、ＶＨ２は、ＶＬ２＜ＶＬ１＜ＶＨ２＜ＶＨ１の関係を持つように設定される。なお、実施の形態２でも、フリップフロップ１１５Ａ、１１５Ｂは、初期状態でリセット状態とされる。

これらのしきい値ＶＬ１、ＶＬ２、ＶＨ１、ＶＨ２の設定を除き、比較回路１１１Ａ、１１１Ｂは、それぞれ実施の形態１の比較回路１１１と同じに構成される。またフリップフロップ１１５Ａ、１１５Ｂは、それぞれ実施の形態１のフリップフロップ１１５と同じに構成される。フリップフロップ１１５Ａの出力Ｑ１を投入指令ＩｏｎＡとし、その出力Ｑ２を開放指令ＩｏｆｆＡとする。またフリップフロップ１１５Ｂの出力Ｑ１を投入指令ＩｏｎＢとし、その出力Ｑ２を開放指令ＩｏｆｆＢとする。制御信号出力手段１１７Ａ、１１７Ｂは、それぞれ実施の形態１の制御信号出力手段１１７と同じに構成される。制御信号出力手段１１７Ａの出力を制御信号ＳＣＡとし、制御信号出力手段１１７Ｂの出力を制御信号ＳＣＢとする。

実施の形態２における電圧低下異常クリア判定回路６００は、実施の形態１と同じであり、その詳細を省略しているが、そのフリップフロップ６０２、６０７のリセット入力Ｒは、ともに、補償キャパシタ制御回路１１０Ａにおける比較回路１１１Ａの第２の比較手段１１３Ａの出力に接続される。

図６は、実施の形態２について、系統母線１１に対する各補償キャパシタ４１Ａ、４１Ｂの投入条件と開放条件を示す動作説明用図表である。図６（ａ）は、系統母線１１に対する補償キャパシタ４１Ａ、４１Ｂの投入条件を、また図６（ｂ）は、系統母線１１に対する補償キャパシタ４１Ａ、４１Ｂの開放条件をそれぞれ示す。

まず、交流電力系統１０に電圧低下異常がクリアされた場合に、図６（ａ）に示すように、電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルが、しきい値ＶＬ２よりも小さく、ＶＳＲ＜ＶＬ２＜ＶＬ１であるときには、補償キャパシタ４１Ａ、４１Ｂがともに系統母線１１に投入される。この電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルは、電圧低下異常クリア信号ＣＡＬがレベル０からレベル１に変化したときの母線検出電圧ＶＳに等しい。この電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルが、第１の比較手段１１２Ｂのしきい値ＶＬ２より小さいときには、補償キャパシタ制御回路１１０Ｂの第１の比較手段１１２Ｂの出力がハイレベルとなり、フリップフロップ１１５Ｂが強制的にセット状態とされ、投入指令ＩｏｎＢをハイレベルにするので、補償キャパシタ４１Ｂが制御信号ＳＣＢにより系統母線１１に投入される。また、このとき、電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルは、第１の比較手段１１２Ａのしきい値ＶＬ１よりも小さいので、補償キャパシタ制御回路１１０Ａの第１の比較手段１１２Ａの出力もハイレベルとなり、フリップフロップ１１５Ａも強制的にセット状態とされ、投入指令ＩｏｎＡもハイレベルとなり、補償キャパシタ４１Ａも制御信号ＳＣＡにより系統母線１１に投入される。

補償キャパシタ４１Ａ、４１Ｂの投入は、図３と同様に、無効電力補償装置２０による特性ＳＶＣと、しきい値ＶＬ１、ＶＬ２とを協調させて行なわれる。補償キャパシタ４１Ａ、４１Ｂの投入により、系統母線１１の交流電圧ｖは上昇し、無効電力補償装置２０の動作点をしきい値ＶＬ１よりも上昇させ、系統母線１１の交流電圧ｖを安定させる。

電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルが、ＶＬ２≦ＶＳＲ＜ＶＬ１である場合には、補償キャパシタ制御回路１１０Ａの第１の比較手段１１２Ａの出力がハイレベルとなるが、補償キャパシタ制御回路１１０Ｂの第１の比較手段１１２Ｂの出力はロウレベルとなる。このため、フリップフロップ１１５Ａは強制的にセット状態とされるが、フリップフロップ１１５Ｂは、リセット状態を維持する。この結果、補償キャパシタ４１Ａが系統母線１１に投入される。フリップフロップ１１５Ｂがリセット状態を維持するので、補償キャパシタ４１Ｂは、系統母線１１から開放された状態を維持する。補償キャパシタ４１Ａの投入は、図３と同様に、無効電力補償装置２０による特性ＳＶＣと、しきい値ＶＬ１、ＶＬ２とを協調させて行なわれる。補償キャパシタ４１Ａの投入により、系統母線１１の交流電圧ｖは上昇し、無効電力補償装置２０の動作点をしきい値ＶＬ１よりも上昇させ、系統母線１１の交流電圧ｖを安定させる。

このように、電圧低下異常がクリアされた場合には、電圧低下異常クリア後母線検出電圧ＶＳＲの初期電圧レベルに対応して、無効電力補償装置２０の特性ＳＶＣとしきい値ＶＬ１、ＶＬ２とを協調させて、ＶＳＲ＜ＶＬ２＜ＶＬ１ならば、補償キャパシタ４１Ａ、４１Ｂをともに系統母線１１に投入し、またＶＬ２≦ＶＳＴ＜ＶＬ１ならば、補償キャパシタ４１Ｂを系統母線１１に投入することにより、系統母線１１の母線検出電圧ＶＳは、しきい値ＶＬ１としきい値ＶＨ２との間の値に制御される。

次に、交流電力系統１０の電圧低下異常のクリア後の回復過程において、電圧上昇異常が発生し、電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルが、しきい値ＶＨ１以上に上昇し、ＶＨ２＜ＶＨ１≦ＶＳＲになれば、図６（ｂ）に示す開放条件が満足されるので、補償キャパシタ４１Ａ、４１Ｂは、投入状態にあっても、強制的に系統母線１１から開放される。この電圧低下異常のクリア後の回復過程において、電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルが、第１の比較手段１１３Ａのしきい値ＶＨ１より大きく、ＶＨ２＜ＶＨ１≦ＶＳＲとなったときには、補償キャパシタ制御回路１１０Ａの第２の比較手段１１３Ａの出力がハイレベルとなり、フリップフロップ１１５Ａが強制的にリセット状態とされ、開放指令ＩｏｆｆＡをハイレベルにするので、補償キャパシタ４１Ａが制御信号ＳＣＡにより系統母線１１から強制的に開放される。また、このとき、電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルは、第２の比較手段１１３Ｂのしきい値ＶＨ２よりも大きいので、補償キャパシタ制御回路１１０Ｂの第２の比較手段１１３Ｂの出力もハイレベルとなり、フリップフロップ１１５Ｂも強制的にリセット状態とされ、開放指令ＩｏｆｆＢもハイレベルとなり、補償キャパシタ４１Ｂも制御信号ＳＣＢにより系統母線１１から強制的に開放される。

補償キャパシタ４１Ａ、４１Ｂの開放は、図４と同様に、無効電力補償装置２０による特性ＳＶＣと、しきい値ＶＨ１、ＶＨ２とを協調させて行なわれる。補償キャパシタ４１Ａ、４１Ｂの開放により、系統母線１１の交流電圧ｖは低下し、無効電力補償装置２０の動作点をしきい値ＶＨ２よりも低下させ、系統母線１１の交流電圧ｖを安定させる。

電圧低下異常のクリア後の回復過程において、電圧上昇異常が発生しても、電圧低下異常クリア後母線検出電圧ＶＳＲが、ＶＨ２≦ＶＳＲ＜ＶＨ１の範囲までしか上昇しない場合には、補償キャパシタ制御回路１１０Ｂの第２の比較手段１１３Ｂの出力がハイレベルとなるが、補償キャパシタ制御回路１１０Ａの第２の比較手段１１３Ａの出力はロウレベルとなる。このため、フリップフロップ１１５Ｂは強制的にリセット状態とされるが、フリップフロップ１１５Ａは、セット状態を維持する。この結果、補償キャパシタ４１Ｂは、図６（ｂ）に示すように、開放条件が満足され、系統母線１１から開放されるが、補償キャパシタ４１Ａは投入状態を維持する。補償キャパシタ４１Ｂの開放は、図４と同様に、無効電力補償装置２０による特性ＳＶＣと、しきい値ＶＨ１、ＶＨ２とを協調させて行なわれる。補償キャパシタ４１Ｂの開放により、系統母線１１の交流電圧ｖは低下し、無効電力補償装置２０の動作点をしきい値ＶＨ２よりも低下させ、系統母線１１の交流電圧ｖを安定させる。

電圧低下異常のクリア後の回復過程において、電圧上昇異常が発生せずに、電圧低下異常クリア後母線検出電圧ＶＳＲが、ＶＳＲ＜ＶＨ２＜ＶＨ１の範囲に止まれば、補償キャパシタ制御回路１１０Ａ、１１０Ｂの各第１の比較手段１１２Ａ、１１２Ｂの出力はともに、ロウレベルであり、フリップフロップ１１５Ａ、１１５Ｂは、ともにセット状態を維持し、補償キャパシタ４１Ａ、４１Ｂはともに系統母線１１に投入された状態を維持する。

このように、電圧低下異常のクリア後の回復過程において、電圧上昇異常が発生した場合には、電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルに対応して、無効電力補償装置２０の特性ＳＶＣとしきい値ＶＨ１、ＶＨ２とを協調させて、電圧低下異常クリア後母線検出電圧ＶＳＲが、ＶＨ２＜ＶＨ１≦ＶＳＲの範囲まで上昇すれば、補償キャパシタ４１Ａ、４１Ｂをともに系統母線１１から強制的に開放し、またＶＨ２≦ＶＳＲ＜ＶＨ１の範囲までしか上昇しないならば、補償キャパシタ４１Ｂを系統母線１１から強制的に開放することにより、系統母線１１の母線検出電圧ＶＳは、しきい値ＶＬ１としきい値ＶＨ２との間の値に制御される。

以上のように実施の形態２では、補償キャパシタ装置４０ａが補償キャパシタ４１Ａ、４１Ｂを含み、補償キャパシタ制御装置１００ａは、系統母線１１に対する補償キャパシタ４１Ａの接続状態を制御する補償キャパシタ制御回路１１０Ａと、系統母線に対する補償キャパシタ４１Ｂの接続状態を制御する補償キャパシタ制御回路１１０Ｂを含み、これらの補償キャパシタ制御回路１１０Ａ、１１０Ｂは、それぞれ電圧低下異常クリア後母線検出電圧ＶＳＲの電圧レベルに基づき、系統母線１１に対する補償キャパシタ４１Ａ、４１Ｂの接続状態を制御するので、無効電力補償装置２０の容量を小さくしながら、実施の形態１よりも、きめ細かく無効電力制御を行ない、系統母線１１の交流電圧ｖを制御することができる。

この発明による交流電力系統の無効電力制御装置の実施の形態１を示す構成図である。実施の形態１について、系統母線に対する補償キャパシタの投入条件と開放条件を示す動作説明用図表である。実施の形態１について、交流電力系統の電圧低下異常が発生した場合における無効電力補償装置の電圧対無効電力特性を用いた動作説明図である。実施の形態１について、交流電力系統の電圧上昇異常が発生した場合における無効電力補償装置の電圧対無効電力特性を用いた動作説明図である。この発明による交流電力系統の無効電力制御装置の実施の形態２を示す構成図である。実施の形態２について、系統母線に対する各補償キャパシタの投入条件と開放条件を示す動作説明用図表である。

符号の説明

１０：交流電力系統、１１：系統母線、２０：無効電力補償装置、
３０：無効電力補償制御装置、４０、４０ａ：補償キャパシタ装置、
４１、４１Ａ、４１Ｂ：補償キャパシタ、４２、４２Ａ、４２Ｂ：機械式遮断器、
１００、１００ａ：補償キャパシタ制御装置、１０１：母線検出電圧出力回路、
１１０、１１０Ａ、１１０Ｂ：補償キャパシタ制御回路。

Claims

交流電力系統の系統母線に、キャパシタとリアクトルと半導体スイッチを含む無効電力補償装置、および少なくとも１つの補償キャパシタを含む補償キャパシタ装置を接続し、前記系統母線の交流電圧の変動に応じて無効電力を制御する交流電力系統の無効電力制御装置であって、前記無効電力補償装置を制御する無効電力補償制御装置と、前記系統母線に対する前記補償キャパシタの接続状態を制御する補償キャパシタ制御装置を備え、
前記無効電力補償制御装置は、前記系統母線の無効電力に応じて前記半導体スイッチを制御し、
前記補償キャパシタ制御装置は、前記系統母線に発生した電圧低下異常がクリアされた後における前記系統母線の交流電圧に対応する電圧低下異常クリア後母線検出電圧を出力する母線検出電圧出力手段と、前記電圧低下異常クリア後母線検出電圧の電圧レベルに基づいて、前記系統母線に対する前記補償キャパシタの接続状態を制御する補償キャパシタ制御回路と、電圧低下異常クリア信号を発生し、この電圧低下異常クリア信号を前記母線検出電圧出力手段に供給する電圧低下異常クリア判定回路を有し、
前記電圧低下異常クリア信号は、前記系統母線に電圧低下異常が発生していない状態と前記電圧低下異常が発生した状態では第１レベルとなり、前記電圧低下異常が発生した後それがクリアされた状態で第２レベルとなり、
前記母線検出電圧出力手段は、前記電圧低下異常クリア信号が前記第１レベルであるときには、前記電圧低下異常クリア後母線検出電圧を発生せずに、前記電圧低下異常クリア信号が前記第２レベルとなったときに、前記電圧低下異常クリア後母線検出電圧を出力ように構成され、
前記系統母線に前記電圧低下異常が発生し、この電圧低下異常がクリアされる場合に、前記無効電力補償制御装置と前記補償キャパシタ制御装置がともに機能することを特徴とする交流電力系統の無効電力制御装置。
請求項１記載の交流電力系統の無効電力制御装置であって、前記補償キャパシタ制御回路は、前記電圧低下異常クリア後母線検出電圧の電圧レベルが、しきい値ＶＬよりも小さいときに、前記系統母線に前記補償キャパシタを投入し、また、前記電圧低下異常クリア後母線検出電圧の電圧レベルが、しきい値ＶＨ（ＶＨ＞ＶＬ）以上になったときに、前記系統母線から前記補償キャパシタを開放することを特徴とする交流電力系統の無効電力制
御装置。
請求項２記載の交流電力系統の無効電力制御装置であって、前記補償キャパシタ制御装置はコンピュータで構成され、前記しきい値ＶＬ、ＶＨが、そのコンピュータのメモリに保持されることを特徴とする交流電力系統の無効電力制御装置。
請求項２記載の交流電力系統の無効電力制御装置であって、前記補償キャパシタ制御装置は、前記無効電力補償装置の交流電圧／無効電力特性と前記しきい値ＶＬ、ＶＨとを協調させて、前記系統母線に対する前記補償キャパシタの接続状態を制御することを特徴とする交流電力系統の無効電力制御装置。
請求項１記載の交流電力系統の無効電力制御装置であって、前記補償キャパシタ装置が第１、第２の補償キャパシタを含み、前記補償キャパシタ制御装置は、前記系統母線に対する前記第１の補償キャパシタの接続状態を制御する第１の補償キャパシタ制御回路と、前記系統母線に対する前記第２の補償キャパシタの接続状態を制御する第２の補償キャパシタ制御回路を含み、前記第１、第２の補償キャパシタ制御回路は、それぞれ前記電圧低下異常クリア後母線検出電圧の電圧レベルに基づき、前記系統母線に対する前記第１、第２の補償キャパシタの接続状態を制御することを特徴とする交流電力系統の無効電力制御装置。
請求項５記載の交流電力系統の無効電力制御装置であって、前記第１の補償キャパシタ制御回路は、前記電圧低下異常クリア後母線検出電圧の電圧レベルが、しきい値ＶＬ１よりも小さいときに、前記系統母線に前記第１の補償キャパシタを投入し、また、前記第２の補償キャパシタ制御回路は、前記電圧低下異常クリア後母線検出電圧の電圧レベルが、しきい値ＶＬ２（ＶＬ２＜ＶＬ１）より小さいときに、前記系統母線に前記第２の補償キャパシタを投入し、
また、前記第１の補償キャパシタ制御回路は、前記電圧低下異常クリア後母線検出電圧の電圧レベルが、しきい値ＶＨ１（ＶＨ１＞ＶＬ１）以上になったときに、前記系統母線から前記第１の補償キャパシタを開放し、また、前記第２の補償キャパシタ制御回路は、前記電圧低下異常クリア後母線検出電圧の電圧レベルが、ＶＨ２（ＶＬ２＜ＶＨ２＜ＶＨ１）以上になったときに、前記系統母線から前記第２の補償キャパシタを開放することを特徴とする交流電力系統の無効電力制御装置。
請求項６記載の交流電力系統の無効電力制御装置であって、前記補償キャパシタ制御装置がコンピュータで構成され、前記しきい値ＶＬ１、ＶＬ２、ＶＨ１、ＶＨ２が、そのコンピュータのメモリに保持されることを特徴とする交流電力系統の無効電力制御装置。
請求項６記載の交流電力系統の無効電力制御装置であって、前記補償キャパシタ制御装置は、前記無効電力補償装置の交流電圧／無効電力特性と、前記しきい値ＶＬ１、ＶＬ２、ＶＨ１、ＶＨ２とを協調させて、前記系統母線に対する前記第１、第２の補償キャパシタの接続状態を制御することを特徴とする交流電力系統の無効電力制御装置。
請求項１記載の交流電力系統の無効電力制御装置であって、前記無効電力補償装置は、静止形無効電力補償装置であり、この静止形無効電力補償装置は、半導体スイッチを制御することにより、前記系統母線に供給する無効電力を制御することを特徴とする交流電力系統の無効電力制御装置。
請求項１記載の交流電力系統の無効電力制御装置であって、前記系統母線と、前記補償キャパシタとの間に、スイッチ接点を有するスイッチ装置が接続され、前記スイッチ接点は、前記補償キャパシタ制御回路によりオン、オフされ、前記系統母線に対する前記補償
キャパシタの投入と開放を行なうことを特徴とする交流電力系統の無効電力制御装置。