JP4877482B2 - PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 - Google Patents

PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 Download PDF

Info

Publication number
JP4877482B2
JP4877482B2 JP2006108307A JP2006108307A JP4877482B2 JP 4877482 B2 JP4877482 B2 JP 4877482B2 JP 2006108307 A JP2006108307 A JP 2006108307A JP 2006108307 A JP2006108307 A JP 2006108307A JP 4877482 B2 JP4877482 B2 JP 4877482B2
Authority
JP
Japan
Prior art keywords
pci express
host
link
input
lane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006108307A
Other languages
English (en)
Other versions
JP2007280237A (ja
Inventor
高裕 小石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006108307A priority Critical patent/JP4877482B2/ja
Priority to US11/783,346 priority patent/US20070239925A1/en
Publication of JP2007280237A publication Critical patent/JP2007280237A/ja
Application granted granted Critical
Publication of JP4877482B2 publication Critical patent/JP4877482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、コンピュータシステムのコンポーネント間を電気的に接続する内部インターフェースに関し、特に、PCI(Peripheral Component Interconnect) Express(商標または登録商標)リンクならびにPCI Expressリンクの動的再構成方法に関する。
複数のホストを有するマルチホストコンピュータシステムにおいて、ホスト対スロット部の組み合わせを切り替える動的I/O(入力/出力)再構成技術は、既存である。しかし、これまでの技術では、各スロット部に割り当てられる帯域幅は、スロット部毎に固定であった。このため、広い帯域幅を必要とするカードをいずれかのスロット部に適用するためには、その帯域幅を満たすハードウエアをシステムに実装する必要があった。
一方、シングルホストコンピュータシステムの例として、一つのホストブリッジと、これに対して用意された2またはそれを超える数のスロット部とを、再構成可能に接続するPCI Expressリンクを含むシステムが、特許文献1、2に開示されている。
特許文献1には、ホストブリッジと、複数のスロット部と、リンクコントローラとしてのスイッチと、リンク構成制御装置とを有するPCI Expressリンクが開示されている。
また、特許文献2には、画像処理システムにおいて、ホストブリッジと、複数のスロット部と、リンクコントローラとしての接続部と、経路制御や経路判断等を行うための制御部とを有するPCI Expressリンクが開示されている。
これら文献に開示されたPCI Expressリンクは、再構成の際に、各スロット部に対して割り当てる帯域幅を調整することができる。
特開2005−141739号公報 特開2005−210653号公報
特許文献1、2に開示されたPCI Expressリンクのどちらも、シングルホスト環境を前提としている。このため、仮に、これらPCI Expressリンクをマルチホストシステムに適用した場合は、ホスト毎に接続可能なスロット部が限定される。また、帯域の割り当てを調整できるスロット部は、同じホストに接続可能なスロット部に限られる。
例えば、ホストAおよびBと、スロット部a、b、c、およびdとを有するPCI Expressリンクにおいては、ホストAにはスロット部aおよびbのみが接続可能である一方、ホストBにはスロット部cおよびdのみが接続可能である。そして、スロット部aとスロット部bとの間でのみ、帯域の割り当てが可能である一方、スロット部cとスロット部dとの間でのみ、帯域の割り当てが可能である。
即ち、一方のホストは、他方のホストの配下のスロット部に、接続することも帯域を割り当てることもできない。したがって、特許文献1、2に開示されたPCI Expressリンクのどちらも、スロット部に接続され得るカードの要求やシステムの障害に対して、それらの内容次第では、満足な再構成をなすことができない。
それ故、本発明の課題は、マルチホストコンピュータシステムにおいてホスト対スロット部の組み合わせをスロット部に接続され得るカードの要求やシステムの障害に対して満足に再構成することができるPCI Expressリンクを提供することである。
本発明によれば、複数のホストに複数のスロット部を、第1段および第2段の切替手段を介して、該複数のホストと該複数のスロットとの組み合わせならびに接続経路の帯域幅を変更可能に接続することを特徴とするPCI Expressリンクが得られる。
本発明によればまた、前記第1段の切替手段は、前記複数のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定し、前記第2段の切替手段は、前記複数のホストの前記入出力ポートに前記複数のスロット部を、該入出力ポートと該複数のスロットとの組み合わせを変更可能に接続する前記PCI Expressリンクが得られる。
前記PCI Expressリンクにおいて、前記複数のホストならびに前記複数のスロット部の各状態を監視すると共に、当該監視結果に応じて前記第1段および前記第2段の切替手段の各動作を制御する外部コントローラを有していてもよい。
前記PCI Expressリンクにおいて、前記外部コントローラは、前記複数のホストならびに前記複数のスロット部の監視結果と、当該監視結果に応じてとるべき前記第1段および前記第2段の切替手段の動作制御内容との対応を更新的に記憶する管理テーブルを備えていてもよい。
前記PCI Expressリンクにおいて、前記第2段の切替手段に障害が発生した場合に代わりに用いられる代替の切替手段を有していてもよい。
本発明によればさらに、前記複数のホストは、第1のホストと、第2のホストとを有し、前記第1段の切替手段は、前記第1のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第1のリンクコントローラと、前記第2のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第2のリンクコントローラとによって構成され、前記第2段の切替手段は、前記第1および前記第2のホストの前記入出力ポートに前記複数のスロット部を、該入出力ポートと該複数のスロットとの組み合わせを変更可能に接続するクロスポイントスイッチによって構成されている前記PCI Expressリンクが得られる。
本発明によればまた、前記複数のホストと、前記複数のスロット部と、請求項1乃至6のいずれか1つに記載の前記PCI Expressリンクとを有することを特徴とするマルチホストコンピュータシステムが得られる。
本発明によればさらに、複数のホストに複数のスロット部を、第1段および第2段の切替工程を経て、該複数のホストと該複数のスロットとの組み合わせならびに接続経路の帯域幅を変更可能に接続することを特徴とするPCI Expressリンクの再構成方法が得られる。
本発明によればまた、前記第1段の切替工程においては、前記複数のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定し、前記第2段の切替工程においては、前記複数のホストの前記入出力ポートに前記複数のスロット部を、該入出力ポートと該複数のスロットとの組み合わせを変更可能に接続する前記PCI Expressリンクの再構成方法が得られる。
前記PCI Expressリンクの再構成方法において、前記複数のホストならびに前記複数のスロット部の各状態を監視すると共に、当該監視結果に応じて前記第1段および前記第2段の切替工程の各処理を制御する外部コントロール工程を有していてもよい。
前記PCI Expressリンクの再構成方法において、前記外部コントロール工程においては、前記複数のホストならびに前記複数のスロット部の監視結果と、当該監視結果に応じてとるべき前記第1段および前記第2段の切替手段の動作制御内容との対応を更新的に記憶してもよい。
前記PCI Expressリンクの再構成方法において、前記第2段の切替手段に障害が発生した場合に代わりに実行される代替の切替工程を有していてもよい。
本発明によればさらに、前記複数のホストは、第1のホストと、第2のホストとを有し、前記第1段の切替工程は、前記第1のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第1のリンクコントロール工程と、前記第2のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第2のリンクコントロール工程とを含み、前記第2段の切替工程は、前記第1および前記第2のホストの前記入出力ポートに前記複数のスロット部を、該入出力ポートと該複数のスロットとの組み合わせを変更可能に接続するクロスポイントスイッチング工程を含む前記PCI Expressリンクの再構成方法が得られる。
本発明によるPCI Expressリンクは、マルチホストコンピュータシステムにおいて、想定され得るスロットに接続され得るカードの全ての要求やシステムの全ての障害に対して、全てのホスト対スロットの組み合わせをとることができる。このため、本発明によるPCI Expressリンクは、満足に再構成することができる。
つまり、本発明によるPCI Expressリンクは、システム内の全てのホストと全てのスロットの状態に応じて柔軟に帯域を割り当てることができることである。
例えば、ユーザの任意のタイミングで任意のスロットに帯域を割り当てることができる。即ち、昼間はネットワークコントローラに帯域を多く割り当ててネットワークサービスを重視した構成をとる一方、夜間はディスク接続カードに帯域を多く割り当ててバックアップを効率よく実施すること等が可能である。
本発明によるPCI Expressリンクは、複数のホストに複数のスロット部を、第1段および第2段の切替手段を介して、複数のホストと複数のスロットとの組み合わせならびに接続経路の帯域幅を変更可能に接続する。
第1段の切替手段は、複数のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する。第2段の切替手段は、複数のホストの入出力ポートに複数のスロット部を、入出力ポートと複数のスロットとの組み合わせを変更可能に接続する。
本PCI Expressリンクは、複数のホストならびに複数のスロット部の各状態を監視すると共に、当該監視結果に応じて第1段および第2段の切替手段の各動作を制御する外部コントローラをさらに有していてもよい。さらに、この外部コントローラは、複数のホストならびに複数のスロット部の監視結果と、当該監視結果に応じてとるべき第1段および第2段の切替手段の動作制御内容との対応を更新的に記憶する管理テーブルを備えていてもよい。
本PCI Expressリンクにおいて、複数のホストは、第1のホストと、第2のホストとを有している。第1段の切替手段は、第1のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第1のリンクコントローラと、第2のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第2のリンクコントローラとによって構成されている。第2段の切替手段は、第1および第2のホストの入出力ポートに複数のスロット部を、入出力ポートと複数のスロットとの組み合わせを変更可能に接続するクロスポイントスイッチによって構成されている。
以下、図面を参照して、本発明によるPCI Expressリンクについて詳細に説明する。
[実施例1]
図1を参照すると、本発明の実施例1によるPCI Expressリンクは、マルチホストコンピュータシステムに適用され、複数のホストAおよびBと複数のスロット部F、G、H、およびIとの間を、第1段および第2段の切替手段を介して、ホストAおよびBとスロット部F、G、H、およびIとの組み合わせならびに接続経路の帯域幅を変更可能に接続する。
ホストAは、ホストブリッジ3と、リンクコントローラ5とを有している。ホストブリッジ3は、4レーン帯域を持つ二つのPCI Expressポートを有している。リンクコントローラ5は、ホストブリッジ3のPCI Expressポートと接続可能である。ホストBは、ホストブリッジ4と、リンクコントローラ6とを有している。ホストブリッジ4は、4レーン帯域を持つ二つのPCI Expressポートを有している。リンクコントローラ6は、ホストブリッジ4のPCI Expressポートと接続可能である。
本PCI Expressリンクにおいて、第1段の切替手段は、ホストAの入出力ポートのレーンアサインおよびレーン数を変更可能に設定するリンクコントローラ5と、ホストBの入出力ポートのレーンアサインおよびレーン数を変更可能に設定するリンクコントローラ6とによって構成されている。
第2段の切替手段は、ホストAおよびBの入出力ポートにスロット部F、G、H、およびIを、入出力ポートとスロット部F、G、H、およびIとの組み合わせを変更可能に接続するクロスポイントスイッチ7によって構成されている。
さらに、本PCI Expressリンクは、複数のホストならびに複数のスロット部の各状態を監視すると共に、当該監視結果に応じて第1段および第2段の切替手段の各動作を制御するホストAおよびBならびにスロット部F、G、H、およびIの各状態を監視すると共に、この監視結果に応じてリンクコントローラ5および6ならびにクロスポイントスイッチ7の各動作を制御する外部コントローラ8を有している。外部コントローラ8は、ホストAおよびBならびにスロット部F、G、H、およびIの監視結果と、当該監視結果に応じてとるべきリンクコントローラ5および6ならびにクロスポイントスイッチ7の動作制御内容との対応を更新的に記憶する管理テーブル9を備えている。
図2は、図1に示されたリンクコントローラ5または6の詳細な構成の一例を示している。図2において、外部コントローラからの切り替え指示を受け付けるインターフェース21は、切り替え部(MUltipleX switch)16、17を制御する。ホストブリッジ3または4とリンクコントローラ5または6との間は、それぞれ4レーン分の帯域を持つ二つのPCI Expressバス14、15によって接続可能である。また、リンクコントローラ5または6のI/O接続側ポート19は、PCI Express4レーン分の帯域を持っている。
図3は、図1に示されたクロスポイントスイッチ7の接続の一例を示している。図3に示されるように、スロット部F、G、H、Iは、それぞれ4レーン分の帯域を持つPCI Expressバス28、29、30、31によって、クロスポイントスイッチ7と接続可能である。クロスポイントスイッチ7の設定は、外部コントローラ8からのクロスポイントスイッチ制御信号32によってなされる。また、スロット部F、G、H、Iはそれぞれ、外部コントローラ8がPCI Expressカードの要求帯域を確認するための診断バス33、34、35、36を有している。尚、クロスポイントスイッチ7の詳細かつ具体的な構成は、当業者にとって知られており、また本発明の要旨と直接関係しないので、その詳細な説明は省略する。
尚、本実施例では、ホストブリッジからのPCI Expressポートとして4レーン帯域を持つ2ポートを想定しているが、さらに多数のポートおよび帯域を用意してもよい。
また、図2のリンクコントローラについては、クロスポイントスイッチによって構成してもよい。
(PCI Expressカード挿入)
次に、スロット部が持つ帯域以上の帯域を必要とするPCI Expressカードが新たに実装された時の動作を説明する。
図4(a)は、PCI Expressカードが実装される前のシステムを示す。
図4(a)において、ホストAのホストブリッジ3およびホストBのホストブリッジ4はそれぞれ、4レーン帯域のPCI Expressポートを二つ有している。
リンクコントローラ5は、図4(b)中、破線によって示されるように、ホストブリッジ3のポート1および2から2レーン帯域ずつに絞って4レーン帯域の一つのPCI Expressリンク52としている。
リンクコントローラ6も、図4(c)中、破線によって示されるように、ホストブリッジ4のポート1および2から2レーン帯域ずつに絞って4レーン帯域の一つのPCI Expressリンク53としている。
クロスポイントスイッチ7は、図4(a)中、破線によって示されるように、リンクコントローラ5、6の4レーン帯域の二つのPCI Expressリンクを2レーン帯域の4つのPCI Expressリンクとしている。クロスポイントスイッチ7の2レーン帯域の4つのPCI Expressリンクはそれぞれ、スロット部F、G、H、およびIに接続されている。
現時点では、いずれのスロット部にもカードが挿入されていないため、全てのスロット部の電源は入っていない。
一方、ホストAのホストブリッジ3は、そのPCI Expressポート1および2それぞれのリンク先であるスロット部FおよびGに、電源が供給されているカードが挿入されているか否かを、定期的に監視している。ホストBのホストブリッジ4も、そのPCI Expressポート1および2それぞれのリンク先であるスロット部HおよびIに、電源が供給されているカードが挿入されているか否かを、定期的に監視している。
いま、スロット部GにPCI Expressカードが挿入される。このPCI Expressカードは、4レーン帯域を必要とするものである。
図5(a)を参照すると、PCI Expressカードがスロット部Gに挿入されると、スロット部GのPresence信号が変化し、外部コントローラ8に通知される。尚、この時点では、スロット部Gには電源が入っていない。
Presence信号の変化を検出した外部コントローラ8は、診断バスを介して、PCI Expressカードの使用帯域を読み出す。
外部コントローラ8は、管理テーブル9を参照して、PCI Expressカードの要求している帯域が、現在割り当てているスロット部の帯域よりも大きいと判断し、リンクコントローラ5およびクロスポイントスイッチ7に対して制御指示を出力する。
外部コントローラ8から制御指示を受けたリンクコントローラ5は、図5(b)において示されるように、ホストブリッジ3のポート1とPCI Expressリンク52との間の2レーン帯域のリンクならびにポート2とPCI Expressリンク52との間の2レーン帯域のリンクを、ホストブリッジ3のポート1とPCI Expressリンク52との間の4レーン帯域のリンクに変更する。
尚、図5(c)中、破線によって示されるように、リンクコントローラ6におけるホストブリッジ4のポート1とPCI Expressリンク53との間の2レーン帯域のリンクならびにポート2とPCI Expressリンク53との間の2レーン帯域のリンクは、維持される。
外部コントローラ8から制御指示を受けたクロスポイントスイッチ7は、図5(a)において示されるように、ホストA(リンクコントローラ5のPCI Expressリンク52)とスロット部FおよびGのうちのスロット部Fとの間のリンクを解消する一方、ホストAとスロット部Gとの間のリンクを2レーン帯域から4レーン帯域に変更する。
尚、クロスポイントスイッチ7におけるホストB(リンクコントローラ6のPCI Expressリンク53)とスロット部HおよびIとの間の2レーン帯域のリンクはそれぞれ、維持される。
外部コントローラ8は、これらのリンク変更制御後に、スロット部Gへの電源供給を開始する。
電源が供給されたスロット部Gは、ホストブリッジ3による監視に対して応答する。スロット部Gから応答を受けたホストブリッジ3は、そのPCI Expressポート1のリンク先であるスロット部Gに挿入されたPCI Expressカードに、リンク幅調停コマンドを発行する。そして、図5(a)および図5(b)中、実線によって示されるように、リンクコントローラ5およびクロスポイントスイッチ7を介して、ホストAとスロット部Gに実装されたPCI Expressカードとの間が4レーン帯域で接続され、そのPCI Expressカードを用いてシステムが稼働する。
(スロット部故障)
次に、スロット部が故障した時の動作を説明する。
図6(a)は、スロット部が故障する前のシステムを示す。
図6(a)において、スロット部GおよびHにはそれぞれ、4レーン帯域を必要とするPCI Expressカードが挿入されている。いま、本システムにおいて、スロット部Gに挿入されたPCI Expressカードが使用されている一方、スロット部Hに挿入されたPCI Expressカードは予備として未使用である。
ホストAのホストブリッジ3およびホストBのホストブリッジ4はそれぞれ、4レーン帯域のPCI Expressポートを二つ有している。
リンクコントローラ5は、図6(b)中、実線によって示されるようにホストブリッジ3のポート1から4レーン帯域のPCI Expressリンク52としている一方、ポート2とPCI Expressリンク52との間は0レーン帯域としている。
リンクコントローラ6は、図6(c)中、破線によって示されるようにホストブリッジ4のポート1から4レーン帯域のPCI Expressリンク53としている一方、ポート2とPCI Expressリンク53との間は0レーン帯域としている。
クロスポイントスイッチ7は、図6(a)中、実線によって示されるようにリンクコントローラ5とスロット部Gとの間を4レーン帯域のPCI Expressリンクとすると共に、破線によって示されるようにリンクコントローラ6とスロット部Hとの間も4レーン帯域のPCI Expressリンクとしている。スロット部FおよびIへは、0レーン帯域としている。
現時点では、スロット部Gにカードが挿入されているため、スロット部Gの電源が入っている。スロット部Hにもカードが挿入されているが、予備としてのスロット部Hには電源が入っていない。予備としてのスロット部Hに通常時には電源供給しないことは、外部コントローラ8の管理テーブル9に予め記憶されている。
一方、ホストAのホストブリッジ3は、そのPCI Expressポート1および2それぞれのリンク先であるスロット部FおよびGに、電源が供給されているカードが挿入されているか否かを、定期的に監視している。ホストBのホストブリッジ4も、そのPCI Expressポート1および2それぞれのリンク先であるスロット部HおよびIに、電源が供給されているカードが挿入されているか否かを、定期的に監視している。
電源が供給されたスロット部Gは、ホストブリッジ3による監視に対して応答する。スロット部Gから応答を受けたホストブリッジ3は、そのPCI Expressポート1のリンク先であるスロット部Gに挿入されたPCI Expressカードに、リンク幅調停コマンドを発行する。そして、図6(a)および図6(b)中、実線によって示されるように、リンクコントローラ5およびクロスポイントスイッチ7を介して、ホストAとスロット部Gに実装されたPCI Expressカードとの間が4レーン帯域で接続され、PCI Expressカードを用いてシステムが稼働している。
いま、図6(a)に示されたシステムのスロット部Gが故障し、使用不可能となった。
図7(a)を参照すると、スロットGの故障を検出した外部コントローラ8は、管理テーブル9を参照してホストBに割り当てられていた未使用のスロット部Hを認識し、クロスポイントスイッチ7に対して制御指示を出力する。
外部コントローラ8から制御指示を受けたクロスポイントスイッチ7は、図7(a)において示されるように、ホストA(リンクコントローラ5のPCI Expressリンク52とスロット部Gとの間のリンクならびにホストB(リンクコントローラ6のPCI Expressリンク53)とスロット部Hとの間のリンクを解消する一方、ホストAとスロット部Hとの間の4レーン帯域のリンクを敷設する。
尚、図7(b)中、実線によって示されるように、リンクコントローラ5におけるホストブリッジ3のポート1とPCI Expressリンク52との間の4レーン帯域のリンクは、維持される。また、図7(c)中、破線によって示されるように、リンクコントローラ6におけるホストブリッジ4のポート1とPCI Expressリンク53との間の4レーン帯域のリンクも、維持される。
外部コントローラ8は、このリンク変更制御後に、スロット部Hへの電源供給を開始する。
電源が供給されたスロット部Hは、ホストブリッジ3による監視に対して応答する。スロット部Hから応答を受けたホストブリッジ3は、そのPCI Expressポート1のリンク先であるスロット部Hに挿入された予備のPCI Expressカードに、リンク幅調停コマンドを発行する。そして、図7(a)および図7(b)中、実線によって示されるように、リンクコントローラ5およびクロスポイントスイッチ7を介して、ホストAとスロット部Hに実装されたPCI Expressカードとの間が4レーン帯域で接続され、このPCI Expressカードを用いてシステムが稼働する。
(ホスト障害)
次に、ホストに障害が発生した時の動作を説明する。
現時点では、図8(a)および図8(b)中、実線によって示されるように、リンクコントローラ5およびクロスポイントスイッチ7を介して、現用のホストAとスロット部Gに実装されたPCI Expressカードとの間が4レーン帯域で接続され、そのPCI Expressカードを用いてシステムが稼働している。
一方、図8(a)および図8(c)中、破線によって示されるように、リンクコントローラ6およびクロスポイントスイッチ7を介して、予備のホストBとスロット部HおよびIとの間に2レーン帯域のリンクがそれぞれ、敷設されている。
いま、図8(a)に示されたシステムのホストAに障害が発生した。
図9(a)を参照すると、ホストAの障害を検出した外部コントローラ8は、管理テーブル9を参照して、予備のホストBを認識し、リンクコントローラ6およびクロスポイントスイッチ7に対して制御指示を出力する。
外部コントローラ8から制御指示を受けたリンクコントローラ6は、図9(c)において示されるように、ホストブリッジ4のポート1とPCI Expressリンク53との間の2レーン帯域のリンクならびにポート2とPCI Expressリンク53との間の2レーン帯域のリンクを、ホストブリッジ4のポート1とPCI Expressリンク53との間の4レーン帯域のリンクに変更する。
尚、ホストAに障害が発生したため、図9(b)に示されるように、リンクコントローラ5は動作不能である。
外部コントローラ8から制御指示を受けたクロスポイントスイッチ7は、図9(a)において示されるように、ホストA(リンクコントローラ5のPCI Expressリンク52)とスロット部Gとの間のリンク、ならびに、ホストB(リンクコントローラ6のPCI Expressリンク53)とスロット部HおよびIとの間の2レーン帯域のリンクを解消する一方、ホストBとスロット部Gとの間の4レーン帯域のリンクを敷設する。
スロット部Gは、予備のホストブリッジ4による監視に対して応答する。スロット部Gから応答を受けたホストブリッジ4は、そのPCI Expressポート1のリンク先であるスロット部Gに挿入されたPCI Expressカードに、リンク幅調停コマンドを発行する。そして、図9(a)および図9(c)中、実線によって示されるように、リンクコントローラ6およびクロスポイントスイッチ7を介して、ホストBとスロット部Gに実装されたPCI Expressカードとの間が4レーン帯域で接続され、そのPCI Expressカードを用いてシステムが継続的に稼働する。
この切り替えのメリットは、次の通りである。例えば、図8(a)に示されたシステムが、スロット部Gに挿入されたPCI Expressカード独自のMAC(Media Access Control)アドレスをキーとするアプリケーションを実行するものである場合、現用系のホストAの障害を契機に待機系のホストBに切り替える際に、同じMACアドレスを持つPCI Expressカード、即ち、スロット部Gに挿入されたPCI Expressカードを使用しなければ、アプリケーションが使用不可能となる。本発明においては、図9(a)に示されるように、待機系のホストBへの切り替えと同時に接続経路をも自動的に変更する。このため、現用系のホストAに用いていた特定のMACアドレスが付されたスロット部Gに挿入されていたPCI Expressカードを、待機系のホストBのために用意されているスロット部HまたはIに物理的に差し替える必要がない。
[実施例2]
本発明の実施例2によるPCI Expressリンクは、実施例1によるPCI Expressリンクと基本的には同様の構成であるが、第2段の切替手段の構成に特徴を有している。このため、実施例1と同様の構成については、説明を省略する。
図10(a)を参照すると、本PCI Expressリンクにおいて、第1段の切替手段は、ホストAの入出力ポートのレーンアサインおよびレーン数を変更可能に設定するリンクコントローラ5と、ホストBの入出力ポートのレーンアサインおよびレーン数を変更可能に設定するリンクコントローラ6とによって構成されている。
第2段の切替手段は、ホストAおよびBの入出力ポートにスロット部F、G、H、およびIを、入出力ポートとスロット部との組み合わせを変更可能に、接続するクロスポイントスイッチ71、72によって構成されている。
クロスポイントスイッチ71と72とは二重化され、クロスポイントスイッチに障害が発生した場合の可用性が向上されている。
(クロスポイントスイッチ障害)
以下に、ロスポイントスイッチに障害が発生した時の動作を説明する。
現時点では、図10(b)中、実線によって示されるように、ホストAのリンクコントローラ5は、それぞれ2レーン帯域の2本のPCI Expressリンク61および62を有している。PCI Expressリンク61および62はそれぞれ、クロスポイントスイッチ71および72に接続されている。図10(a)および図10(b)中、実線によって示されるように、ホストAとスロット部Fに実装されたPCI Expressカードとの間は、リンクコントローラ5およびクロスポイントスイッチ71および72を介して、それぞれ2レーン帯域の2本のPCI Expressリンクで接続され、そのPCI Expressカードを用いてシステムが稼働している。
一方、図10(c)中、破線によって示されるように、ホストBのリンクコントローラ6は、それぞれ2レーン帯域の2本のPCI Expressリンク63および64を有している。PCI Expressリンク63および64はそれぞれ、クロスポイントスイッチ71および72と接続されている。図10(a)および図10(c)中、破線によって示されるように、ホストBとスロット部Gとの間には、リンクコントローラ6およびクロスポイントスイッチ71および72を介して、それぞれ2レーン帯域の2本のPCI Expressリンクが敷設されている。尚、スロット部Gには予備のPCI Expressカードが挿入されているが、このPCI Expressカードには、電源が入っていない。予備としてのスロット部Gに通常時には電源供給しないことは、外部コントローラ8の管理テーブル9に予め記憶されている。
尚、図10(a)において示されたスロット部HおよびIは、予備のスロットとなっており、ホストAおよびBのどちらとも接続されていない。
いま、クロスポイントスイッチ71に障害が発生した。
図11(a)〜(c)を参照すると、クロスポイントスイッチ71の障害を検出した外部コントローラ8は、管理テーブル9を参照して、クロスポイントスイッチ71を切り離す処理を行う。PCI Expressはその仕様上、リンクのレーン数がデグレードしても動作継続可能である。このため、ホストAは、クロスポイントスイッチ71の切り離し後も、クロスポイントスイッチ72のみを介してスロット部Fと2レーン帯域の接続が維持される。したがって、ホストAとスロット部Fとの接続は途絶えることなく、システムは、レーンデグレードしたまま動作を継続する。
ホストBについても、クロスポイントスイッチ71の切り離し後も、クロスポイントスイッチ72のみを介してスロット部Gとの間のリンクが維持される。したがって、ホストBとスロット部Gとの間の2レーン帯域のリンクが維持される。
予備のスロット部HおよびIは、ホストAおよびBのどちらとも接続されていないため、クロスポイントスイッチ71の障害の影響を何等受けない。
このような暫定可動中に、ユーザは、障害が生じたクロスポイントスイッチ71をシステムから取り外し、それを修理したものか、あるいは、別の正常なクロスポイントスイッチを、クロスポイントスイッチ74として用意する。
いま、ユーザによってクロスポイントスイッチ74がシステムに挿入された。
図12(a)〜(c)を参照すると、正常なクロスポイントスイッチ74が挿入されたことを検出した外部コントローラ8は、クロスポイントスイッチ74に対して制御指示を出力する。
外部コントローラ8から制御指示を受けたクロスポイントスイッチ74は、図12(a)において示されるように、ホストA(リンクコントローラ5のPCI Expressリンク61とスロット部Fとの間の2レーン帯域のリンクならびにホストB(リンクコントローラ6のPCI Expressリンク63)とスロット部Gとの間の2レーン帯域のリンクを敷設する。
この後、スロット部Fは、ホストブリッジ3による監視に対して応答する。スロット部Fから応答を受けたホストブリッジ3は、そのPCI Expressポート1および2のリンク先であるスロット部Fに挿入されたPCI Expressカードに、リンク幅再調停コマンドを発行する。
かくして、図12(a)および図12(b)中、実線によって示されるように、ホストAとスロット部Fに実装されたPCI Expressカードとの間は、リンクコントローラ5およびクロスポイントスイッチ74および72を介して、それぞれ2レーン帯域の2本のPCI Expressリンクで接続され、そのPCI Expressカードを用いてシステムが稼働する。
また、図12(a)および図12(c)中、破線によって示されるように、ホストBとスロット部Gとの間には、リンクコントローラ6およびクロスポイントスイッチ74および72を介して、それぞれ2レーン帯域の2本のPCI Expressリンクが敷設される。尚、スロット部Gには予備のPCI Expressカードが挿入されているが、このPCI Expressカードには、電源が入っていない。
このように、本実施例では、ホストが使用するレーンをクロスポイントスイッチで二重化してスロット部に接続しているため、クロスポイントスイッチ故障時にホストとPCI Expressカードとの間のリンクが途切れることがない。
[実施例3]
本発明の実施例3によるPCI Expressリンクは、実施例1によるPCI Expressリンクと基本的には同様の構成であるが、第2段の切替手段およびその下位側の構成に特徴を有している。このため、実施例1と同様の構成については、説明を省略する。
本発明の実施例3によるPCI Expressリンクは、可用性よりもスロット部数が要求される場合に適した構成である。
図13(a)を参照すると、本PCI Expressリンクにおいて、第1段の切替手段は、ホストAの入出力ポートのレーンアサインおよびレーン数を変更可能に設定するリンクコントローラ5と、ホストBの入出力ポートのレーンアサインおよびレーン数を変更可能に設定するリンクコントローラ6とによって構成されている。
第2段の切替手段は、ホストAおよびBの入出力ポートにスロット部F、G、H、およびIを、入出力ポートとスロット部F、G、H、およびIとの組み合わせを変更可能に接続するクロスポイントスイッチ71と、ホストAおよびBの入出力ポートにスロット部J、K、L、およびMを、入出力ポートとスロット部J、K、L、およびMとの組み合わせを変更可能に接続するクロスポイントスイッチ72とによって構成されている。
図13(b)において示されるように、ホストAのリンクコントローラ5は、それぞれ2レーン帯域の2本のPCI Expressリンク61および62を有している。PCI Expressリンク61および62はそれぞれ、クロスポイントスイッチ71および72に接続されている。また、図13(c)において示されるように、ホストBのリンクコントローラ6は、それぞれ2レーン帯域の2本のPCI Expressリンク63および64を有している。PCI Expressリンク63および64はそれぞれ、クロスポイントスイッチ71および72と接続されている。
(クロスポイントスイッチ障害)
通常時には、図13(a)〜(c)中、実線によって示されるように、ホストAとスロット部Fに実装されたPCI Expressカードとの間は、リンクコントローラ5およびクロスポイントスイッチ71を介して、2レーン帯域の1本のPCI Expressリンクで接続されている。また、ホストBとスロット部Gに実装されたPCI Expressカードとの間は、リンクコントローラ6およびクロスポイントスイッチ71を介して、2レーン帯域の1本のPCI Expressリンクで接続されている。かくして、スロット部FおよびGに挿入された2枚のPCI Expressカードを用いてシステムが稼働している。
尚、スロット部JおよびKには予備のPCI Expressカードが挿入されているが、これらのPCI Expressカードには、電源が入っていない。通常時には予備としてのスロット部JおよびKに電源供給しないことは、外部コントローラ8の管理テーブル9に予め記憶されている。
いま、クロスポイントスイッチ71に障害が発生した。
クロスポイントスイッチ71の障害を検出した外部コントローラ8は、図14(a)において示されるように、管理テーブル9を参照して、クロスポイントスイッチ71およびその下位のスロット部F〜Iを切り離す処理を行うと共に、クロスポイントスイッチ72に対して制御指示を出力する。
外部コントローラ8から制御指示を受けたクロスポイントスイッチ72は、ホストAとスロット部Jに実装されたPCI Expressカードとの間に、2レーン帯域の1本のPCI Expressリンクを敷設すると共に、ホストBとスロット部Kに実装されたPCI Expressカードとの間に、2レーン帯域の1本のPCI Expressリンクを敷設する。
この後、スロット部JおよびKに電源が投入される。
電源が供給されたスロット部Jは、ホストブリッジ3による監視に対して応答する。同様に、電源が供給されたスロット部Kは、ホストブリッジ4による監視に対して応答する。
スロット部Fから応答を受けたホストブリッジ3は、そのPCI Expressポート2のリンク先であるスロット部Jに挿入されたPCI Expressカードに、リンク幅再調停コマンドを発行する。同様に、スロット部Kから応答を受けたホストブリッジ4は、そのPCI Expressポート2のリンク先であるスロット部Kに挿入されたPCI Expressカードに、リンク幅再調停コマンドを発行する。
かくして、図14(a)〜(c)中、実線によって示されるように、ホストAとスロット部Jに実装されたPCI Expressカードとの間は、リンクコントローラ5およびクロスポイントスイッチ72を介して、2レーン帯域の1本のPCI Expressリンクで接続される。また、ホストBとスロット部Kに実装されたPCI Expressカードとの間は、リンクコントローラ6およびクロスポイントスイッチ72を介して、2レーン帯域の1本のPCI Expressリンクで接続される。かくして、スロット部JおよびKに挿入された2枚のPCI Expressカードを用いてシステムが稼働する。
クロスポイントスイッチ71および72のうちの一方に障害が発生した時にホストAおよびB共にスロットを一つずつ失うが、平常時(障害が発生していない時点)には、実施例2と比較して二倍のスロット数を使用できる。
このように本発明を応用することにより、ユーザの業務体系に応じて、可用性と運用性能を自由に選択することができる。
以上説明した実施例においては、第1および第2の切替手段が外部コントローラ8からの制御指示に応じて動作しているが、本発明においては、ユーザが第1および第2の切替手段を操作してもよい。
以上説明した実施例に限定されることなく、本発明は、当該特許請求の範囲に記載された技術範囲内であれば、種々の変形が可能であることは云うまでもない。
本発明の実施例1によるPCI Expressリンクを示す図である。 図1におけるリンクコントローラを詳細に示す図である。 図1におけるクロスポイントスイッチを説明するための図である。 (a)〜(c)は、本発明の実施例1によるPCI Expressリンクの動作を説明するための図であり、PCI Expressカードが挿入される前のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例1によるPCI Expressリンクの動作を説明するための図であり、PCI Expressカードが挿入された後のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例1によるPCI Expressリンクの動作を説明するための図であり、スロット部が故障する前のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例1によるPCI Expressリンクの動作を説明するための図であり、スロット部が故障した後のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例1によるPCI Expressリンクの動作を説明するための図であり、ホストに障害が発生する前のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例1によるPCI Expressリンクの動作を説明するための図であり、ホストに障害が発生した後のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例2によるPCI Expressリンクの動作を説明するための図であり、クロスポイントスイッチに障害が発生する前のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例2によるPCI Expressリンクの動作を説明するための図であり、クロスポイントスイッチに障害が発生した後のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例2によるPCI Expressリンクの動作を説明するための図であり、正常なクロスポイントスイッチ74が挿入された後のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例3によるPCI Expressリンクの動作を説明するための図であり、クロスポイントスイッチに障害が発生する前のPCI Expressリンクを示す。 (a)〜(c)は、本発明の実施例3によるPCI Expressリンクの動作を説明するための図であり、クロスポイントスイッチに障害が発生した後のPCI Expressリンクを示す。
符号の説明
3、4 ホストブリッジ
5、6 リンクコントローラ
7、71、72、74 クロスポイントスイッチ
8 外部コントローラ
9 管理テーブル
18 コントロールユニット
16、17 MUX
A、B ホスト
F〜I スロット部
J〜M スロット部

Claims (11)

  1. レーン数Xの入出力ポートおよびレーン数Yの入出力ポートをそれぞれ備えた第1および第2のホストと、それぞれ合計レーン数Xおよび合計レーン数Yである第1および第2の複数のスロット部とを接続対象とするPCI Expressリンクであって、
    前記第1のホストの入出力ポートのレーンアサインおよび最大Xまでのレーン数を変更可能に設定する一方、前記第2のホストの入出力ポートのレーンアサインおよび最大Yまでのレーン数を変更可能に設定する第1段の切替手段を有するPCI Expressリンクにおいて、
    前記第1段の切替手段と前記第1および前記第2の複数のスロット部との間に挿入配置され、前記第1のホストの前記入出力ポートおよび前記第2のホストの入出力ポートのそれぞれと、該第1および該第2の複数のスロット部とを組み合わせならびに接続経路の帯域幅を変更可能に接続する第2段の切替手段をさらに有することを特徴とするPCI Expressリンク。
  2. 前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の各状態を監視すると共に、当該監視結果に応じて前記第1段および前記第2段の切替手段の各動作を制御する外部コントローラを有する請求項1に記載のPCI Expressリンク。
  3. 前記外部コントローラは、前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の監視結果と、当該監視結果に応じてとるべき前記第1段および前記第2段の切替手段の動作制御内容との対応を更新的に記憶する管理テーブルを備えている請求項1または2に記載のPCI Expressリンク。
  4. 前記第2段の切替手段に障害が発生した場合に代わりに用いられる代替の切替手段を有する請求項1乃至のいずれか1つに記載のPCI Expressリンク。
  5. 前記第1段の切替手段は、前記第1のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第1のリンクコントローラと、前記第2のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第2のリンクコントローラとによって構成され、
    前記第2段の切替手段は、クロスポイントスイッチによって構成されている請求項1乃至のいずれか1つに記載のPCI Expressリンク。
  6. 前記第1および前記第2のホストと、前記第1および前記第2の複数のスロット部と、請求項1乃至のいずれか1つに記載の前記PCI Expressリンクとを有することを特徴とするマルチホストコンピュータシステム。
  7. レーン数Xの入出力ポートおよびレーン数Yの入出力ポートをそれぞれ備えた第1および第2のホストと、それぞれ合計レーン数Xおよび合計レーン数Yである第1および第2の複数のスロット部とを接続対象とするPCI Expressリンクの再構成方法であって、
    前記第1のホストの入出力ポートのレーンアサインおよび最大Xまでのレーン数を変更可能に設定する一方、前記第2のホストの入出力ポートのレーンアサインおよび最大Yまでのレーン数を変更可能に設定する第1段の切替工程を有するPCI Expressリンクの再構成方法において、
    前記第1段の切替工程後に、前記第1のホストの前記入出力ポートおよび前記第2のホストの入出力ポートのそれぞれと、該第1および該第2の複数のスロット部とを組み合わせならびに接続経路の帯域幅を変更可能に接続する第2段の切替工程をさらに有することを特徴とするPCI Expressリンクの再構成方法。
  8. 前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の各状態を監視すると共に、当該監視結果に応じて前記第1段および前記第2段の切替工程の各処理を制御する外部コントロール工程を有する請求項に記載のPCI Expressリンクの再構成方法。
  9. 前記外部コントロール工程においては、前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の監視結果と、当該監視結果に応じてとるべき前記第1段および前記第2段の切替手段の動作制御内容との対応を更新的に記憶する請求項7または8に記載のPCI Expressリンクの再構成方法。
  10. 前記第2段の切替手段に障害が発生した場合に代わりに実行される代替の切替工程を有する請求項乃至のいずれか1つに記載のPCI Expressリンクの再構成方法。
  11. 前記第1段の切替工程は、前記第1のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第1のリンクコントロール工程と、前記第2のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第2のリンクコントロール工程とを含み、
    前記第2段の切替工程は、前記第1および前記第2のホストの前記入出力ポートに前記複数のスロット部を、該入出力ポートと該複数のスロットとの組み合わせを変更可能に接続するクロスポイントスイッチを用いて実行される請求項乃至10のいずれか1つに記載のPCI Expressリンクの再構成方法。
JP2006108307A 2006-04-11 2006-04-11 PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 Expired - Fee Related JP4877482B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006108307A JP4877482B2 (ja) 2006-04-11 2006-04-11 PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法
US11/783,346 US20070239925A1 (en) 2006-04-11 2007-04-09 PCI express link, multi host computer system, and method of reconfiguring PCI express link

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006108307A JP4877482B2 (ja) 2006-04-11 2006-04-11 PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法

Publications (2)

Publication Number Publication Date
JP2007280237A JP2007280237A (ja) 2007-10-25
JP4877482B2 true JP4877482B2 (ja) 2012-02-15

Family

ID=38576905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006108307A Expired - Fee Related JP4877482B2 (ja) 2006-04-11 2006-04-11 PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法

Country Status (2)

Country Link
US (1) US20070239925A1 (ja)
JP (1) JP4877482B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12525870B2 (en) 2021-07-07 2026-01-13 Ge Energy Power Conversion Technology Limited Fault current reduction for power converter systems

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7793029B1 (en) * 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US7496742B2 (en) 2006-02-07 2009-02-24 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
US7716503B2 (en) * 2006-12-14 2010-05-11 Inventec Corporation Extension card incorporating power management device
US7660925B2 (en) * 2007-04-17 2010-02-09 International Business Machines Corporation Balancing PCI-express bandwidth
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms
TW200910103A (en) * 2007-08-29 2009-03-01 Inventec Corp Method for dynamically allocating link width of riser card
US7653773B2 (en) * 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
JP5151500B2 (ja) * 2008-01-18 2013-02-27 日本電気株式会社 コンピュータシステム、障害処理方法および障害処理プログラム
JP4727714B2 (ja) 2008-12-05 2011-07-20 株式会社日立製作所 サーバのフェイルオーバの制御方法及び装置、並びに計算機システム群
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US7934045B2 (en) * 2009-06-09 2011-04-26 International Business Machines Corporation Redundant and fault tolerant control of an I/O enclosure by multiple hosts
JP5533867B2 (ja) * 2009-07-06 2014-06-25 日本電気株式会社 I/oシステム、下流pciエクスプレスブリッジ、i/oシステムの制御方法、およびプログラム
JP2011186894A (ja) 2010-03-10 2011-09-22 Ricoh Co Ltd データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体
US8645606B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Upbound input/output expansion request and response processing in a PCIe architecture
US8683108B2 (en) 2010-06-23 2014-03-25 International Business Machines Corporation Connected input/output hub management
US8656228B2 (en) 2010-06-23 2014-02-18 International Business Machines Corporation Memory error isolation and recovery in a multiprocessor computer system
US8677180B2 (en) 2010-06-23 2014-03-18 International Business Machines Corporation Switch failover control in a multiprocessor computer system
US8918573B2 (en) 2010-06-23 2014-12-23 International Business Machines Corporation Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture
US8417911B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Associating input/output device requests with memory associated with a logical partition
US8671287B2 (en) 2010-06-23 2014-03-11 International Business Machines Corporation Redundant power supply configuration for a data center
US8645767B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Scalable I/O adapter function level error detection, isolation, and reporting
US8416834B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Spread spectrum wireless communication code for data center environments
US8615622B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Non-standard I/O adapters in a standardized I/O architecture
JP2012038074A (ja) * 2010-08-06 2012-02-23 Nec System Technologies Ltd サーバ、サーバユニット、デバイスユニット、サーバユニットの制御方法、及びデバイスユニットの制御方法
US8677176B2 (en) * 2010-12-03 2014-03-18 International Business Machines Corporation Cable redundancy and failover for multi-lane PCI express IO interconnections
US8645746B2 (en) * 2010-12-03 2014-02-04 International Business Machines Corporation Cable redundancy and failover for multi-lane PCI express IO interconnections
US8706944B2 (en) * 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller
US8756360B1 (en) * 2011-09-26 2014-06-17 Agilent Technologies, Inc. PCI-E compatible chassis having multi-host capability
JP5915086B2 (ja) 2011-10-31 2016-05-11 富士通株式会社 切替制御装置、切替制御方法、情報処理装置および切替制御プログラム
TW201349166A (zh) * 2012-05-28 2013-12-01 Hon Hai Prec Ind Co Ltd 匯流排帶寬調整方法及系統
CN103181133B (zh) * 2012-10-26 2015-12-02 华为技术有限公司 基于pcie交换的服务器系统及其倒换方法和设备
JP2014137614A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 情報処理装置、デバイス装置及びプログラム
JP6409399B2 (ja) 2014-08-11 2018-10-24 富士通株式会社 電子機器、通信制御回路および通信制御方法
US9858230B2 (en) * 2015-02-20 2018-01-02 Cisco Technology, Inc. Multi-host hot-plugging of multiple cards
US10049076B2 (en) 2015-04-02 2018-08-14 Western Digital Technologies, Inc. Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings
KR102611987B1 (ko) 2015-11-23 2023-12-08 삼성전자주식회사 패브릭 네트워크를 이용한 파워 관리 방법 및 이를 적용하는 패브릭 네트워크 시스템
CN107590091B (zh) * 2016-07-06 2020-05-19 技嘉科技股份有限公司 可切换pci-e通道的主机板模块
JP2018022267A (ja) * 2016-08-02 2018-02-08 富士通株式会社 情報処理装置、およびインターフェース装置
CN106649162A (zh) * 2016-12-19 2017-05-10 杭州海莱电子科技有限公司 一种Pci‑Express多端口聚合系统及其使用方法
US11003612B2 (en) * 2019-04-26 2021-05-11 Dell Products L.P. Processor/endpoint connection configuration system
KR20240119505A (ko) * 2023-01-30 2024-08-06 삼성전자주식회사 라우팅 방법, 시스템온칩, 및 전자 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691134B2 (ja) * 1995-11-15 2005-08-31 株式会社日立製作所 マルチプロセッサシステム
US6330656B1 (en) * 1999-03-31 2001-12-11 International Business Machines Corporation PCI slot control apparatus with dynamic configuration for partitioned systems
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
JP2004221809A (ja) * 2003-01-14 2004-08-05 Fuji Xerox Co Ltd 画像形成装置、画像形成装置に使用される接続デバイス、プログラム
US7836211B2 (en) * 2003-01-21 2010-11-16 Emulex Design And Manufacturing Corporation Shared input/output load-store architecture
US7136953B1 (en) * 2003-05-07 2006-11-14 Nvidia Corporation Apparatus, system, and method for bus link width optimization
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
JP4322659B2 (ja) * 2003-12-19 2009-09-02 エヌイーシーコンピュータテクノ株式会社 シリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法
JP4308680B2 (ja) * 2003-12-25 2009-08-05 株式会社リコー 画像形成装置
US7058738B2 (en) * 2004-04-28 2006-06-06 Microsoft Corporation Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices
US20050262269A1 (en) * 2004-05-20 2005-11-24 Pike Jimmy D System and method for information handling system PCI express advanced switching
US7844767B2 (en) * 2004-05-21 2010-11-30 Intel Corporation Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link
US7640383B2 (en) * 2004-11-05 2009-12-29 Via Technologies Inc. Method and related apparatus for configuring lanes to access ports
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
US7356636B2 (en) * 2005-04-22 2008-04-08 Sun Microsystems, Inc. Virtualized PCI switch
US20060294279A1 (en) * 2005-06-28 2006-12-28 Mckee Kenneth G Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
US7447824B2 (en) * 2005-10-26 2008-11-04 Hewlett-Packard Development Company, L.P. Dynamic lane management system and method
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US7447825B2 (en) * 2006-03-10 2008-11-04 Inventec Corporation PCI-E automatic allocation system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12525870B2 (en) 2021-07-07 2026-01-13 Ge Energy Power Conversion Technology Limited Fault current reduction for power converter systems

Also Published As

Publication number Publication date
JP2007280237A (ja) 2007-10-25
US20070239925A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4877482B2 (ja) PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法
JP5104465B2 (ja) 転送装置及びパケット伝送装置
KR101586354B1 (ko) 병렬 연결식 서버시스템의 통신 장애 복구방법
US7610509B2 (en) Fault tolerant computer system
EP3618350B1 (en) Protection switching method, device and system
CN112468328A (zh) 一种基于交换式拓扑的双余度fc-ae-1553网络重构方法
CN101299201B (zh) 存储系统数据备份方法及装置
CN102388570A (zh) 一种主备模式下的单板运行方法及系统
CN102377600A (zh) 对数据传输网络的网络元件的保护
JP2008107896A (ja) 物理資源制御管理システム、物理資源制御管理方法および物理資源制御管理用プログラム
JPH01137845A (ja) Lan制御装置のlan構成方式
KR102251407B1 (ko) 소프트웨어 정의 네트워크에서 컨트롤러의 이중화 제어 시스템 및 그 방법
JP2009246475A (ja) 冗長構成を有する通信システム及び該システムによる系切り替え方法
JP2973956B2 (ja) 冗長切替方式
JP2017103588A (ja) 鉄道車両用情報伝送装置
JP4511455B2 (ja) ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム
JP6394727B1 (ja) 制御装置、制御方法、及び、フォールトトレラント装置
CN101656757B (zh) 一种业务控制处理的方法和系统
JP3605294B2 (ja) スイッチ装置
CN108494534A (zh) 一种自行防空武器系统双冗余以太网设计方法
US20100011241A1 (en) Information processing apparatus and domain dynamic reconfiguration processing method
JP2008311778A (ja) 回線収容接続システム及び回線収容装置の予備切換方法
JP2024049077A (ja) 車両制御装置
CN119645313A (zh) 存储系统、存储业务系统、存储处理方法及存储服务器
JP2003044310A (ja) クラスタリング・システムおよびクラスタリング・システムにおける障害発生時のデータ復旧方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4877482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees