JP4877482B2 - PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 - Google Patents
PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 Download PDFInfo
- Publication number
- JP4877482B2 JP4877482B2 JP2006108307A JP2006108307A JP4877482B2 JP 4877482 B2 JP4877482 B2 JP 4877482B2 JP 2006108307 A JP2006108307 A JP 2006108307A JP 2006108307 A JP2006108307 A JP 2006108307A JP 4877482 B2 JP4877482 B2 JP 4877482B2
- Authority
- JP
- Japan
- Prior art keywords
- pci express
- host
- link
- input
- lane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
図1を参照すると、本発明の実施例1によるPCI Expressリンクは、マルチホストコンピュータシステムに適用され、複数のホストAおよびBと複数のスロット部F、G、H、およびIとの間を、第1段および第2段の切替手段を介して、ホストAおよびBとスロット部F、G、H、およびIとの組み合わせならびに接続経路の帯域幅を変更可能に接続する。
次に、スロット部が持つ帯域以上の帯域を必要とするPCI Expressカードが新たに実装された時の動作を説明する。
次に、スロット部が故障した時の動作を説明する。
次に、ホストに障害が発生した時の動作を説明する。
本発明の実施例2によるPCI Expressリンクは、実施例1によるPCI Expressリンクと基本的には同様の構成であるが、第2段の切替手段の構成に特徴を有している。このため、実施例1と同様の構成については、説明を省略する。
以下に、ロスポイントスイッチに障害が発生した時の動作を説明する。
本発明の実施例3によるPCI Expressリンクは、実施例1によるPCI Expressリンクと基本的には同様の構成であるが、第2段の切替手段およびその下位側の構成に特徴を有している。このため、実施例1と同様の構成については、説明を省略する。
通常時には、図13(a)〜(c)中、実線によって示されるように、ホストAとスロット部Fに実装されたPCI Expressカードとの間は、リンクコントローラ5およびクロスポイントスイッチ71を介して、2レーン帯域の1本のPCI Expressリンクで接続されている。また、ホストBとスロット部Gに実装されたPCI Expressカードとの間は、リンクコントローラ6およびクロスポイントスイッチ71を介して、2レーン帯域の1本のPCI Expressリンクで接続されている。かくして、スロット部FおよびGに挿入された2枚のPCI Expressカードを用いてシステムが稼働している。
5、6 リンクコントローラ
7、71、72、74 クロスポイントスイッチ
8 外部コントローラ
9 管理テーブル
18 コントロールユニット
16、17 MUX
A、B ホスト
F〜I スロット部
J〜M スロット部
Claims (11)
- レーン数Xの入出力ポートおよびレーン数Yの入出力ポートをそれぞれ備えた第1および第2のホストと、それぞれ合計レーン数Xおよび合計レーン数Yである第1および第2の複数のスロット部とを接続対象とするPCI Expressリンクであって、
前記第1のホストの入出力ポートのレーンアサインおよび最大Xまでのレーン数を変更可能に設定する一方、前記第2のホストの入出力ポートのレーンアサインおよび最大Yまでのレーン数を変更可能に設定する第1段の切替手段を有するPCI Expressリンクにおいて、
前記第1段の切替手段と前記第1および前記第2の複数のスロット部との間に挿入配置され、前記第1のホストの前記入出力ポートおよび前記第2のホストの入出力ポートのそれぞれと、該第1および該第2の複数のスロット部とを組み合わせならびに接続経路の帯域幅を変更可能に接続する第2段の切替手段をさらに有することを特徴とするPCI Expressリンク。 - 前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の各状態を監視すると共に、当該監視結果に応じて前記第1段および前記第2段の切替手段の各動作を制御する外部コントローラを有する請求項1に記載のPCI Expressリンク。
- 前記外部コントローラは、前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の監視結果と、当該監視結果に応じてとるべき前記第1段および前記第2段の切替手段の動作制御内容との対応を更新的に記憶する管理テーブルを備えている請求項1または2に記載のPCI Expressリンク。
- 前記第2段の切替手段に障害が発生した場合に代わりに用いられる代替の切替手段を有する請求項1乃至3のいずれか1つに記載のPCI Expressリンク。
- 前記第1段の切替手段は、前記第1のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第1のリンクコントローラと、前記第2のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第2のリンクコントローラとによって構成され、
前記第2段の切替手段は、クロスポイントスイッチによって構成されている請求項1乃至4のいずれか1つに記載のPCI Expressリンク。 - 前記第1および前記第2のホストと、前記第1および前記第2の複数のスロット部と、請求項1乃至5のいずれか1つに記載の前記PCI Expressリンクとを有することを特徴とするマルチホストコンピュータシステム。
- レーン数Xの入出力ポートおよびレーン数Yの入出力ポートをそれぞれ備えた第1および第2のホストと、それぞれ合計レーン数Xおよび合計レーン数Yである第1および第2の複数のスロット部とを接続対象とするPCI Expressリンクの再構成方法であって、
前記第1のホストの入出力ポートのレーンアサインおよび最大Xまでのレーン数を変更可能に設定する一方、前記第2のホストの入出力ポートのレーンアサインおよび最大Yまでのレーン数を変更可能に設定する第1段の切替工程を有するPCI Expressリンクの再構成方法において、
前記第1段の切替工程後に、前記第1のホストの前記入出力ポートおよび前記第2のホストの入出力ポートのそれぞれと、該第1および該第2の複数のスロット部とを組み合わせならびに接続経路の帯域幅を変更可能に接続する第2段の切替工程をさらに有することを特徴とするPCI Expressリンクの再構成方法。 - 前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の各状態を監視すると共に、当該監視結果に応じて前記第1段および前記第2段の切替工程の各処理を制御する外部コントロール工程を有する請求項7に記載のPCI Expressリンクの再構成方法。
- 前記外部コントロール工程においては、前記第1および前記第2のホストならびに前記第1および前記第2の複数のスロット部の監視結果と、当該監視結果に応じてとるべき前記第1段および前記第2段の切替手段の動作制御内容との対応を更新的に記憶する請求項7または8に記載のPCI Expressリンクの再構成方法。
- 前記第2段の切替手段に障害が発生した場合に代わりに実行される代替の切替工程を有する請求項7乃至9のいずれか1つに記載のPCI Expressリンクの再構成方法。
- 前記第1段の切替工程は、前記第1のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第1のリンクコントロール工程と、前記第2のホストの入出力ポートのレーンアサインおよびレーン数を変更可能に設定する第2のリンクコントロール工程とを含み、
前記第2段の切替工程は、前記第1および前記第2のホストの前記入出力ポートに前記複数のスロット部を、該入出力ポートと該複数のスロットとの組み合わせを変更可能に接続するクロスポイントスイッチを用いて実行される請求項7乃至10のいずれか1つに記載のPCI Expressリンクの再構成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006108307A JP4877482B2 (ja) | 2006-04-11 | 2006-04-11 | PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 |
| US11/783,346 US20070239925A1 (en) | 2006-04-11 | 2007-04-09 | PCI express link, multi host computer system, and method of reconfiguring PCI express link |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006108307A JP4877482B2 (ja) | 2006-04-11 | 2006-04-11 | PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007280237A JP2007280237A (ja) | 2007-10-25 |
| JP4877482B2 true JP4877482B2 (ja) | 2012-02-15 |
Family
ID=38576905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006108307A Expired - Fee Related JP4877482B2 (ja) | 2006-04-11 | 2006-04-11 | PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070239925A1 (ja) |
| JP (1) | JP4877482B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12525870B2 (en) | 2021-07-07 | 2026-01-13 | Ge Energy Power Conversion Technology Limited | Fault current reduction for power converter systems |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7793029B1 (en) * | 2005-05-17 | 2010-09-07 | Nvidia Corporation | Translation device apparatus for configuring printed circuit board connectors |
| US7496742B2 (en) | 2006-02-07 | 2009-02-24 | Dell Products L.P. | Method and system of supporting multi-plugging in X8 and X16 PCI express slots |
| US7716503B2 (en) * | 2006-12-14 | 2010-05-11 | Inventec Corporation | Extension card incorporating power management device |
| US7660925B2 (en) * | 2007-04-17 | 2010-02-09 | International Business Machines Corporation | Balancing PCI-express bandwidth |
| US20090006708A1 (en) * | 2007-06-29 | 2009-01-01 | Henry Lee Teck Lim | Proportional control of pci express platforms |
| TW200910103A (en) * | 2007-08-29 | 2009-03-01 | Inventec Corp | Method for dynamically allocating link width of riser card |
| US7653773B2 (en) * | 2007-10-03 | 2010-01-26 | International Business Machines Corporation | Dynamically balancing bus bandwidth |
| JP5151500B2 (ja) * | 2008-01-18 | 2013-02-27 | 日本電気株式会社 | コンピュータシステム、障害処理方法および障害処理プログラム |
| JP4727714B2 (ja) | 2008-12-05 | 2011-07-20 | 株式会社日立製作所 | サーバのフェイルオーバの制御方法及び装置、並びに計算機システム群 |
| JP5272704B2 (ja) * | 2008-12-17 | 2013-08-28 | 富士ゼロックス株式会社 | 情報伝送システム、情報送信装置及び情報受信装置 |
| US7934045B2 (en) * | 2009-06-09 | 2011-04-26 | International Business Machines Corporation | Redundant and fault tolerant control of an I/O enclosure by multiple hosts |
| JP5533867B2 (ja) * | 2009-07-06 | 2014-06-25 | 日本電気株式会社 | I/oシステム、下流pciエクスプレスブリッジ、i/oシステムの制御方法、およびプログラム |
| JP2011186894A (ja) | 2010-03-10 | 2011-09-22 | Ricoh Co Ltd | データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体 |
| US8645606B2 (en) | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Upbound input/output expansion request and response processing in a PCIe architecture |
| US8683108B2 (en) | 2010-06-23 | 2014-03-25 | International Business Machines Corporation | Connected input/output hub management |
| US8656228B2 (en) | 2010-06-23 | 2014-02-18 | International Business Machines Corporation | Memory error isolation and recovery in a multiprocessor computer system |
| US8677180B2 (en) | 2010-06-23 | 2014-03-18 | International Business Machines Corporation | Switch failover control in a multiprocessor computer system |
| US8918573B2 (en) | 2010-06-23 | 2014-12-23 | International Business Machines Corporation | Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment |
| US8745292B2 (en) | 2010-06-23 | 2014-06-03 | International Business Machines Corporation | System and method for routing I/O expansion requests and responses in a PCIE architecture |
| US8417911B2 (en) | 2010-06-23 | 2013-04-09 | International Business Machines Corporation | Associating input/output device requests with memory associated with a logical partition |
| US8671287B2 (en) | 2010-06-23 | 2014-03-11 | International Business Machines Corporation | Redundant power supply configuration for a data center |
| US8645767B2 (en) | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Scalable I/O adapter function level error detection, isolation, and reporting |
| US8416834B2 (en) | 2010-06-23 | 2013-04-09 | International Business Machines Corporation | Spread spectrum wireless communication code for data center environments |
| US8615622B2 (en) | 2010-06-23 | 2013-12-24 | International Business Machines Corporation | Non-standard I/O adapters in a standardized I/O architecture |
| JP2012038074A (ja) * | 2010-08-06 | 2012-02-23 | Nec System Technologies Ltd | サーバ、サーバユニット、デバイスユニット、サーバユニットの制御方法、及びデバイスユニットの制御方法 |
| US8677176B2 (en) * | 2010-12-03 | 2014-03-18 | International Business Machines Corporation | Cable redundancy and failover for multi-lane PCI express IO interconnections |
| US8645746B2 (en) * | 2010-12-03 | 2014-02-04 | International Business Machines Corporation | Cable redundancy and failover for multi-lane PCI express IO interconnections |
| US8706944B2 (en) * | 2010-12-22 | 2014-04-22 | Intel Corporation | Dual bus standard switching bus controller |
| US8756360B1 (en) * | 2011-09-26 | 2014-06-17 | Agilent Technologies, Inc. | PCI-E compatible chassis having multi-host capability |
| JP5915086B2 (ja) | 2011-10-31 | 2016-05-11 | 富士通株式会社 | 切替制御装置、切替制御方法、情報処理装置および切替制御プログラム |
| TW201349166A (zh) * | 2012-05-28 | 2013-12-01 | Hon Hai Prec Ind Co Ltd | 匯流排帶寬調整方法及系統 |
| CN103181133B (zh) * | 2012-10-26 | 2015-12-02 | 华为技术有限公司 | 基于pcie交换的服务器系统及其倒换方法和设备 |
| JP2014137614A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | 情報処理装置、デバイス装置及びプログラム |
| JP6409399B2 (ja) | 2014-08-11 | 2018-10-24 | 富士通株式会社 | 電子機器、通信制御回路および通信制御方法 |
| US9858230B2 (en) * | 2015-02-20 | 2018-01-02 | Cisco Technology, Inc. | Multi-host hot-plugging of multiple cards |
| US10049076B2 (en) | 2015-04-02 | 2018-08-14 | Western Digital Technologies, Inc. | Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings |
| KR102611987B1 (ko) | 2015-11-23 | 2023-12-08 | 삼성전자주식회사 | 패브릭 네트워크를 이용한 파워 관리 방법 및 이를 적용하는 패브릭 네트워크 시스템 |
| CN107590091B (zh) * | 2016-07-06 | 2020-05-19 | 技嘉科技股份有限公司 | 可切换pci-e通道的主机板模块 |
| JP2018022267A (ja) * | 2016-08-02 | 2018-02-08 | 富士通株式会社 | 情報処理装置、およびインターフェース装置 |
| CN106649162A (zh) * | 2016-12-19 | 2017-05-10 | 杭州海莱电子科技有限公司 | 一种Pci‑Express多端口聚合系统及其使用方法 |
| US11003612B2 (en) * | 2019-04-26 | 2021-05-11 | Dell Products L.P. | Processor/endpoint connection configuration system |
| KR20240119505A (ko) * | 2023-01-30 | 2024-08-06 | 삼성전자주식회사 | 라우팅 방법, 시스템온칩, 및 전자 장치 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3691134B2 (ja) * | 1995-11-15 | 2005-08-31 | 株式会社日立製作所 | マルチプロセッサシステム |
| US6330656B1 (en) * | 1999-03-31 | 2001-12-11 | International Business Machines Corporation | PCI slot control apparatus with dynamic configuration for partitioned systems |
| US7802049B2 (en) * | 2002-10-30 | 2010-09-21 | Intel Corporation | Links having flexible lane allocation |
| JP2004221809A (ja) * | 2003-01-14 | 2004-08-05 | Fuji Xerox Co Ltd | 画像形成装置、画像形成装置に使用される接続デバイス、プログラム |
| US7836211B2 (en) * | 2003-01-21 | 2010-11-16 | Emulex Design And Manufacturing Corporation | Shared input/output load-store architecture |
| US7136953B1 (en) * | 2003-05-07 | 2006-11-14 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization |
| US7099969B2 (en) * | 2003-11-06 | 2006-08-29 | Dell Products L.P. | Dynamic reconfiguration of PCI Express links |
| US7421532B2 (en) * | 2003-11-18 | 2008-09-02 | Topside Research, Llc | Switching with transparent and non-transparent ports |
| JP4322659B2 (ja) * | 2003-12-19 | 2009-09-02 | エヌイーシーコンピュータテクノ株式会社 | シリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法 |
| JP4308680B2 (ja) * | 2003-12-25 | 2009-08-05 | 株式会社リコー | 画像形成装置 |
| US7058738B2 (en) * | 2004-04-28 | 2006-06-06 | Microsoft Corporation | Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices |
| US20050262269A1 (en) * | 2004-05-20 | 2005-11-24 | Pike Jimmy D | System and method for information handling system PCI express advanced switching |
| US7844767B2 (en) * | 2004-05-21 | 2010-11-30 | Intel Corporation | Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link |
| US7640383B2 (en) * | 2004-11-05 | 2009-12-29 | Via Technologies Inc. | Method and related apparatus for configuring lanes to access ports |
| US7174411B1 (en) * | 2004-12-02 | 2007-02-06 | Pericom Semiconductor Corp. | Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host |
| US7356636B2 (en) * | 2005-04-22 | 2008-04-08 | Sun Microsystems, Inc. | Virtualized PCI switch |
| US20060294279A1 (en) * | 2005-06-28 | 2006-12-28 | Mckee Kenneth G | Mechanism for peripheral component interconnect express (PCIe) connector multiplexing |
| US7447824B2 (en) * | 2005-10-26 | 2008-11-04 | Hewlett-Packard Development Company, L.P. | Dynamic lane management system and method |
| US7325086B2 (en) * | 2005-12-15 | 2008-01-29 | Via Technologies, Inc. | Method and system for multiple GPU support |
| US7447825B2 (en) * | 2006-03-10 | 2008-11-04 | Inventec Corporation | PCI-E automatic allocation system |
-
2006
- 2006-04-11 JP JP2006108307A patent/JP4877482B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-09 US US11/783,346 patent/US20070239925A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12525870B2 (en) | 2021-07-07 | 2026-01-13 | Ge Energy Power Conversion Technology Limited | Fault current reduction for power converter systems |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007280237A (ja) | 2007-10-25 |
| US20070239925A1 (en) | 2007-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4877482B2 (ja) | PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 | |
| JP5104465B2 (ja) | 転送装置及びパケット伝送装置 | |
| KR101586354B1 (ko) | 병렬 연결식 서버시스템의 통신 장애 복구방법 | |
| US7610509B2 (en) | Fault tolerant computer system | |
| EP3618350B1 (en) | Protection switching method, device and system | |
| CN112468328A (zh) | 一种基于交换式拓扑的双余度fc-ae-1553网络重构方法 | |
| CN101299201B (zh) | 存储系统数据备份方法及装置 | |
| CN102388570A (zh) | 一种主备模式下的单板运行方法及系统 | |
| CN102377600A (zh) | 对数据传输网络的网络元件的保护 | |
| JP2008107896A (ja) | 物理資源制御管理システム、物理資源制御管理方法および物理資源制御管理用プログラム | |
| JPH01137845A (ja) | Lan制御装置のlan構成方式 | |
| KR102251407B1 (ko) | 소프트웨어 정의 네트워크에서 컨트롤러의 이중화 제어 시스템 및 그 방법 | |
| JP2009246475A (ja) | 冗長構成を有する通信システム及び該システムによる系切り替え方法 | |
| JP2973956B2 (ja) | 冗長切替方式 | |
| JP2017103588A (ja) | 鉄道車両用情報伝送装置 | |
| JP4511455B2 (ja) | ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム | |
| JP6394727B1 (ja) | 制御装置、制御方法、及び、フォールトトレラント装置 | |
| CN101656757B (zh) | 一种业务控制处理的方法和系统 | |
| JP3605294B2 (ja) | スイッチ装置 | |
| CN108494534A (zh) | 一种自行防空武器系统双冗余以太网设计方法 | |
| US20100011241A1 (en) | Information processing apparatus and domain dynamic reconfiguration processing method | |
| JP2008311778A (ja) | 回線収容接続システム及び回線収容装置の予備切換方法 | |
| JP2024049077A (ja) | 車両制御装置 | |
| CN119645313A (zh) | 存储系统、存储业务系统、存储处理方法及存储服务器 | |
| JP2003044310A (ja) | クラスタリング・システムおよびクラスタリング・システムにおける障害発生時のデータ復旧方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4877482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |