JP4880052B2 - エピタキシャル炭化珪素単結晶基板及びその製造方法 - Google Patents

エピタキシャル炭化珪素単結晶基板及びその製造方法 Download PDF

Info

Publication number
JP4880052B2
JP4880052B2 JP2010109105A JP2010109105A JP4880052B2 JP 4880052 B2 JP4880052 B2 JP 4880052B2 JP 2010109105 A JP2010109105 A JP 2010109105A JP 2010109105 A JP2010109105 A JP 2010109105A JP 4880052 B2 JP4880052 B2 JP 4880052B2
Authority
JP
Japan
Prior art keywords
doped layer
epitaxial
single crystal
silicon carbide
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010109105A
Other languages
English (en)
Other versions
JP2011236085A (ja
Inventor
崇 藍郷
弘志 柘植
泰三 星野
辰雄 藤本
正和 勝野
正史 中林
弘克 矢代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2010109105A priority Critical patent/JP4880052B2/ja
Priority to KR1020127025335A priority patent/KR101430217B1/ko
Priority to US13/697,211 priority patent/US8901570B2/en
Priority to CN201180018417.5A priority patent/CN102844474B/zh
Priority to EP11780725.5A priority patent/EP2570522B1/en
Priority to PCT/JP2011/061124 priority patent/WO2011142470A1/ja
Publication of JP2011236085A publication Critical patent/JP2011236085A/ja
Application granted granted Critical
Publication of JP4880052B2 publication Critical patent/JP4880052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3208—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャル炭化珪素(SiC)単結晶基板及びその製造方法に関するものである。
炭化珪素(SiC)は、耐熱性及び機械的強度に優れ、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてSiC単結晶基板の需要が高まっている。
SiC単結晶基板を用いて、電力デバイス、高周波デバイス等を作製する場合には、通常、基板上に熱ＣＶＤ法(熱化学蒸着法)と呼ばれる方法を用いてSiC薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりするのが一般的であるが、後者の場合には、注入後に高温でのアニールが必要となるため、エピタキシャル成長による薄膜形成が多用されている。
エピタキシャル膜上にデバイスを形成する場合、設計通りのデバイスを安定して製造するためには、エピタキシャル膜の膜厚およびドーピング密度、特にドーピング密度のウェーハ面内均一性が重要になる。近年、ウェーハの大口径化が進むとともに、デバイスの面積も大きくなり、デバイス歩留まり向上のためには、ドーピング密度の均一性がより重要となっている。現在の主流である、３および４インチウェーハ上SiCエピタキシャル膜のドーピング密度面内均一性は、標準偏差/平均値（σ/mean）で表すと、５〜１０％であるが、この値を５％以下にすることが必要である。
一方、基板の口径が３インチ以上の場合、基底面転位等の欠陥密度を下げ、またSiCインゴットからの基板の収率を上げる等の観点から、基板のオフ角度は従来の８°から約４°乃至それ以下が用いられている。このような小さいオフ角度を持つ基板上のエピタキシャル成長の場合、成長時に流す材料ガス中の珪素原子数に対する炭素原子数の比(C/Si比)は、従来よりも低くすることが一般的である。これは、オフ角度が小さくなるに従って表面のステップ数が減少し、ステップフロー成長が起こりにくくなって、ステップバンチングやエピタキシャル欠陥が増加しやすくなることを抑えるためである。しかし、C/Si比を低くすると、所謂サイトコンペティション（site-competition）が顕著となり、エピタキシャル成長時に、雰囲気から窒素原子のような不純物の取り込みが大きくなる。取り込まれた窒素原子はSiC中でドナーとなり、電子を供給するため、キャリア密度が上昇する。成長雰囲気中には、残留窒素が存在するため、不純物元素を添加せずに形成したノンドープ層であってもsite-competitionは生じ、C/Si比を下げて成長したノンドープ層の残留キャリア密度は、従来のC/Si比の場合よりも高くなる。この点について、図１を用いて以下で説明する。
従来のようなオフ角度（８°）の基板に対して、C/Si比をＸとして成長させた場合のノンドープ層の残留キャリア密度をＮXとすると、約４°乃至それ以下のオフ角の基板上に成長させる場合に必要な低いC/Si比Ｙ（通常1.0程度）で成長させた場合のノンドープ層の残留キャリア密度は、ＮY（通常0.8〜1×1015cm-3程度）になる。一方、デバイス動作に必要なキャリアレベルＮCは、例えば１〜５×１０15ｃｍ-3であって、これは、ほぼＮYの程度であるため、C/Si比がＹの時には、意図的にドーピングガスである窒素を導入してキャリアレベルを制御することが困難になる。さらに、厳密には、ウェーハ上の全ての部分でC/Si比が一定ではないため、局所的にC/Si比がＹより小さい場合が発生し、その場合には、図１から分かるように、残留キャリア密度がＮCよりも大きくなる。
図２ａにC/Si比がＹの部分でドーピングを行った場合のドーピング密度プロファイルを示し、図２ｂにC/Si比がＹより小さい部分（0.8〜0.9程度）でドーピングを行った場合のドーピング密度プロファイルを示す。ＮB1とＮB2がそれぞれの部分での残留キャリア密度とすると、通常ＮB1は０．８〜１×１０15ｃｍ-3程度であり、ＮB2は１〜３×１０15ｃｍ-3程度であるため、ＮB1＜ＮB2≒ＮCとなる。ウェーハ内の図２ａの部分において、ＮCが得られるようにドーピングを行ったとすると、ＮC−ＮB1がドーピング量になるため、図２ｂの部分では、必然的にＮC−ＮB1＋ＮB2がドーピング値となる。従って、ＮB2−ＮB1が図２ａと図２ｂの部分でのドーピングばらつきとなり、これはＮCの１０％程度よりも大きい値となり得るため、ドーピング密度の面内分布を大きく低下させることになる。
したがって、今後デバイスへの応用が期待されるSiCエピタキシャル成長基板であるが、基板のオフ角度を従来の８°から約４°乃至それ以下にすると、C/Si比を下げて成長しなければならないことに起因するドーピング密度のウェーハ面内均一性が劣化し、デバイス応用上問題であった。
ところで、本発明者等は、オフ角度が４°以下のSiC単結晶基板上に高品質のエピタキシャル膜を形成する方法として、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を０．５以上１．０未満にして成長させた層（欠陥低減層）と、C/Siを１．０以上１．５以下にして成長させた層（活性層）とを形成する方法を提案している（特許文献１参照）。ところが、この方法は、三角形状のエピタキシャル欠陥や表面荒れの少ないエピタキシャル膜を得ることを目的とするものであり、ウェーハ面内におけるエピタキシャル膜のドーピング密度について、均一性を担保する直接の手段を教える記載はない。
特開２００９−２５６１３８号公報
本発明は、オフ角度が１°以上６°以下の基板を用いたエピタキシャル成長において、炭素と珪素の原子数比（C/Si）を低くした場合でも、ばらつきを抑えて、ドーピング密度のウェーハ面内均一性に優れた高品質エピタキシャル膜を有したエピタキシャルSiC単結晶基板、及びその製造方法を提供するものである。
本発明は、エピタキシャル成長時に、不純物元素を添加せずに形成したノンドープ層と、不純物元素を添加しながら形成したドープ層とをそれぞれ複数層積層し、尚且つ、そのノンドープ層及びドープ層を成長させる際のC/Si比と、それらの厚みを変えることで、上記課題を解決できることを見出し、完成したものである。
即ち、本発明は、
（１）オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって形成された炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板であって、
該エピタキシャル膜が、不純物元素を添加しながら形成した厚さ０．５μｍ以下のドープ層と、不純物元素を添加せずに形成した厚さ０．１μｍ以下のノンドープ層とを交互に積層して、ドープ層及びノンドープ層をそれぞれ２層以上有してなり、前記ドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を１．５以上２．０以下にして形成され、また、前記ノンドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を０．５以上１．５未満にして形成されたことを特徴とするエピタキシャル炭化珪素単結晶基板、
（２）前記ドープ層と前記ノンドープ層をそれぞれ２０回以上積層することを特徴とする上記（１）に記載のエピタキシャル炭化珪素単結晶基板、
（３）前記ドープ層の厚さが前記ノンドープ層の厚さよりも大きいことを特徴とする上記（１）又は（２）に記載のエピタキシャル炭化珪素単結晶基板、
（４）前記ドープ層のドーピング原子数密度が１×１０15ｃｍ-3以上であることを特徴とする上記（１）〜（３）のいずれかに記載のエピタキシャル炭化珪素単結晶基板、
（５）オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって炭化珪素エピタキシャル膜を形成して、エピタキシャル炭化珪素単結晶基板を製造する方法であって、
エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を１．５以上２．０以下にして、不純物元素を添加しながら形成する厚さ０．５μｍ以下のドープ層と、
エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を０．５以上１．５未満にして、不純物元素を添加せずに形成する厚さ０．１μｍ以下のノンドープ層と、
を交互に成長させて、ドープ層及びノンドープ層をそれぞれ２層以上有するようにして炭化珪素エピタキシャル膜を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法、
である。
本発明によれば、オフ角度が１°以上６°以下の基板上に形成したエピタキシャル膜において、ドーピング密度のウェーハ面内均一性に優れた、高品質なエピタキシャルSiC単結晶基板を提供することが可能である。
また、本発明の製造方法は、ＣＶＤ法（Chemical Vapor Deposition：化学気相堆積法）を用いるため、装置構成が容易で制御性にも優れ、均一性、再現性の高いエピタキシャル膜が得られる。
さらに、本発明のエピタキシャルSiC単結晶基板を用いたデバイスは、ドーピング密度のウェーハ面内均一性に優れた高品質エピタキシャル膜上に形成されるため、その特性及び歩留りが向上する。
C/Si比と残留キャリア密度の関係を示す図 残留キャリア密度がデバイス動作に必要なキャリアレベルより低い部分でドーピングを行った場合のドーピング密度プロファイルを示す図 残留キャリア密度がデバイス動作に必要なキャリアレベルとほぼ同等な部分でドーピングを行った場合のドーピング密度プロファイル示す図 従来のエピタキシャル成長を行う際の典型的な成長シーケンスを示す図 従来のエピタキシャル成長を行う際のC/Si比とＮ2ガス流量の変化を示す図 本発明の一方法によりエピタキシャル成長を行う際の成長シーケンスを示す図 本発明の一方法によりエピタキシャル成長を行う際のC/Si比とＮ2ガス流量の変化を示す図 図２ａと同様の場所に本発明の一方法によりドーピングを行った場合のドーピング密度プロファイルを示す図 図２ｂと同様の場所に本発明の一方法によりドーピングを行った場合のドーピング密度プロファイルを示す図 本発明の一方法によりエピタキシャル成長を行った膜の表面状態を示す光学顕微鏡写真 本発明の一方法によりエピタキシャル成長を行った膜の表面−裏面間の電流値分布を示す図
本発明の具体的な内容について述べる。
まず、SiC単結晶基板上へのエピタキシャル成長について述べる。
本発明で好適にエピタキシャル成長に用いる装置は、横型のＣＶＤ装置である。ＣＶＤ法は、装置構成が簡単であり、ガスのon/offで成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。
図３に、従来のエピタキシャル膜成長を行う際の典型的な成長シーケンスを、ガスの導入タイミングと併せて示す。まず、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を１×１０4〜３×１０4Ｐａに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、成長温度である１５５０〜１６５０℃に達した後、材料ガスであるＳｉＨ4とＣ2Ｈ4およびドーピングガスであるＮ2を導入して成長を開始する。ＳｉＨ4流量は毎分４０〜５０ｃｍ3、Ｃ2Ｈ4流量は毎分２０〜４０ｃｍ3であり、成長速度は毎時６〜７μｍである。この成長速度は、通常利用されるエピタキシャル層の膜厚が１０μｍ程度であるため、生産性を考慮して決定されたものである。一定時間成長し、所望の膜厚が得られた時点でＳｉＨ4、Ｃ2Ｈ4およびＮ2の導入を止め、水素ガスのみ流した状態で温度を下げる。温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、基板を取り出す。また、この従来方式で成長を行う場合のC/Si比とＮ2ガス流量の変化を図４に示す。図４より、成長開始から終了までC/Si比とＮ2ガス流量は変化させず、一定である。
次に、本発明の内容を図５の成長シーケンスで説明する。SiC単結晶基板をセットし、成長を開始するまでは、図３と同様である。成長開始直後は、ＳｉＨ4とＣ2Ｈ4の流量比がC/Si比で１．５未満になるようにしてノンドープ層を０．１μｍ程度成長させる。その後ＳｉＨ4とＣ2Ｈ4の流量比がC/Si比で１．５以上になるようにして０．２μｍ程度成長させるが、その時にドーピングガスである窒素を導入してドープ層とする。その後は、ノンドープ層とドープ層を繰り返し成長させて、所望の膜厚が得られた時点でＳｉＨ4、Ｃ2Ｈ4およびＮ2の導入を止める。その後の手順は、図３の場合と同様である。この場合のC/Si比とＮ2ガス流量の変化を図６に示す。このように、低いC/Si比でノンドープ層を成長させ、高いC/Si比でドープ層を成長させることにより、site-competitionが起こりにくい状態でドーピングが行えるため、制御性に優れたドーピングが可能になる。さらに、本発明では、ノンドープ層の厚さを全体的に薄くするため、前述したドーピング密度の面内不均一性も抑制される。この点について、図７を用いて、下記で一例を挙げながら説明する。
図７ａは図２ａと同様の場所に、本発明を適用してドーピングした場合のドーピングプロファイルであり、理想的なドーピングプロファイルが得られた時には、ドーピング密度は点線のようになる。つまり、ドーピングガスである窒素を導入しながら形成するドープ層では、C/Si比を図１における値Ｙよりも高く、１．５以上にしているため、残留キャリア密度の影響を受けることなくＮCが得られるようにドーピングされる。一方、ドーピングガスである窒素を導入せずに形成するノンドープ層では、C/Si比が図１における値Ｙである、１．０程度のため、図２ａのＮB1の残留キャリア密度を示すようになる。しかし実際には、ドープ層とノンドープ層の間のドーピング密度変化は連続的であるため、実線のようなプロファイルになる。そして、実効的なドーピング密度はＮC1程度と考えられる。
一方、図７ｂは図２ｂと同様の場所であり、図７ａと同様に点線が理想的なドーピングプロファイルを示す。この場合、C/Si比が１．５以上と図１における値Ｙよりも高いドープ層のＮCの値は残留不純物の影響を受けないため、図７ａのＮCと同様になるが、C/Si比が図1における値Ｙよりも小さい、０．８〜０．９になっているノンドープ層の残留キャリア密度は、残留不純物密度が高いため、図２ｂのＮB2と同じになる。そして、実効的なドーピング密度はＮC2程度と考えられる。従って、ＮC1とＮC2の差が小さくなり、ドーピング密度の面内均一性が改善される。
本発明により、１°以上６°以下のオフ角を持った基板上のエピタキシャル膜において、ドーピングの面内均一性が高い良好なエピタキシャル膜が得られるようになるが、低いC/Si比で成長するノンドープ層は、小さいオフ角を持つ基板上の成長に必須であるため、薄すぎるとエピタキシャル欠陥等が生じ膜質が劣化する。また、厚すぎると全体のドーピング密度の面内均一性に悪影響を与えるとともに、基板に垂直に電流を流す現状のデバイスにおいては抵抗が高くなるという問題が発生する。一方、高いC/Si比で成長するドープ層は、ノンドープ層より薄いとドーピング密度の面内均一性の向上に対する寄与が小さく、厚すぎると膜質の劣化につながる。
以上の状況を考慮し、発明者らが検討した結果、ノンドープ層の厚さは０．１μｍ以下、より好適には０．０５〜０．１μｍであり、ドープ層の厚さは０．５μｍ以下、より好適には０．２〜０．５μｍである。さらに、ドープ層及びノンドープ層は、それぞれ２層以上有するようにするが、ノンドープ層とドープ層の積層回数は、多い方がエピタキシャル膜全体でのドーピング密度の平均化が進み、面内均一性の向上に効果的であるため、実際に必要とされるエピタキシャル膜全体の厚さも考慮すると、ノンドープ層とドープ層の積層回数は、それぞれが２０回程度より多いことが好適である。ノンドープ層とドープ層の積層順番に関しては、SiC基板上に成長を開始する時は、小さいオフ角を持つ基板上の成長になるため、低いC/Si比、すなわちノンドープ層が必要である。一方、最表面は、デバイスの電極と接触する部分であるため、ドープ層が必要である。
また、ノンドープ層を成長する時のC/Si比は、低オフ角基板上の成長を考慮すると０．５以上１．５未満であることが必要である。０．５未満では、過剰なＳｉ原子が基板表面に凝縮するＳｉドロップレットと呼ばれる欠陥が形成され易く、１．５以上になると表面荒れやエピタキシャル欠陥が増加する。より好適には０．８〜１．２である。一方、ドープ層を成長する時のC/Si比は、低すぎるとsite-competitionの影響が現れ、高すぎると三角形欠陥等のエピタキシャル欠陥が増加するため、１．５以上２．０以下、より好適には１．５〜１．８である。さらに、ドープ層のドーピング原子数密度は、図７ａ、図７ｂより、ＮB1およびＮB2より大きい事が必要であって、そのためには１×１０15ｃｍ-3以上が必要であるが、ドーピング原子数密度が高すぎると表面荒れが生じるため、より好適には１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下である。
エピタキシャル膜全体の厚さについては、通常形成されるデバイスの耐圧、エピタキシャル膜の生産性等を考慮した場合、５μｍ以上５０μｍ以下が好ましい。また、基板のオフ角が１°以上６°以下であるのは、１°未満であるとオフ角が小さすぎて、本発明の効果を十分に発揮することができず、６°を超えると、C/Si比が高い状態で成長でき、本発明を用いなくても面内均一性を上げられるからである。
そして、本発明によれば、SiC単結晶基板にエピタキシャル膜を成長する際に、ノンドープ層とドープ層をそれぞれ複数層積層し、そのノンドープ層とドープ層を成長する時のC/Si比および厚さを変えることで、ドーピング密度の面内均一性をσ/meanで５％以下にすることができる。ただしこの場合は、図７から分かるように、ノンドープ層とドープ層との積層部分のドーピング密度の平均値を、通常の容量−電圧測定から得られるドーピングプロファイルで求めることはできないため、エピタキシャル膜の表面と基板裏面にオーミック電極を形成し、電極間の電流値をドーピング密度と等価とみなし、その面内均一性で評価する。
本発明においてエピタキシャル膜を形成する際に添加する不純物元素は、主に窒素を例に説明したが、窒素以外にも、例えばアルミニウム等を用いてドープ層を形成するようにしてもよい。また、エピタキシャル膜の材料ガスについては、ＳｉＨ4とＣ2Ｈ4を例に説明したが、これら以外の珪素源や炭素源を用いてもよいことは勿論である。
このようにして成長されたエピタキシャル膜を有する本発明の基板上に好適に形成されるデバイスの例としては、ショットキーバリアダイオード、ＰＩＮダイオード、ＭＯＳダイオード、ＭＯＳトランジスタ等が挙げられ、特に電力制御用に用いられるデバイスが好適な例である。
（実施例１）
３インチ(76mm)ウェーハ用SiC単結晶インゴットから、約４００μｍの厚さでスライスし、粗削りとダイヤモンド砥粒による通常研磨を実施して、４Ｈ型のポリタイプを有するSiC単結晶基板を用意した。この基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長の手順としては、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを毎分１５０Ｌ導入しながら圧力を１．０×１０4Ｐａに調整した。その後、圧力を一定に保ちながら成長炉の温度を１６００℃まで上げ、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分２２ｃｍ3（C/Si比1.1）にしてノンドープ層の成長を開始した。ノンドープ層を０．１μｍ成長させた後、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分３０ｃｍ3（C/Si比1.5）にし、さらにドーピングガスであるＮ2流量を毎分３０ｃｍ3にして（ドーピング原子数密度1×1016 cm-3）、ドープ層を０．２μｍ成長させた。その後、Ｎ2の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ2流量を毎分３０ｃｍ3にしてドープ層を０．２μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させ、最上層がドープ層となるようにした。
このようにしてエピタキシャル成長を行った膜の光学顕微鏡写真を図８に示す。図８より、表面荒れや欠陥の少ない良好な膜が得られていることが分かる。このエピタキシャル膜のドーピング密度を電流値により評価した結果を図９に示す。均一性は良好であり、σ/meanで表した面内均一性は４．５％であった。
（実施例２）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のSiC単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順、温度等は、実施例１と同様であり、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分２２ｃｍ3（C/Si比1.1）にしてノンドープ層の成長を開始した。ノンドープ層を０．０５μｍ成長させた後、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分３０ｃｍ3（C/Si比1.5）にし、さらにドーピングガスであるＮ2流量を毎分３ｃｍ3にして（ドーピング原子数密度1×1015 cm-3）、ドープ層を０．５μｍ成長させた。その後、Ｎ2の導入を止め、再びノンドープ層を０．０５μｍ成長させて、更に、Ｎ2流量を毎分３ｃｍ3にしてドープ層を０．５μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計２０回成長させた。このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ/meanは３．５％であった。
（実施例３）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のSiC単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順、温度等は、実施例１と同様であり、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分１０ｃｍ3（C/Si比0.5）にしてノンドープ層の成長を開始した。ノンドープ層を０．１μｍ成長させた後、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分４０ｃｍ3（C/Si比2.0）にし、さらにドーピングガスであるＮ2流量を毎分３０ｃｍ3（ドーピング原子数密度1×1016 cm-3）にしてドープ層を０．２μｍ成長させた。その後、Ｎ2の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ2流量を毎分３０ｃｍ3にしてドープ層を０．２μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させた。このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ/meanは４．７％であった。
（実施例４）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のSiC単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順、温度等は、実施例１と同様であり、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分１０ｃｍ3（C/Si比0.5）にしてノンドープ層の成長を開始した。ノンドープ層を０．０５μｍ成長させた後、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分４０ｃｍ3（C/Si比2.0）にし、さらにドーピングガスであるＮ2流量を毎分３００ｃｍ3（ドーピング原子数密度1×1017 cm-3）にして、ドープ層を０．５μｍ成長させた。その後、Ｎ2の導入を止め、再びノンドープ層を０．０５μｍ成長させて、更に、Ｎ2流量を毎分３００ｃｍ3にしてドープ層を０．５μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計２０回成長させた。このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ/meanは４．０％であった。
（実施例５）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のSiC単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は１°である。成長開始までの手順、温度等は、実施例１と同様であり、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分１０ｃｍ3（C/Si比0.5）にしてノンドープ層の成長を開始した。ノンドープ層を０．１μｍ成長させた後、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分３０ｃｍ3（C/Si比1.5）にし、さらにドーピングガスであるＮ2流量を毎分３０ｃｍ3（ドーピング原子数密度1×1016 cm-3）にして、ドープ層を０．２μｍ成長させた。その後、Ｎ2の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ2流量を毎分３０ｃｍ3にしてドープ層を０．２μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させた。このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ/meanは４．８％であった。
（実施例６）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のSiC単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は６°である。成長開始までの手順、温度等は、実施例１と同様であり、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分２２ｃｍ3（C/Si比1.1）にしてノンドープ層の成長を開始した。ノンドープ層を０．１μｍ成長させた後、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分３０ｃｍ3（C/Si比1.5）にし、さらにドーピングガスであるＮ2流量を毎分３０ｃｍ3（ドーピング原子数密度1×1016 cm-3）にして、ドープ層を０．２μｍ成長させた。その後、Ｎ2の導入を止め、再びノンドープ層を０．１μｍ成長させて、更に、Ｎ2流量を毎分３０ｃｍ3にしてドープ層を０．２μｍ成長させて、以降このようにして、ノンドープ層とドープ層をそれぞれ合計３０回成長させた。このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であり、電流値で評価した面内均一性のσ/meanは４．２％であった。
（比較例１）
比較例として、実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のSiC単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順、温度等は、実施例１と同様であるが、成長は、ＳｉＨ4流量を毎分４０ｃｍ3、Ｃ2Ｈ4流量を毎分２２ｃｍ3（C/Si比1.1）にし、さらにドーピングガスであるＮ2流量を１ｃｍ3（ドーピング原子数密度1×1016 cm-3）にして、ドープ層を１０μｍ成長した。このようにしてエピタキシャル成長を行った膜は、表面荒れや欠陥の少ない良好な膜であるが、電流値で評価した面内均一性のσ/meanは１５％であった。
この発明によれば、SiC単結晶基板上へのエピタキシャル成長において、ドーピング密度の面内均一性に優れた高品質エピタキシャル膜を有するエピタキシャルSiC単結晶基板を作成することが可能である。そのため、このような基板上に電子デバイスを形成すればデバイスの特性及び歩留まりが向上することが期待できる。本実施例においては、材料ガスとしてＳｉＨ4及びＣ2Ｈ4を用いているが、Ｓｉ源としてトリクロルシランを用い、Ｃ源としてＣ3Ｈ8等を用いた場合についても同様である。

Claims (5)

  1. オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって形成された炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板であって、
    該エピタキシャル膜が、不純物元素を添加しながら形成した厚さ０．５μｍ以下のドープ層と、不純物元素を添加せずに形成した厚さ０．１μｍ以下のノンドープ層とを交互に積層して、ドープ層及びノンドープ層をそれぞれ２層以上有してなり、前記ドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を１．５以上２．０以下にして形成され、また、前記ノンドープ層が、エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を０．５以上１．５未満にして形成されたことを特徴とするエピタキシャル炭化珪素単結晶基板。
  2. 前記ドープ層と前記ノンドープ層をそれぞれ２０回以上積層することを特徴とする請求項１に記載のエピタキシャル炭化珪素単結晶基板。
  3. 前記ドープ層の厚さが前記ノンドープ層の厚さよりも大きいことを特徴とする請求項１又は２に記載のエピタキシャル炭化珪素単結晶基板。
  4. 前記ドープ層のドーピング原子数密度が１×１０15ｃｍ-3以上であることを特徴とする請求項１〜３のいずれかに記載のエピタキシャル炭化珪素単結晶基板。
  5. オフ角度が１°以上６°以下である炭化珪素単結晶基板上に、化学気相堆積法によって炭化珪素エピタキシャル膜を形成して、エピタキシャル炭化珪素単結晶基板を製造する方法であって、
    エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を１．５以上２．０以下にして、不純物元素を添加しながら形成する厚さ０．５μｍ以下のドープ層と、
    エピタキシャル膜の材料ガス中に含まれる炭素と珪素の原子数比（C/Si）を０．５以上１．５未満にして、不純物元素を添加せずに形成する厚さ０．１μｍ以下のノンドープ層と、
    を交互に成長させて、ドープ層及びノンドープ層をそれぞれ２層以上有するようにして炭化珪素エピタキシャル膜を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法。
JP2010109105A 2010-05-11 2010-05-11 エピタキシャル炭化珪素単結晶基板及びその製造方法 Active JP4880052B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010109105A JP4880052B2 (ja) 2010-05-11 2010-05-11 エピタキシャル炭化珪素単結晶基板及びその製造方法
KR1020127025335A KR101430217B1 (ko) 2010-05-11 2011-05-10 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
US13/697,211 US8901570B2 (en) 2010-05-11 2011-05-10 Epitaxial silicon carbide single crystal substrate and process for producing the same
CN201180018417.5A CN102844474B (zh) 2010-05-11 2011-05-10 外延碳化硅单晶基板及其制造方法
EP11780725.5A EP2570522B1 (en) 2010-05-11 2011-05-10 Epitaxial silicon carbide single-crystal substrate and method for producing the same
PCT/JP2011/061124 WO2011142470A1 (ja) 2010-05-11 2011-05-10 エピタキシャル炭化珪素単結晶基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010109105A JP4880052B2 (ja) 2010-05-11 2010-05-11 エピタキシャル炭化珪素単結晶基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011236085A JP2011236085A (ja) 2011-11-24
JP4880052B2 true JP4880052B2 (ja) 2012-02-22

Family

ID=44914519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010109105A Active JP4880052B2 (ja) 2010-05-11 2010-05-11 エピタキシャル炭化珪素単結晶基板及びその製造方法

Country Status (6)

Country Link
US (1) US8901570B2 (ja)
EP (1) EP2570522B1 (ja)
JP (1) JP4880052B2 (ja)
KR (1) KR101430217B1 (ja)
CN (1) CN102844474B (ja)
WO (1) WO2011142470A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201417149A (zh) * 2012-10-31 2014-05-01 Ｌｇ伊諾特股份有限公司 磊晶晶圓
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
WO2015129876A1 (ja) * 2014-02-27 2015-09-03 京セラ株式会社 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法
JP6289952B2 (ja) 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP6306411B2 (ja) * 2014-04-17 2018-04-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6239097B2 (ja) * 2014-05-08 2017-11-29 三菱電機株式会社 ＳｉＣエピタキシャルウエハ
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR102203025B1 (ko) 2014-08-06 2021-01-14 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
WO2016185819A1 (ja) * 2015-05-18 2016-11-24 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2017043165A1 (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
DE112016004600B4 (de) * 2015-10-07 2025-10-23 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat, Verwendung des Siliziumkarbidsubstrats und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
US9679763B1 (en) 2015-11-20 2017-06-13 International Business Machines Corporation Silicon-on-insulator fin field-effect transistor device formed on a bulk substrate
CN108292686B (zh) 2015-12-02 2021-02-12 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
US9537011B1 (en) 2015-12-14 2017-01-03 International Business Machines Corporation Partially dielectric isolated fin-shaped field effect transistor (FinFET)
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10192980B2 (en) * 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US11430882B2 (en) 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US12484244B2 (en) 2016-06-24 2025-11-25 Wolfspeed, Inc. Group III-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
CN107068539B (zh) * 2016-12-15 2019-11-22 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
FR3103962B1 (fr) * 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
JP7259829B2 (ja) * 2020-11-12 2023-04-18 株式会社レゾナック ＳｉＣエピタキシャルウェハ
JP7593124B2 (ja) * 2021-01-15 2024-12-03 株式会社デンソー 二元系化合物半導体の製造方法および製造装置
US12402346B2 (en) 2021-05-17 2025-08-26 Wolfspeed, Inc. Circuits and group III-nitride transistors with buried p-layers and controlled gate voltages and methods thereof
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
US12557322B2 (en) 2021-05-17 2026-02-17 Wolfspeed, Inc. Group III-nitride transistors with back barrier structures and buried p-type layers and methods thereof
CN117448955B (zh) * 2023-12-21 2024-03-29 南京百识电子科技有限公司 一种碳化硅外延结构的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270573B1 (en) * 1997-08-27 2001-08-07 Matsushita Electric Industrial Co., Ltd. Silicon carbide substrate, and method for producing the substrate, and semiconductor device utilizing the substrate
US6306211B1 (en) 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
JP3443379B2 (ja) * 1999-03-23 2003-09-02 松下電器産業株式会社 半導体膜の成長方法及び半導体装置の製造方法
JP2003264154A (ja) * 1999-03-23 2003-09-19 Matsushita Electric Ind Co Ltd 半導体膜の成長方法及び半導体装置の製造方法
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
KR100984261B1 (ko) * 2002-03-19 2010-09-30 자이단호징 덴료쿠추오켄큐쇼 SiC 결정의 제조 방법 및 SiC 결정
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
WO2009048997A1 (en) * 2007-10-12 2009-04-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Producing epitaxial layers with low basal plane dislocation concentrations
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板

Also Published As

Publication number Publication date
CN102844474B (zh) 2015-11-25
CN102844474A (zh) 2012-12-26
WO2011142470A1 (ja) 2011-11-17
KR101430217B1 (ko) 2014-08-18
JP2011236085A (ja) 2011-11-24
EP2570522A1 (en) 2013-03-20
EP2570522A4 (en) 2015-04-01
US20130049014A1 (en) 2013-02-28
EP2570522B1 (en) 2017-01-18
US8901570B2 (en) 2014-12-02
KR20120132531A (ko) 2012-12-05

Similar Documents

Publication Publication Date Title
JP4880052B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2557205B1 (en) Process for producing epitaxial single-crystal silicon carbide substrate
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
EP3330415B1 (en) Method for producing epitaxial silicon carbide single-crystal wafer
US11114295B2 (en) Epitaxial silicon carbide single crystal wafer and process for producing the same
US20160254391A1 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2013045805A (ja) シリコンエピタキシャルウェーハの製造方法
JP2014013835A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R151 Written notification of patent or utility model registration

Ref document number: 4880052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350