JP4880958B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4880958B2
JP4880958B2 JP2005270773A JP2005270773A JP4880958B2 JP 4880958 B2 JP4880958 B2 JP 4880958B2 JP 2005270773 A JP2005270773 A JP 2005270773A JP 2005270773 A JP2005270773 A JP 2005270773A JP 4880958 B2 JP4880958 B2 JP 4880958B2
Authority
JP
Japan
Prior art keywords
stress
silicide
forming
gate electrode
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005270773A
Other languages
English (en)
Other versions
JP2007081330A (ja
Inventor
俊彦 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005270773A priority Critical patent/JP4880958B2/ja
Priority to US11/340,517 priority patent/US7372108B2/en
Publication of JP2007081330A publication Critical patent/JP2007081330A/ja
Priority to US12/081,439 priority patent/US7741220B2/en
Application granted granted Critical
Publication of JP4880958B2 publication Critical patent/JP4880958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/794—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising conductive materials, e.g. silicided source, drain or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に、シリサイドを用いた半導体装置及びその製造方法に関する。
近年の微細化された半導体装置、特にＭＩＳ（metal insulator semiconductor）型のＦＥＴ（field effect transistor）装置では、高速化、低消費電力化等の半導体装置の特性を向上させることが要求されている。半導体装置の高速化のためには、構成素子の電流駆動力を向上させることが必要である。これまでの半導体素子では、ゲート長の縮小に伴い電流駆動力は向上されてきたが、近年の微細化の進行に伴いゲート長の縮小だけでは電流駆動力の十分な向上が見込めなくなってきている。したがって、他の手法により電流駆動力を向上させることが求められてきており、例えば、ＦＥＴのチャネル領域に応力を与えることによりキャリアの移動度を向上させる手法が用いられるようになってきている。
ＣＭＯＳ（complimentary metal oxide semiconductor）半導体装置では、ｎチャネルＭＯＳＦＥＴ（以降、ｎＭＯＳと表す）とｐチャネルＭＯＳＦＥＴ（以降、ｐＭＯＳと表す）とにおいて、それぞれのチャネル領域に逆向きの応力を与えることにより、半導体装置の電流駆動力を向上できることが知られている。
従来のＣＭＯＳ半導体装置では、素子の寄生抵抗を低減するために、ｎＭＯＳ及びｐＭＯＳのソース・ドレインのコンタクト領域表面にシリサイドを形成している。このシリサイドには、例えば、チタンシリサイド（ＴｉＳｉ２）、コバルトシリサイド（ＣｏＳｉ２）、ニッケルシリサイド（ＮｉＳｉ）が使用されている。これらのシリサイドは、いずれもシリコンに対して引っ張りの内部応力を有することが知られている。
これらのシリサイドをＭＯＳＦＥＴのソース・ドレインのコンタクト領域表面に形成した場合に、シリサイド直下のソース・ドレイン（シリコン基板）には、圧縮応力が与えられ、シリサイドの横方向に設けられたＭＯＳＦＥＴのチャネル領域には、引っ張り応力が与えられる。引っ張り応力がチャネル領域に与えられると、ｎＭＯＳではチャネルを流れるキャリア（電子）の移動度が大きくなり、電流駆動力の向上に寄与する。しかしながら、ｐＭＯＳでは、チャネルを流れるキャリアは正孔であり、その移動度が小さくなるため、駆動電流が減少してしまうという問題を引き起こす。正孔の移動度を向上させるためには、圧縮応力を与えることが必要である。
したがって、ｎＭＯＳのチャネル領域には引っ張り応力を、ｐＭＯＳには逆向きの圧縮応力をそれぞれ与えることにより、電流駆動力の向上が実現される。
シリサイドを形成するための従来のサリサイド技術では、使用するシリサイドの種類によってシリコン基板に与えられる応力の方向は、一義的に決まってしまう。したがって、１種類のシリサイドを使用する場合には、上記のように、ｎＭＯＳ又はｐＭＯＳの一方の電流駆動力を向上できるが、他方の電流駆動力を低下させてしまうという問題点がある。２種類のシリサイドを使用するデュアルシリサイド構造にすることにより、ｎＭＯＳとｐＭＯＳの両者にそれぞれ所望の方向の応力を与えることが可能になるが、製造プロセスが極めて複雑になるとうい問題がある。
これらの問題を解決するために、特許文献１には、ソース／ドレインに１種類のシリサイドを形成後、引っ張り応力を有する第１のシリコン窒化膜（Ｓｉ３Ｎ４膜）をｎＭＯＳ領域に形成し、圧縮応力を有する第２のＳｉ３Ｎ４膜をｐＭＯＳ領域に形成する技術が、開示されている。これらのＳｉ３Ｎ４膜によりｎＭＯＳとｐＭＯＳのチャネル領域に与えられる応力を逆向きに制御して、それぞれの電流駆動力を向上させている。この第１及び第２のＳｉ３Ｎ４膜は、異なる製造方法により形成されるため、製造プロセスが複雑になる。また、第１及び第２のＳｉ３Ｎ４膜が接する界面領域における応力の問題等、新たな問題が生ずる。
特開２００３−６００７６号公報
本発明の目的は、微細化されてもｎＭＯＳ及びｐＭＯＳのそれぞれの素子特性を向上させることが可能なＣＭＯＳ半導体装置及びその製造方法を提供することである。
上記の課題は、以下の本発明に係る半導体装置及びその製造方法によって解決される。
本発明の第１の態様による半導体装置は、半導体基板上に絶縁膜を介して形成された第１のゲート電極と、
前記第１のゲート電極を挟んで前記半導体基板中に形成された第１の拡散層と、
前記第１の拡散層に形成され、少なくとも１つの金属を含む金属シリサイドから構成された引っ張り応力を内在する第１の導電体層とを具備するｎＭＯＳＦＥＴと、
前記半導体基板上に絶縁膜を介して形成された第２のゲート電極と、
前記第２のゲート電極を挟んで前記半導体基板中に形成された第２の拡散層と、
前記第２の拡散層に形成され、前記少なくとも１つの金属を含む金属シリサイドから構成され、前記少なくとも１つの金属とシリコンとの組成比が前記第１の導電体層の組成比と同じである、圧縮応力を内在する第２の導電体層とを具備するｐＭＯＳＦＥＴと、
を具備する。
本発明の他の１態様による半導体装置の製造方法は、半導体基板中にｎＭＯＳＦＥＴ形成用の第１の半導体領域およびｐＭＯＳＦＥＴ形成用の第２の半導体領域を形成する工程と、前記第１の半導体領域上に絶縁膜を介して第１のゲート電極を形成し、前記第２の半導体領域上に絶縁膜を介して第２のゲート電極を形成する工程と、前記第１のゲート電極を挟む前記半導体基板中に第１の拡散層を形成し、前記第２のゲート電極を挟む前記半導体基板中に第２の拡散層を形成する工程と、前記第１及び第２の拡散層に接触させて金属材料を堆積する工程と、第１のアニールにより前記金属材料と前記半導体基板とを反応させて前記第１及び第２の拡散層上に引っ張り応力を内在する第１相の第１及び第２の導電体層をそれぞれ形成する工程と、前記第２の半導体領域上に圧縮応力を内在する応力制御膜を形成する工程と、第２のアニールにより第１の半導体領域に前記引っ張り応力を内在する第２相の第１の導電体層を形成し、第２の半導体領域に前記圧縮応力を内在する第２相の第２の導電体層を形成する工程とを具備する。
本発明により、微細化されてもｎＭＯＳ及びｐＭＯＳのそれぞれの素子特性を向上させることが可能なＣＭＯＳ半導体装置及びその製造方法を提供することができる。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
本発明によれば、ｎＭＯＳではそのチャネル領域に引っ張り応力を与えるシリサイド層を具備し、ｐＭＯＳではそのチャネル領域に圧縮応力を与えるシリサイド層を具備する半導体装置及びその製造方法が提供される。上記のシリサイド層は、同じ元素により構成された１種類のシリサイドであり、従来の２種類のシリサイドを用いるデュアルシリサイドとは異なる。
本発明の一実施形態の半導体装置の断面構造の一例を図１に示す。本実施形態の半導体装置は、ｎＭＯＳ１００とｐＭＯＳ２００とにおいて同じ元素により構成されたシリサイド層１４０、２４０を有するが、シリサイドを形成するサリサイド工程において、それぞれが逆向きの内部応力を内在するようにシリサイド層１４０、２４０を形成したものである。図中に示した矢印は、内部応力の方向を表しており、外向きの矢印は、引っ張り応力を、内向きの矢印は、圧縮応力を表す。
図１において、ｎＭＯＳ１００では、ソース・ドレインのコンタクト領域１３２及びゲート電極１２４上に形成されたシリサイド層１４０−１，１４０−２は、引っ張りの内部応力を有する。周囲の応力を考慮する上で、シリサイド層１４０が引っ張り応力を有するということは、概念的に、シリコン基板１０よりも小さな体積のシリサイド層１４０を埋め込んだことに相当する。したがって、シリサイド層１４０−１直下のシリコン基板１０には、シリサイド層１４０−１とは逆向きの圧縮応力が与えられる。ところが、２つのシリサイド層１４０−１挟まれた、ゲート電極１２４直下のチャネル領域には、シリサイド層１４０−１と同じ向きの引っ張り応力が与えられる。
一方、ｐＭＯＳ２００では、ソース・ドレインのコンタクト領域２３２及びゲート電極２２４上に形成されたシリサイド層２４０−１，２４０−２は、ｎＭＯＳ１００とは反対の圧縮の内部応力を有する。シリサイド層２４０が圧縮応力を有するということは、概念的に、シリコン基板１０よりも大きな体積のシリサイド層２４０を埋め込んだことに相当する。同様に、このシリサイド層２４０−１の圧縮応力により、ゲート電極２２４直下のチャネル領域には、圧縮応力が与えられる。
したがって、ｎＭＯＳでは、チャネルにおける電子の移動度を改善でき、ｐＭＯＳでは、正孔の移動度を改善できるため、半導体装置の電流駆動力を向上できる。
ｎＭＯＳとｐＭＯＳのシリサイド層１４０，２４０の内部応力は、下記に詳細に説明するように、シリサイド層を形成するサリサイド工程において、両者が逆向きの内部応力を持つように作り分けることができる。
本発明の一実施形態の基本的な概念を図２に示した断面図を参照して、詳細に説明する。本実施形態の半導体装置は、２段階のシリサイド形成アニールを含むサリサイド工程を経て製造される。まず、図２（ａ）に示したように、シリコン基板１０の表面にシリサイド用金属膜３４、例えば、ニッケル（Ｎｉ）を堆積して第１のシリサイド化アニールを行う。第１のアニールは、完全にシリサイド化が行われないような低温、短時間のアニールである。第１のアニール後に、未反応のシリサイド用金属膜３４を除去する。第１のアニールにより、図２（ｂ）に示されたように、シリコン基板１０表面には、第１相のシリサイド層３６が形成される。第１相のシリサイド層３６は、例えば、ＮｉｘＳｉ（１＜ｘ＜２）の組成を有する中間段階のシリサイド層であり、引っ張りの内部応力を有する（図では、引っ張り応力を外向きの矢印で示している）。
次に、図２（ｃ）に示したように、第１相のシリサイド層３６とは逆向きの内部応力（図では圧縮応力）を有する応力制御膜３８を、第１相のシリサイド層３６の一部の表面上に形成する（図では、圧縮内部応力を内向きの矢印で示している）。応力制御膜３８の内部応力は、第１相のシリサイド層３６の内部応力よりも大きな絶対値を有するように選択する。図２の例では、応力制御膜３８として、大きな圧縮応力を有する窒化チタン膜（ＴｉＮ膜）を使用している。
その後、第２のシリサイド化アニールを行う。第２のアニールは、サーマルバジェットが、第１のアニールより大きなアニールである。第２のアニールにより第１相のシリサイド層３６の金属が充分にシリコンと反応して第２相のシリサイド層４０を形成する。すなわち、第２相のシリサイド層４０は、例えば、ＮｉＳｉの組成を有するモノシリサイドである。
第２相のシリサイド層４０の内部応力は、第２のアニール時の応力制御膜３８の有無により制御することができる。
応力制御膜３８を形成しないで第２のアニールを行う場合には、図２（ｄ）に示したように、第２相のシリサイド層４０は、第１相のシリサイド層３６よりもさらに大きな引っ張り応力を内部応力として有する。
ところが、大きな圧縮応力を有する応力制御膜３８を形成した状態で第２のアニールを行うと、図２（ｅ）に示したように、この圧縮応力がシリサイド化反応中にシリサイド層内に凍結されて、圧縮応力を有する第２相のシリサイド層４０’が形成される。
このようにして、シリサイド層の内部応力の向きを制御することができる。
本発明をＣＭＯＳ半導体装置に応用した実施形態を、下記に説明する。チャネル中のキャリア移動度を大きくするためには、ｎＭＯＳではチャネルに引っ張り応力を、ｐＭＯＳでは圧縮応力を与えることが必要である。そこでソース／ドレインのコンタクト領域に、例えば、本来は引っ張り応力を有するシリサイドを形成する際に、ｐＭＯＳにだけ大きな、例えば、圧縮応力を有する応力制御膜３８を形成した状態で、第２のアニールを行う。その結果、ｐＭＯＳのソース／ドレインのコンタクト領域に形成したシリサイド層には、圧縮の内部応力が凍結され、ｎＭＯＳのシリサイド層には、引っ張りの内部応力が発生する。したがって、ｐＭＯＳのチャネル領域には、圧縮応力を与えることができ、ｎＭＯＳには、引っ張り応力を与えることができる。すなわち、互いに逆向きの内部応力を有するシリサイド層を同時に形成することが可能である。
上記のように、互いに逆向きの内部応力を有するシリサイド層を形成することにより、ｎＭＯＳ及びｐＭＯＳにおいて、チャネル領域のキャリア移動度をそれぞれ向上させることができる。具体的には、ｎＭＯＳではチャネル領域に引っ張り応力を与えることにより、チャネル領域の電子の移動度を向上でき、ｐＭＯＳではチャネル領域に圧縮応力を与えることにより、チャネル領域の正孔の移動度を向上させることができる。これにより、ｎＭＯＳ，ｐＭＯＳそれぞれの電流駆動力を向上できる。また、上記のシリサイド層は、本来の目的であるソース／ドレインの寄生抵抗を低減する。その結果、ＣＭＯＳ半導体装置の電流駆動力はｎＭＯＳ、ｐＭＯＳの各々に対して向上させることが可能となり、素子の性能を向上させることができる。さらに、本発明は、上記のように、サリサイド工程の途中に応力制御膜の形成を追加するだけで実現でき、製造プロセスは簡略である。
以下に本実施形態の製造プロセスの一例を、図３から図６に示した工程断面図を参照して説明する。
（１）先ず、図３（ａ）を参照して、半導体基板１０、例えば、シリコン基板、に素子分離１２を形成する。素子分離１２は、例えば、シリコン基板１０に浅い溝を形成し、その中をＣＶＤ（chemical vapor deposition）により形成したシリコン酸化膜（ＳｉＯ２膜）で埋めたＳＴＩ（shallow trench isolation）を使用することができる。
次に、ｎＭＯＳを形成するｎＭＯＳ領域１１０にｐ型不純物を深くドープしてｐ−ウェル１１５を、ｐＭＯＳを形成するｐＭＯＳ領域２１０にｎ型不純物を深くドープしてｎ−ウェル２１５を形成する。ｐ型不純物としては、例えば、ホウ素（Ｂ）を使用することができ、ｎ型不純物としては、例えば、リン（Ｐ）を使用することができる。
その後、全面にゲート絶縁膜２２を形成し、その上に導電体膜２４を堆積する。ゲート絶縁膜２２としては、例えば、ＳｉＯ２膜、シリコン酸窒化膜（ＳｉＯＮ膜）、を使用することができる。導電体膜２４としては、例えば、ノンドープ若しくはリン又はホウ素を高濃度にドープした多結晶シリコンを使用することができる。
そして、この積層膜をリソグラフィ及びエッチングによりパターニングして、ゲート電極１２４，２２４を形成する。
（２）次に、ゲート電極１２４、２２４を覆うように全面に第１の絶縁膜２６を形成する。第１の絶縁膜２６としては、例えば、膜厚が２−１０ｎｍのシリコン窒化膜（Ｓｉ３Ｎ４膜）を使用することができる。第１の絶縁膜２６を異方性エッチングして、図３（ｂ）に示したように、ゲート電極１２４，２２４の側面にのみ第１の絶縁膜２６を残して、オフセットスペーサ１２６，２２６を形成する。ゲート電極１２４，２２４及びオフセットスペーサ１２６，２２６をマスクとして、イオン注入を行う。ｎＭＯＳ領域１１０には、ｎ型不純物、例えば、ヒ素（Ａｓ）をドープして、第１の拡散層１２８を形成し、ｐＭＯＳ領域２１０には、ｐ型不純物、例えば、ホウ素（Ｂ）をドープして、第２の拡散層２２８を形成する。第１及び第２の拡散層１２８，２２８は、ソース／ドレインのエクステンションになる。
（３）次に、オフセットスペーサ１２６，２２６を含むゲート電極１２４、２２４を覆うように全面に第２の絶縁膜３０を形成する。第２の絶縁膜３０としては、例えば、Ｓｉ３Ｎ４膜を使用することができる。第２の絶縁膜３０を異方性エッチングして、図４（ａ）に示したように、オフセットスペーサ１２６，２２６の側面にのみ第２の絶縁膜３０を残して、ゲート側壁１３０，２３０を形成する。ゲート電極１２４，２２４及びゲート側壁１３０，２３０をマスクとして、第１及び第２の拡散層より深く高濃度のイオン注入を行う。ｎＭＯＳ領域１１０には、ｎ型不純物、例えば、ヒ素（Ａｓ）をドープして、第３の拡散層１３２を形成し、ｐＭＯＳ領域２１０には、ｐ型不純物、例えば、ホウ素（Ｂ）をドープして、第４の拡散層２３２を形成する。第３及び第４の拡散層１３２，２３２は、ソース／ドレインのコンタクト領域になる。
上記の工程（２）、（３）の第１と第３の拡散層１２８，１３２及び第２と第４の拡散層２２８，２３２のイオン注入時に、ゲート電極１２４，２２４にも同時にドーパントが導入される。
（４）次に、図４（ｂ）に示したように、ゲート電極１２４，２２４を覆って全面にシリサイド用金属膜３４を形成する。シリサイド用金属３４としては、例えば、膜厚が約１０ｎｍのニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタン（Ｔｉ）等を使用することができる。
（５）その後、第１のシリサイド化アニールを行う。第１のシリサイド化アニールは、完全にシリサイド化が行われないような低温、短時間のアニールであり、例えば、３５０℃程度のＲＴＡ（rapid thermal annealing）である。この第１のアニールにより、図５（ａ）に示したように、シリサイド用金属膜３４と接しているソース／ドレイン・コンタクト領域１３２，２３２及びゲート電極１２４，２２４の上面のシリコンが反応して第１相のシリサイド層１３６−１，２３６−１及び１３６−２，２３６−２が形成される。シリサイド用金属３４としてＮｉを使用する場合、第１相のシリサイド層は、例えば、ＮｉｘＳｉ（１＜ｘ＜２）の組成を有する中間的なシリサイドである。このシリサイド層は、図に外向きの矢印で示したように、引っ張りの内部応力を有する。第１のアニール時に、素子分離１２上や、Ｓｉ３Ｎ４膜のゲート側壁１３０，２３０上に堆積したシリサイド用金属は、反応せず、そこにはシリサイド層を形成しない。
その後、硫酸過酸化水素水混合液やアンモニア過酸化水素水混合液等のエッチング液を用いて未反応のシリサイド用金属、例えば、Ｎｉ膜をエッチングして除去する。このとき第１相のシリサイド層１３６，２３６は、これらのエッチング液ではエッチングされずにそのまま残る。
（６）次に、図５（ｂ）に示したように、ゲート電極１２４，２２４を覆うように全面に応力制御膜３８を形成する。そして、ｎＭＯＳ領域１１０上の応力制御膜３８をリソグラフィ及びエッチングにより除去して、ｐＭＯＳ領域２１０上だけを応力制御膜３８でキャップする。応力制御膜３８は、第１相のシリサイド層１３６、２３６とは逆向きの内部応力を有し、内部応力の絶対値が大きな膜である。第１相のシリサイド層が、例えば、ＮｉｘＳｉ（引っ張り応力を有する）の場合には、圧縮応力（図では内向きの矢印）を有する膜、例えば、窒化チタン膜（ＴｉＮ膜）を使用することができる。ＴｉＮ膜３８の選択的なエッチングには、例えば、過酸化水素水（Ｈ２Ｏ２）を使用することができる。
（７）その後、第２のシリサイド化アニールを行う。第２のアニールは、第１相のシリサイド層１３６、２３６が充分にシリコンと反応するように行う。例えば、５００℃程度のＲＴＡであり、第２のアニールのサーマルバジェットは、第１のアニールよりも大きい。図６に示したように、この第２のアニールより、第１相のシリサイド層１３６，２３６（例えば、ＮｉｘＳｉ（１＜ｘ＜２））は、第２相のシリサイド層１４０、２４０（例えば、ニッケルモノシリサイド（ＮｉＳｉ））に変化する。
上記で使用する応力制御膜３８、例えば、ＴｉＮ膜は、安定な膜であるため、このアニールではシリサイド層とは反応しない。したがって、ｎＭＯＳ及びｐＭＯＳのシリサイド層１４０及び２４０の両者は、同じ元素により構成される。
このようにして形成したｎＭＯＳとｐＭＯＳのシリサイド層１４０と２４０は、互いに逆向きの内部応力を有する。すなわち、応力制御膜３８を形成しないで第２のアニールを行ったｎＭＯＳ１００では、第２相のシリサイド層１４０は、第１相のシリサイド層１３６よりもさらに大きな引っ張り応力を内部応力として内在する。ところが、大きな圧縮応力を有する応力制御膜３８を形成した状態で第２のアニールを行ったｐＭＯＳ２００では、この圧縮応力がシリサイド化反応中にシリサイド層２４０内に凍結されて、圧縮応力を内在する第２相のシリサイド層２４０−１，２４０−２が形成される。
第２のアニール後に、応力制御膜３８を除去して、図６に示した構造を完成する。
その後、図示しないが、第３及び第４の拡散層１３２，２３２上のシリサイド層１４０−１，２４０−１、及びゲート電極１２４，２２４上のシリサイド層１４０−２，２４０−２に接続する配線を形成する。さらに、多層配線等の半導体装置に必要な工程を行って、ｎＭＯＳ及びｐＭＯＳのそれぞれのシリサイド層を所望の向きの応力に制御し、素子特性を向上させたＣＭＯＳ半導体装置を完成する。
上記の第２のアニール時に、上記で説明したように、本来のシリサイド層の応力とは逆向きの内部応力を有する応力制御膜３８でキャップしたｐＭＯＳ領域２１０では、そこに形成される第２相のシリサイド層２４０−１，２４０−２が、応力制御膜３８と同じ圧縮内部応力を内在するようにシリサイド化される。一方、ｎＭＯＳ領域１１０では、第２相のシリサイド層１４０−１，１４０−２は、本来の引っ張り内部応力を内在する。
シリサイド層２４０−１が、圧縮応力を有するｐＭＯＳでは、隣接するチャネル領域にも圧縮応力が与えられる。同様に、シリサイド層１４０−１が、引っ張り応力を有するｎＭＯＳでは、隣接するチャネル領域にも引っ張り応力が与えられる。
上記に例示したシリサイド用金属、ニッケル（Ｎｉ），コバルト（Ｃｏ），チタン（Ｔｉ）によるシリサイド、ニッケルシリサイド（ＮｉＳｉ），コバルトシリサイド（ＣｏＳｉ２），チタンシリサイド（ＴｉＳｉ２）は、いずれも本来引っ張り応力を内在する。したがって、応力制御膜として大きな圧縮応力を有する上記のＴｉＮ膜を使用して、ｐＭＯＳとｎＭＯＳとにおいて応力を逆向きに制御することができる。
本実施形態において、シリサイド材料としてニッケルシリサイド（ＮｉＳｉ）を例に挙げたが、本発明はこれらの材料に限定するものではなく、シリサイド材料としては、上記のＴｉＳｉ２、ＣｏＳｉ２の他に、例えば、プラチナシリサイド（ＰｔＳｉ）、パラジウムシリサイド（ＰｄＳｉ）、エルビウムシリサイド（ＥｒＳｉ２）のような、種々の金属シリサイドを用いることができる。
またシリサイド層の内部応力の方向を制御する材料として、膜の内部応力が圧縮応力である窒化チタン膜を例に挙げたが、この材料についても窒化チタン膜に限定する必要はなく、同様にシリサイド層とは逆向きの内部応力を持つその他の導体膜、半導体膜、絶縁膜を用いることも可能である。
本実施形態において、ｐＭＯＳ領域上にのみ圧縮内部応力を有する窒化チタン膜を堆積し第２のアニールによりシリサイド化を行った。これに加えて、ｎＭＯＳ領域上にも強い引っ張り応力を有する第２の応力制御膜を堆積し、ｎＭＯＳ上に形成されるシリサイド層の内部応力をさらに大きな引っ張り応力とすることができる。これにより、チャネル領域に加わる引っ張り応力をさらに大きくすることで、ｎＭＯＳの素子性能をさらに向上させることも可能である。なおこれらの応力制御膜は、シリサイド化のための第２のアニール後に、除去される。
上記のように、互いに逆向きの内部応力を有するシリサイド層を形成することにより、ｎＭＯＳ及びｐＭＯＳにおいて、チャネル領域のキャリア移動度をそれぞれ向上させることができる。すなわち、ｎＭＯＳではチャネル領域に引っ張り応力を与えることにより、チャネル領域の電子の移動度を向上でき、ｐＭＯＳではチャネル領域に圧縮応力を与えることにより、チャネル領域の正孔の移動度を向上させることができる。これにより、ｎＭＯＳ，ｐＭＯＳそれぞれの電流駆動力を向上できる。また、上記のシリサイド層は、本来の目的であるソース／ドレインの寄生抵抗を低減する。その結果、ＭＯＳＦＥＴ素子の電流駆動力はｎＭＯＳＦＥＴ領域、ｐＭＯＳＦＥＴ領域各々に対して向上させることが可能となり、素子の性能を向上させることができる。さらに、本発明は、上記のように、サリサイド工程の途中に応力制御膜の形成を追加するだけで実現でき、製造プロセスは簡略である。
本発明は、微細化された半導体装置の性能を向上に有効であり、特にゲート長が０．１μｍ以下のＣＭＯＳ半導体装置の性能を向上させることができる。
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
図１は、本発明の一実施形態の半導体装置を説明するために示す断面図である。 図２（ａ）から（ｅ）は、本発明の一実施形態の原理を説明するために示す断面図である。 図３（ａ），（ｂ）は、本実施形態にしたがった半導体装置の製造工程の一例を説明するために示す断面図である。 図４（ａ），（ｂ）は、図３（ｂ）に続く本実施形態の半導体装置の製造工程の一例を説明するために示す断面図である。 図５（ａ），（ｂ）は、図４（ｂ）に続く本実施形態の半導体装置の製造工程の一例を説明するために示す断面図である。 図６は、図５（ｂ）に続く本実施形態の半導体装置の製造工程の一例を説明するために示す断面図である。
符号の説明
１００…ｎＭＯＳ，２００…ｐＭＯＳ，１０…半導体基板（シリコン基板），１２…素子分離，２４…導電体膜，２６…第１の絶縁膜，３０…第２の絶縁膜，３４…シリサイド用金属，３８…応力制御膜，１１０…ｎＭＯＳ領域，２１０…ｐＭＯＳ領域，１１５，２１５…ウェル，２２，１２２，２２２…ゲート絶縁膜，１２４，２２４…ゲート電極，１２６，２２６…オフセットスペーサ，１２８…第１の拡散層，２２８…第２の拡散層，１３０，２３０…ゲート側壁，１３２…第３の拡散層，２３２…第４の拡散層，１３６，２３６…第１相のシリサイド層，１４０，２４０…第２相のシリサイド層。

Claims (5)

  1. 半導体基板上に絶縁膜を介して形成された第１のゲート電極と、
    前記第１のゲート電極を挟んで前記半導体基板中に形成された第１の拡散層と、
    前記第１の拡散層に形成され、少なくとも１つの金属を含む金属シリサイドから構成された引っ張り応力を内在する第１の導電体層とを具備するｎＭＯＳＦＥＴと、
    前記半導体基板上に絶縁膜を介して形成された第２のゲート電極と、
    前記第２のゲート電極を挟んで前記半導体基板中に形成された第２の拡散層と、
    前記第２の拡散層に形成され、前記少なくとも１つの金属を含む金属シリサイドから構成され、前記少なくとも１つの金属とシリコンとの組成比が前記第１の導電体層の組成比と同じである、圧縮応力を内在する第２の導電体層とを具備するｐＭＯＳＦＥＴと、
    を具備することを特徴とする半導体装置。
  2. 前記少なくとも１つの金属は、ニッケル、コバルト、チタニウム、プラチナ、パラジウムあるいはエルビウムであることを特徴とする、請求項１に記載の半導体装置。
  3. 前記引っ張り及び圧縮の内部応力は、前記第１及び第２の導電体層を形成する際に同時に形成されることを特徴とする、請求項１または２に記載の半導体装置。
  4. 半導体基板中にｎＭＯＳＦＥＴ形成用の第１の半導体領域およびｐＭＯＳＦＥＴ形成用の第２の半導体領域を形成する工程と、
    前記第１の半導体領域上に絶縁膜を介して第１のゲート電極を形成し、前記第２の半導体領域上に絶縁膜を介して第２のゲート電極を形成する工程と、
    前記第１のゲート電極を挟む前記半導体基板中に第１の拡散層を形成し、前記第２のゲート電極を挟む前記半導体基板中に第２の拡散層を形成する工程と、
    前記第１及び第２の拡散層に接触させて金属材料を堆積する工程と、
    第１のアニールにより前記金属材料と前記半導体基板とを反応させて前記第１及び第２の拡散層上に引っ張り応力を内在する第１相の第１及び第２の導電体層をそれぞれ形成する工程と、
    前記第２の半導体領域上に圧縮応力を内在する応力制御膜を形成する工程と、
    第２のアニールにより第１の半導体領域に前記引っ張り応力を内在する第２相の第１の導電体層を形成し、第２の半導体領域に前記圧縮応力を内在する第２相の第２の導電体層を形成する工程と、
    を具備することを特徴とする、半導体装置の製造方法。
  5. 前記第１のアニールは、前記第２のアニールより、低温、短時間で行われることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2005270773A 2005-09-16 2005-09-16 半導体装置及びその製造方法 Expired - Fee Related JP4880958B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005270773A JP4880958B2 (ja) 2005-09-16 2005-09-16 半導体装置及びその製造方法
US11/340,517 US7372108B2 (en) 2005-09-16 2006-01-27 Semiconductor device and manufacturing method thereof
US12/081,439 US7741220B2 (en) 2005-09-16 2008-04-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270773A JP4880958B2 (ja) 2005-09-16 2005-09-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007081330A JP2007081330A (ja) 2007-03-29
JP4880958B2 true JP4880958B2 (ja) 2012-02-22

Family

ID=37884717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270773A Expired - Fee Related JP4880958B2 (ja) 2005-09-16 2005-09-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7372108B2 (ja)
JP (1) JP4880958B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4880958B2 (ja) * 2005-09-16 2012-02-22 株式会社東芝 半導体装置及びその製造方法
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
US20080142897A1 (en) * 2006-12-19 2008-06-19 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system having strained transistor
US20080217700A1 (en) * 2007-03-11 2008-09-11 Doris Bruce B Mobility Enhanced FET Devices
US7494937B2 (en) * 2007-03-30 2009-02-24 Tokyo Electron Limited Strained metal silicon nitride films and method of forming
US7531452B2 (en) * 2007-03-30 2009-05-12 Tokyo Electron Limited Strained metal silicon nitride films and method of forming
US7713868B2 (en) * 2007-03-30 2010-05-11 Tokyo Electron Limited Strained metal nitride films and method of forming
US8178446B2 (en) * 2007-03-30 2012-05-15 Tokyo Electron Limited Strained metal nitride films and method of forming
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
JP2009260004A (ja) * 2008-04-16 2009-11-05 Renesas Technology Corp 半導体装置の製造方法
US7985652B2 (en) * 2007-09-14 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal stress memorization technology
JP2009158621A (ja) * 2007-12-25 2009-07-16 Toshiba Corp 半導体装置
KR101406226B1 (ko) * 2008-05-07 2014-06-13 삼성전자주식회사 반도체 소자의 제조 방법
JP4770885B2 (ja) * 2008-06-30 2011-09-14 ソニー株式会社 半導体装置
DE102009006800B4 (de) * 2009-01-30 2013-01-31 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Transistoren und entsprechendes Halbleiterbauelement
JP5569243B2 (ja) 2010-08-09 2014-08-13 ソニー株式会社 半導体装置及びその製造方法
JP4771024B2 (ja) * 2011-04-15 2011-09-14 ソニー株式会社 半導体装置の製造方法
US9093361B2 (en) 2011-06-23 2015-07-28 Mitsubishi Electric Corporation Semiconductor device
FR2979480B1 (fr) * 2011-08-25 2013-09-27 Commissariat Energie Atomique Procede de realisation d'un dispositif a transistors contraints par siliciuration des zones de source et de drain
FR2979482B1 (fr) * 2011-08-25 2013-09-27 Commissariat Energie Atomique Procede de realisation d'un dispositif a transistors contraints a l'aide d'une couche externe
KR101876793B1 (ko) 2012-02-27 2018-07-11 삼성전자주식회사 전계효과 트랜지스터 및 그 제조 방법
CN103311281B (zh) * 2012-03-14 2016-03-30 中国科学院微电子研究所 半导体器件及其制造方法
US20140048888A1 (en) * 2012-08-17 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained Structure of a Semiconductor Device
JP6178065B2 (ja) * 2012-10-09 2017-08-09 株式会社東芝 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2005057301A (ja) 2000-12-08 2005-03-03 Renesas Technology Corp 半導体装置及びその製造方法
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR100500451B1 (ko) * 2003-06-16 2005-07-12 삼성전자주식회사 인장된 채널을 갖는 모스 트랜지스터를 구비하는반도체소자의 제조 방법
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
KR101025761B1 (ko) * 2004-03-30 2011-04-04 삼성전자주식회사 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법
US7173312B2 (en) * 2004-12-15 2007-02-06 International Business Machines Corporation Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification
US20060163670A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Dual silicide process to improve device performance
US7224033B2 (en) * 2005-02-15 2007-05-29 International Business Machines Corporation Structure and method for manufacturing strained FINFET
DE102005030583B4 (de) * 2005-06-30 2010-09-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
US20070018252A1 (en) * 2005-07-21 2007-01-25 International Business Machines Corporation Semiconductor device containing high performance p-mosfet and/or n-mosfet and method of fabricating the same
US7470943B2 (en) * 2005-08-22 2008-12-30 International Business Machines Corporation High performance MOSFET comprising a stressed gate metal silicide layer and method of fabricating the same
JP4880958B2 (ja) * 2005-09-16 2012-02-22 株式会社東芝 半導体装置及びその製造方法
US7709317B2 (en) * 2005-11-14 2010-05-04 International Business Machines Corporation Method to increase strain enhancement with spacerless FET and dual liner process
US7504336B2 (en) * 2006-05-19 2009-03-17 International Business Machines Corporation Methods for forming CMOS devices with intrinsically stressed metal silicide layers
JP2008244059A (ja) * 2007-03-27 2008-10-09 Renesas Technology Corp 半導体装置の製造方法
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
US8349732B2 (en) * 2008-07-18 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Implanted metal silicide for semiconductor device

Also Published As

Publication number Publication date
JP2007081330A (ja) 2007-03-29
US7741220B2 (en) 2010-06-22
US20090227079A1 (en) 2009-09-10
US7372108B2 (en) 2008-05-13
US20070066001A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4880958B2 (ja) 半導体装置及びその製造方法
CN101295733B (zh) 半导体元件
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
US7084061B2 (en) Methods of fabricating a semiconductor device having MOS transistor with strained channel
JP2751895B2 (ja) 半導体装置の製造方法
CN101093805A (zh) 半导体器件的制造方法以及半导体器件
JP2009088069A (ja) 半導体装置及びその製造方法
JP5117740B2 (ja) 半導体装置の製造方法
JP2005217275A (ja) 半導体装置およびその製造方法
US20060094196A1 (en) Method of fabricating semiconductor device, and semiconductor device
WO2007031928A2 (en) Method of manufacturing semiconductor device with different metallic gates
JP3998665B2 (ja) 半導体装置およびその製造方法
JP2008124393A (ja) 半導体装置の製造方法
US7994586B2 (en) Semiconductor device and manufacturing method of the same
US7994591B2 (en) Semiconductor device and method for manufacturing the same
JP2009076731A (ja) 半導体装置およびその製造方法
JP2009043938A (ja) 半導体装置および半導体装置の製造方法
JP2009164200A (ja) 半導体装置及びその製造方法
JP2009277909A (ja) 半導体装置の製造方法
US7348233B1 (en) Methods for fabricating a CMOS device including silicide contacts
JP2008103644A (ja) 半導体装置およびその製造方法
JP2006196646A (ja) 半導体装置及びその製造方法
JPWO2009084376A1 (ja) 半導体装置及びその製造方法
US7544553B2 (en) Integration scheme for fully silicided gate
JP2008047586A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees