JP4946210B2 - 固体撮像素子及びこれを用いた撮像装置 - Google Patents

Description

本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。

近年、ビデオカメラや電子スチルカメラなどの撮像装置が広く一般に普及している。これらのカメラには、ＣＣＤ方式の固体撮像素子、あるいは、各画素に画素アンプを配置させた増幅型やＣＭＯＳ型等のＸ−Ｙアドレス方式の固体撮像素子が使用されている。このような固体撮像素子は、画素がマトリクス状に複数配置され、各画素にて光電変換を行い信号電荷を生成する。生成された信号電荷、又は、信号電荷に応じた電気信号は、タイミングジェネレータ等の制御部の指示の下に走査回路から駆動信号が出力されこの駆動信号に従って、ＣＣＤや信号線を介して固体撮像素子から外部に出力される。

このような固体撮像素子では、画素出力を順次読み出すために、垂直走査回路及び水平走査回路が搭載されている。前記垂直走査回路は、メモリ等を用いたデコーダ回路を用いてランダムな行選択が可能となるように構成される場合もあるが、垂直シフトレジスタを用いて構成するのが一般的である。垂直シフトレジスタを用いると、メモリ等を用いたデコーダ回路を用いる場合に比べて、回路構成が簡単となり、コストを低減することができるためである。

従来の固体撮像素子で用いられている前記垂直シフトレジスタは、一般的に、縦続接続された複数段の単位回路で構成され、各段の単位回路に供給される駆動クロック信号（例えば、２相クロック信号）は、常に全段の単位回路に共通して供給されるように構成されている。すなわち、全段の単位回路は常に同じ駆動クロック信号によって駆動される。各段の単位回路は、前記駆動クロック信号に従うシフト動作によって、当該単位回路に対する入力信号に対応する信号を当該単位回路からの出力信号として伝達するものである。この単位回路として、例えば、Ｄ型フリップフロップが用いられる。

ところで、このような固体撮像素子では、電子シャッタ動作としてローリング電子シャッタを行う固体撮像素子が知られている（例えば、下記特許文献１）。ローリング電子シャッタは、Ｘ−Ｙアドレス方式の固体撮像素子で特徴的な駆動方法の１つであるが、垂直シフトレジスタで画素行を順次選択していくときに、垂直シフトレジスタのスタートパルスとして、先に第１パルス（リセットパルス用の行選択パルス）を与え、この第１パルスに対して所望の電子シャッタ期間（露光期間）だけ遅れて第２パルス（読み出しパルス用の行選択パルス）を与える。ローリング電子シャッタは、画素行に与えるリセットパルス及び読み出し用パルスを行毎に順次走査していくときに、リセットパルスとその後の読み出し用パルスとの時間間隔を所望の露光期間に応じた時間間隔にする手法である。

また、固体撮像素子では、電子ビューファインダーや高速連写撮影などのために、高いフレームレートで画像を取り込む必要がある場合がある。このような場合、固体撮像素子から全画素の信号を読み出さずに、間引き読み出しが要請される。

下記特許文献２には、間引き読み出しを行うことができる固体撮像素子が開示されている。特許文献２に開示された固体撮像素子では、垂直走査回路は、複数行からなる行グループ毎に順次選択を行う垂直シフトレジスタと、この垂直シフトレジスタで選択された行グループのうちから選択信号に応じて所望の行を任意に選択して画像信号を出力する選択回路と、から構成されている。
特開２００５−２６９０９８号公報 特開２０００−４４０６号公報

しかしながら、特許文献１に開示された固体撮像素子では、ローリング電子シャッタを行うことはできるが、間引き読み出しを行うことができない。一方、特許文献２に開示された固体撮像素子では、間引き読み出しを行うことはできるが、ローリング電子シャッタを行うことができない。

そこで、本発明者は、研究の結果、リセットパルスの行の選択と読み出し用パルスの行の選択の両方を１つの垂直シフトレジスタ（全段の単位回路は常に同じ駆動クロック信号によって駆動される垂直シフトレジスタ）で行い、この垂直シフトレジスタのスタートパルスとして、先に第１パルス（リセットパルス用の行選択パルス）を与え、この第１パルスに対して所望の電子シャッタ期間（露光期間）だけ遅れて第２パルス（読み出しパルス用の行選択パルス）を与えることによって、ローリング電子シャッタを実現しつつ、各水平帰線期間において垂直シフトパルスが複数段シフトするように、前記垂直シフトレジスタの駆動クロック信号を複数回ずつ与える（例えば、行間を２行飛ばして３行毎に読み出す間引き読み出しの場合は、各水平帰線期間において３回ずつの駆動クロック信号を垂直シフトレジスタに与える）ことによって、間引き読み出しを行うことができることを、見出した。この手法については、後に、比較例として説明する。

ところで、固体撮像素子には、入射光を光電変換して入射光に応じた信号を生成する有効画素の他に、黒レベルの信号を生成する複数のオプチカルブラック画素（ＯＢ画素）が有効画素領域の周辺に設けられている。そして、ＯＢ画素の信号を利用することでいわゆる黒レベルクランプ処理等の信号処理を行い、画質の向上を図る。

しかし、前述した本発明者が見出した手法では、ＯＢ画素の行も有効画素の行と全く同じように取り扱われることになるため、有効画素の行が間引かれるだけでなく、ＯＢ画素の行も間引かれてしまい、読み出されるＯＢ画素の数が少なくなってしまうことが、判明した。その結果、前述した手法では、正しい黒の基準レベルを精度良く得ることができなくなり、画質が低下してしまう。

本発明は、このような事情に鑑みてなされたもので、簡単な構成でローリング電子シャッタを行いつつ間引き読み出しを行うことができ、しかも、オプチカルブラック画素の行を間引かずに読み出すことができて画質の劣化を抑えることができる撮像装置及びこれを用いた電子カメラを提供することを目的とする。

前記課題を解決するため、本発明の第１の態様による固体撮像素子は、２次元に配置された複数の画素と、前記複数の画素の行を選択しつつ、その選択された行の各画素に、電子シャッタ動作のためのリセットパルス又は信号読み出し動作のための読み出し用パルスを出力する垂直走査回路と、前記複数の画素の列を選択するための画素列選択パルスを出力する水平走査回路と、を備えたものである。前記複数の画素は、入射光を光電変換して入射光に応じた信号を生成する有効画素の他に、黒レベルの信号を生成するオプチカルブラック画素を含む。前記垂直走査回路は、前記複数の画素の行を選択するための垂直シフトパルスを生成し出力する垂直シフトレジスタと、前記垂直シフトパルスに基づいて前記選択された行の各画素に前記リセットパルス又は前記読み出し用パルスを出力する垂直駆動回路とを有する。前記垂直シフトレジスタは、前記複数の画素の行にそれぞれ対応して設けられ縦続接続された複数段の単位回路を有する。前記垂直シフトレジスタは、前記複数段の単位回路のうちの前記オプチカルブラック画素から成る行にそれぞれ対応する各段の単位回路に供給される第１の駆動クロック信号が入力される第１の入力部と、前記複数段の単位回路のうちの前記有効画素を含む行にそれぞれ対応する各段の単位回路に供給される第２の駆動クロック信号が入力され、前記第１の入力部から電気的に独立した第２の入力部とを、有する。

本発明の第２の態様による撮像装置は、前記第１の態様による固体撮像素子と、制御部とを備えたものである。前記制御部は、前記垂直シフトパルスとして、先行する第１パルスと該第１パルスに後続する第２パルスが出力されるように、前記垂直シフトレジスタにスタートパルスを供給する。前記制御部は、前記第１パルスに基づいて前記垂直駆動回路が前記リセットパルスを出力するとともに、前記第２パルスに基づいて前記垂直駆動回路が前記読み出し用パルスを出力するように、前記垂直駆動回路を制御する。前記制御部は、間引き読み出しモードにおいて、前記オプチカルブラック画素から成る行にそれぞれ対応する前記各段の単位回路においては各水平帰線期間において前記垂直シフトパルスが１段シフトするように、前記第１の駆動クロック信号を前記第１の入力部に供給するとともに、前記有効画素を含む行にそれぞれ対応する前記各段の単位回路においては各水平帰線期間において前記垂直シフトパルスが複数段シフトするように、前記第２の駆動クロック信号を前記第２の入力部に供給する。

本発明の第３の態様による撮像装置は、前記第２の態様において、前記制御部は、前記第２の駆動クロック信号とゲート制御信号とに基づいて前記第１の駆動クロック信号を生成するゲート回路を有し、前記ゲート回路は、前記固体撮像素子に搭載されるかあるいは前記固体撮像素子の外部に設けられたものである。

本発明によれば、簡単な構成でローリング電子シャッタを行いつつ間引き読み出しを行うことができ、しかも、オプチカルブラック画素の行を間引かずに読み出すことができて画質の劣化を抑えることができる固体撮像素子及びこれを用いた撮像装置を提供することができる。

以下、本発明による固体撮像素子及びこれを用いた撮像装置について、図面を参照して説明する。

［第１の実施の形態］

図１は、本発明の第１の実施の形態による撮像装置としての電子カメラ１を示す概略ブロック図である。電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部２ａによってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子３の撮像面が配置される。

固体撮像素子３は、撮像制御部４の指令によって駆動され、画像信号を出力する。電子ビューファインダーモード時や高速連写撮影時などでは、撮像制御部４は、ローリング電子シャッタを行いつつ間引き読み出しを行うように固体撮像素子３を制御する。この動作については、後に詳述する。また、通常の本撮影時などでは、撮像制御部４は、例えば、ローリング電子シャッタを行いつつ間引きによらない全画素の画像信号を得るように固体撮像素子３を制御する。いずれの画像信号も、信号処理部５によって黒レベルクランプ処理等の信号処理が行われた後、Ａ／Ｄ変換部６によりＡ／Ｄ変換され、メモリ７に一旦蓄積される。メモリ７は、バス８に接続される。バス８には、レンズ制御部２ａ、撮像制御部４、マイクロプロセッサ９、液晶表示パネル等のモニタ表示部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。上記マイクロプロセッサ９には、レリーズ釦などの操作部９ａが接続される。また、上記の記録部１１には記録媒体１１ａが着脱自在に装着される。

電子カメラ１内のマイクロプロセッサ９は、操作部９ａの操作により電子ビューファインダーモードや高速連写撮影などが指示されると、それに合わせて撮像制御部４を駆動する。撮像制御部４は、ローリング電子シャッタを行いつつ間引き読み出しを行うように固体撮像素子３を制御する。このとき、レンズ制御部２ａによって、フォーカスや絞りが適宜調整される。固体撮像素子３から得られた間引かれた画像信号は、メモリ７に蓄積される。マイクロプロセッサ９は、電子ビューファインダーモード時には間引かれた画像信号をモニタ表示部１０に画像表示させる。高速連写撮影や通常の本撮影時などの場合は、マイクロプロセッサ９は、間引かれた画像信号又は間引かれていない画像信号がメモリ７に蓄積された後に、操作部９ａの指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部１１に処理後の信号を出力させ記録媒体１１ａに記録する。

図２は、図１中の固体撮像素子３の概略構成を示す回路図である。図２には、撮像制御部４も示している。図３は、図２中の画素１１を示す回路図である。図４は、図２中の垂直駆動回路１６を示す回路図である。図５は、図２中の読み出し回路１９を示す回路図である。図６は、図２中の垂直シフトレジスタ１４を示す回路図である。

固体撮像素子３は、ＣＭＯＳ型の固体撮像素子として構成されている。撮像制御部４は、図面には示していないがタイミングジェネレータ等で構成され、後述するように、固体撮像素子３の各部に駆動パルス等を供給する。

固体撮像素子３は、図２に示すように、ｎ行ｍ列に２次元マトリクス状に配置された画素１１と、垂直走査回路を構成している垂直シフトレジスタ１４及び垂直駆動回路１６と、水平走査回路を構成している水平シフトレジスタ１８と、読み出し回路１９とを備えている。大部分の画素１１は、入射光を光電変換して入射光に応じた信号を生成する有効画素であるが、残りの画素１１は、黒レベルの信号を生成するオプチカルブラック画素（ＯＢ画素）となっている。本実施の形態では、１行目から４行目までの画素１１が全てＯＢ画素であり、残りの画素１１が全て有効画素となっている。もっとも、ＯＢ画素の配置はこの例に限定されるものではない。例えば、１行目からの最初の所定数の行と、ｎ行目までの最後の所定数の行を、それぞれＯＢ画素領域とし、これらのＯＢ画素領域に挟まれた残りの行を有効画素領域としてもよい。

本実施の形態では、各画素１１は、図３に示すように、選択トランジスタＴａと、ソースフォロアの増幅トランジスタＴｂと、リセットトランジスタＴｃと、転送トランジスタＴｄと、フォトダイオードＰＤとから構成されている。これらのトランジスタＴａ〜Ｔｄは、ＮチャネルＭＯＳトランジスタであるものとする。よって、トランジスタＴａ，Ｔｃ，Ｔｄは、そのゲートがＨレベルとなると、オンする。なお、図３において、Ｖｃｃは電源である。

本実施の形態では、各画素１１は、当該画素が有効画素及びＯＢ画素のいずれであっても、図３に示す回路構成を有しているが、有効画素ではフォトダイオードＰＤが遮光されていないのに対し、ＯＢ画素ではフォトダイオードＰＤが遮光膜で遮光されている。

図２及び図３に示すように、画素１１の選択トランジスタＴａのゲートは、行毎に選択線２０に共通に接続されている。画素１１のリセットトランジスタＴｃのゲートは、行毎にリセット線２１に共通に接続されている。画素１１の転送トランジスタＴｄのゲートは、行毎に転送線２２に共通に接続されている。画素１１の増幅トランジスタＴｂのソースは、列毎に垂直信号線３２−１〜３２−ｍに共通に接続されている。図２に示すように、垂直信号線３２−１〜３２−ｍには、ソースフォロワ読み出し用定電流源３３−１〜３３−ｍが接続されている。なお、図３に示す画素１１は、ｎ行目でかつ１列目の画素１１を示している。

画素１１の各行の選択線２０には読み出し用パルスとしての選択パルスφｓｅｌ１〜φｓｅｌｎが、画素１１の各行のリセット線２１にはリセットパルスφｒｓｔ１〜φｒｓｔｎが、画素１１の各行の転送線２２には転送パルスφｔｘ１〜φｔｘｎが、垂直駆動回路１６から供給される。リセット用の駆動パルスが供給された行の各画素１１は、その直後から信号蓄積を開始し、電子シャッタ動作を開始する。読み出し用の駆動パルスが供給された行の各画素１１は、対応する垂直信号線３２−１〜３２−ｍへの信号読み出し動作を行う。

具体的には、リセット用の駆動パルスとは、φｔｘにパルスを送り、ＰＤの電荷を完全転送した後、φｒｓｔのパルスをＨレベルにして、リセット動作を行う。このとき、φｓｅｌはＬレベルのままとする。これにより、読み出し動作は行われずに画素ＰＤ内の電荷リセット動作が行われる。

一方、読み出し用のパルスとは、φｓｅｌパルスをＨレベルにして、垂直信号線を画素に接続した後、φｔｘにパルスを送ってＰＤの電荷を完全転送して画素の情報を読み出す。その後、φｓｅｌをＬレベルに戻し、φｒｓｔのパルスをＨレベルにして、画素のリセット動作を行う。

上記のようにすると、φｔｘとφｒｓｔについては共通で、φｓｅｌを入れるか入れないかの違いのみで、リセット用パルスと読み出し用パルスを切り換えることが出来る。

垂直シフトレジスタ１４は、撮像制御部４から、垂直スタートパルスφＳＴＶ、第１の駆動クロック信号としての２相のクロック信号φＶ１、φＶ２、及び、第２の駆動クロック信号としての２相のクロック信号φＶ３、φＶ４を受け取り、これらに従って、行を選択する期間及びタイミングをＨレベルによって規定する信号として、画素１１の行毎に、垂直シフトパルスφＳＶ１〜φＳＶｎを出力する。垂直シフトレジスタ１４の構成については、後に詳述する。

垂直駆動回路１６は、図４に示すように、画素１１の行毎に設けられた単位回路６０で構成されている。各単位回路６０は、アンドゲート６１と、レベルシフト回路６２と、ナンドゲート６３と、アンドゲート６４とから構成されている。各単位回路６０は、前述した選択パルスφｓｅｌ１〜φｓｅｌｎの元になる２つの選択パルスφＳＥＬ−ｏｄｄ，φＳＥＬ−ｅｖｅｎ、前述したリセットパルスφｒｓｔ１〜φｒｓｔｎの元になるリセットパルスφＲＳＴ、及び、転送パルスφｔｘ１〜φｔｘｎの元になる転送パルスφＴＸを、駆動パルスとして撮像制御部４から受ける。

各単位回路６０は、アンドゲート６１によって、垂直シフトレジスタ１４からの垂直シフトパルスφＳＶ１〜φＳＶｎのうちの同一行の垂直シフトパルスと転送パルスφＴＸとのアンドを取って、その出力のレベルをレベルシフト回路６２で必要なレベルに変えることで、その行の転送パルス（例えば、その行が２行目ならば、φｔｘ２）を作成し、これをその行の転送線２２に供給する。また、各単位回路６０は、ナンドゲート６３によって、垂直シフトレジスタ１４からの垂直シフトパルスφＳＶ１〜φＳＶｎのうちの同一行の垂直シフトパルスとリセットパルスφＲＳＴとのナンドを取ることで、その行のリセットパルス（例えば、その行が２行目ならば、φｒｓｔ２）を作成し、これをその行のリセット線２１に供給する。

本実施の形態では、図４に示すように、奇数行の単位回路６０のアンドゲート６４に選択パルスφＳＥＬ−ｏｄｄを入力する一方、偶数行の単位回路６０のアンドゲート６４に選択パルスφＳＥＬ−ｅｖｅｎを入力している。これにより、本実施の形態では、選択パルスを、奇数行の画素１１の選択トランジスタＴａを制御する選択パルスφＳＥＬ−ｏｄｄと、偶数行の画素１１の選択トランジスタＴａを制御する選択パルスφＳＥＬ−ｅｖｅｎの２系統に分けている。各単位回路６０は、アンドゲート６４によって、垂直シフトレジスタ１４からの垂直シフトパルスφＳＶ１〜φＳＶｎのうちの同一行の垂直シフトパルスと選択パルス（当該行が奇数行の場合は選択パルスφＳＥＬ−ｏｄｄ、当該行が偶数行の場合は選択パルスφＳＥＬ−ｅｖｅｎ）とのアンドを取ることで、その行の選択パルス（例えば、その行が２行目ならば、φｓｅｌ２）を作成し、これをその行の選択線２０に供給する。

水平シフトレジスタ１８は、撮像制御部４から水平スタートパルスφＳＴＨ及び２相の駆動クロック信号φＨ１、φＨ２を受け取り、これらに従って、列を選択する期間及びタイミングを規定する信号として、画素列選択パルスとしての水平シフトパルスφＳＨ１〜φＳＨｍを出力する。なお、図面には示していないが、水平シフトレジスタ１８は、垂直シフトレジスタ１４と同じく縦続接続された複数段（本実施の形態では、ｍ段）の単位回路で構成されているが、垂直シフトレジスタ１４と異なり、全段の単位回路は常に同じ２相のクロック信号φＨ１、φＨ２で駆動されるようになっている。このように、水平シフトレジスタ１８は、垂直シフトレジスタ１４と異なり、通常のシフトレジスタが用いられている。

読み出し回路１９は、例えば特開平８−２９３５９１号公報の図５に開示された固体撮像装置で採用されている読み出し回路と同一である。簡単に説明すると、読み出し回路１９は、図５に示すように、Sig信号用水平読み出し線３８、Dark信号用水平読み出し線３９、出力アンプ３８ａ，３９ａ、Sig信号読み出しパルスライン４１ａ、Dark信号読み出しパルスライン４２ａ、水平読出し選択用ＭＯＳトランジスタＴ_ＨＳ１，Ｔ_ＨＳ２，Ｔ_ＨＳ３，Ｔ_ＨＤ１，Ｔ_ＨＤ２，Ｔ_ＨＤ３、Sig信号転送用ＭＯＳトランジスタＴ_Ｓ１，Ｔ_Ｓ２，Ｔ_Ｓ３、Dark信号転送用ＭＯＳトランジスタＴ_Ｄ１，Ｔ_Ｄ２，Ｔ_Ｄ３、Sig信号蓄積用コンデンサＣ_Ｓ１，Ｃ_Ｓ２，Ｃ_Ｓ３、Dark信号蓄積用コンデンサＣ_Ｄ１，Ｃ_Ｄ２，Ｃ_Ｄ３などを有している。Ｃ_ＨＳ，Ｃ_ＨＤ，は、それぞれSig信号用水平読み出し線３８，Dark信号用水平読み出し線３９の寄生容量を示している。読み出し回路１９は、撮像制御部４から供給される駆動パルスφＲＨ，φＴＳ，φＴＤに従って作動する。

ここで、垂直シフトレジスタ１４の構成について、図６を参照して詳述する。本実施の形態では、垂直シフトレジスタ１４は、縦続接続されたｎ段の単位回路７０を備えている。具体的には、各前段の単位回路７０の出力部ｆが各後段の単位回路７０の入力部ａに接続されることによって、ｎ段の単位回路７０が縦続接続されている。１段目の単位回路７０の入力部ａには、垂直スタートパルスφＳＴＶが入力される。各段の単位回路７０の出力（出力部ｆから出力される出力信号）が、画素１１の行毎の垂直シフトパルスφＳＶ１〜φＳＶｎである。例えば、２段目の単位回路７０の出力は、画素１１の２行目の垂直シフトパルスφＳＶ２である。

各段の単位回路７０は、当該単位回路７０に入力される駆動クロック信号に従うシフト動作によって、当該単位回路７０に入力される入力信号に対応する信号を当該単位回路７０からの出力信号として伝達する。本実施の形態では、各段の単位回路７０として、ダイナミック型又はスタティック型のＤ型フリップフロップが用いられている。もっとも、単位回路７０は、Ｄ型フリップフロップに限定されるものではないし、全段の単位回路７０が必ずしも同じ構成である必要はない。本実施の形態では、各段の単位回路７０は、駆動クロック信号として２相のクロック信号により駆動されるようになっているが、駆動クロック信号は必ずしも２相である必要はない。

本実施の形態では、各段の単位回路７０は、図６に示すように、前記入力信号が入力される入力部ａと、前記出力信号が出力される出力部ｆと、一方の相の駆動クロック信号が入力されるクロック入力部ｂと、他方の相の駆動クロック信号が入力されるクロック入力部ｃと、前記一方の相の駆動クロック信号の反転信号が入力されるクロック入力部ｄと、前記他方の相の駆動クロック信号の反転信号が入力されるクロック入力部ｅとを有している。

本実施の形態では、垂直シフトレジスタ１４は、ｎ段の単位回路７０のうちＯＢ画素の行（１行目から４行目）にそれぞれ対応する各段の単位回路７０（１段目から４段目の単位回路７０であり、図６では、それらの単位回路７０のグループを符号ＢＶ１で示している。）に供給される第１の駆動クロック信号φＶ１，φＶ２と、ｎ段の単位回路７０のうち有効画素の行（５行目からｎ行目）にそれぞれ対応する各段の単位回路７０（５段目からｎ段目の単位回路７０であり、図６では、それらの単位回路７０のグループを符号ＢＶ２で示している。）に供給される第２の駆動クロック信号φＶ３，φＶ４とを、互いに独立して供給し得るように、構成されている。

具体的には、本実施の形態では、グループＢＶ１の各単位回路７０のクロック入力部ｂは、グループＢＶ２から独立して共通に接続され、第１の駆動クロック信号のうちの一方の相のクロック信号φＶ１が入力される。グループＢＶ１の各単位回路７０のクロック入力部ｃは、グループＢＶ２から独立して共通に接続され、第１の駆動クロック信号のうちの他方の相のクロック信号φＶ２が入力される。グループＢＶ１の各単位回路７０のクロック入力部ｄは、グループＢＶ２から独立して共通に接続され、ノットゲート９１を経由することでクロック信号φＶ１の反転信号が入力される。グループＢＶ１の各単位回路７０のクロック入力部ｅは、グループＢＶ２から独立して共通に接続され、ノットゲート９２を経由することでクロック信号φＶ２の反転信号が入力される。

同様に、グループＢＶ２の各単位回路７０のクロック入力部ｂは、グループＢＶ１から独立して共通に接続され、第２の駆動クロック信号のうちの一方の相のクロック信号φＶ３が入力される。グループＢＶ２の各単位回路７０のクロック入力部ｃは、グループＢＶ１から独立して共通に接続され、第２の駆動クロック信号のうちの他方の相のクロック信号φＶ４が入力される。グループＢＶ２の各単位回路７０のクロック入力部ｄは、グループＢＶ１から独立して共通に接続され、ノットゲート９３を経由することでクロック信号φＶ３の反転信号が入力される。グループＢＶ２の各単位回路７０のクロック入力部ｅは、グループＢＶ１から独立して共通に接続され、ノットゲート９４を経由することでクロック信号φＶ４の反転信号が入力される。

次に、本実施の形態による固体撮像素子の動作例について、垂直シフトレジスタ１４の動作を中心にして説明する。

図７は、ローリング電子シャッタ時における間引き読み出し時における、垂直シフトレジスタ１４に入力される各信号を示すタイミングチャートである。図８は、図７中の垂直スタートパルスφＳＴＶの第１パルスφＳＴＶ−１以後の状態において垂直シフトレジスタ１４及び垂直駆動回路１６に入出力される主な各信号を示すタイミングチャートである。図９は、図７中の垂直スタートパルスφＳＴＶの第２パルスφＳＴＶ−２以後の状態において垂直シフトレジスタ１４及び垂直駆動回路１６に入出力される主な各信号を示すタイミングチャートである。なお、図８及び図９では、１３行目までの信号を示している。

図７乃至図９では、垂直スタートパルスφＳＴＶは、駆動クロック信号φＶ１の立ち下がりで確定し、垂直シフトパルスφＳＶ１〜φＳＶｎは、対応する駆動クロック信号φＶ２の立ち下がり又は対応する駆動クロック信号φＶ４の各水平期間における最初のパルスの立ち上がりで確定するものとしている。

ローリング電子シャッタを行う場合、撮像制御部４は、図７に示すように、垂直シフトレジスタ１４の垂直スタートパルスφＳＴＶとして、先行する第１パルス（リセットパルス用の行選択パルス）φＳＴＶ−１を与え、この第１パルスφＳＴＶ−１に対して所望の電子シャッタ期間（露光期間）と同じ長さの時間Ｔ１００だけ遅れて後続の第２パルス（読み出しパルス用の行選択パルス）φＳＴＶ−２を与える。

ローリング電子シャッタを行うために、第１パルスφＳＴＶ−１に対してはリセット動作を行い、第２パルスφＳＴＶ−２に対しては選択動作を行う。本実施の形態では、そのために、前述したように選択パルスを選択パルスφＳＥＬ−ｏｄｄと選択パルスφＳＥＬ−ｅｖｅｎの２系統に分け、以下に説明するように垂直スタートパルスφＳＴＶを入れるタイミングを制御している。

図８及び図９に示すように、φＳＥＬ−ｏｄｄとφＳＥＬ−ｅｖｅｎには、交互にパルスを入力する。ここで、図８に示すように、φＳＶ１とφＳＥＬ−ｅｖｅｎとが重なるタイミングで、垂直スタートパルスφＳＴＶとして第１パルスφＳＴＶ−１を入れる。この場合、各行のφｓｅｌがローのままとなり、第１パルスφＳＴＶ−１による垂直シフトパルスで選択された行について、画素１１からの読み出し動作を行わずに、リセット動作のみが行われる。一方、図９に示すように、φＳＶ１とφＳＥＬ−ｏｄｄとが重なるタイミングで、垂直スタートパルスφＳＴＶとして第２パルスφＳＴＶ−２を入れる。この場合、第２パルスφφＳＴＶ−２による垂直シフトパルスで選択された行について、読み出し動作が行われる。

第１パルスφＳＴＶ−１と第２パルスφＳＴＶ−２との間隔Ｔ１００を変更することにより、電子シャッタの蓄積時間（間隔Ｔ１００と同じ長さの時間となる）を調整することができる。なお、本実施の形態では、垂直スタートパルスφＳＴＶを入れるタイミングの偶数・奇数によりリセット動作と読み出し動作の制御を切り替えるので、第１パルスφＳＴＶ−１と第２パルスφＳＴＶ−２との間の間隔Ｔ１００は、奇数行分に設定する。

そして、このようなローリング電子シャッタを行いつつ間引き読み出しを行うため、撮像制御部４は、間引き読み出しモードにおいて、グループＢＶ１の各単位回路７０（ＯＢ画素の行にそれぞれ対応する１段目から４段目の単位回路７０）に対して、グループＢＶ１の各単位回路７０においては各水平帰線期間において垂直シフトパルスが１段シフトするように、第１の駆動クロック信号φＶ１，φＶ２を供給する。また、撮像制御部４は、グループＢＶ２の各単位回路７０（有効画素の行にそれぞれ対応する５段目からｎ段目の単位回路７０）に対して、グループＢＶ２の各単位回路７０においては各水平帰線期間において垂直シフトパルスが複数段シフトするように、第２の駆動クロック信号φＶ３，φＶ４を供給する。

具体的には、本実施の形態では、撮像制御部４は、図７乃至図９に示すように、１つの水平帰線期間に対応して、クロック信号φＶ１，φＶ２を１回ずつ（１パルスずつ）供給するとともにクロック信号φＶ３，Ｖ４、を３回ずつ（３パルスずつ）供給する。クロック信号φＶ３，Ｖ４、を３回ずつ供給するのは、図７乃至図９が、行間を２行飛ばして３行毎に読み出す間引き読み出しの例を示しているためである。もっとも、間引き読み出しは、３行毎に限定されるものではない。

これによって、有効画素については３行毎に読み出されるのに対し、ＯＢ画素については１行ずつ読み出される。そして、図７乃至図９から理解できるように、有効画素の行及びＯＢ画素の行のいずれであるかに拘わらずに、蓄積時間は、時間Ｔ１００によって定まる一定の長さに保たれる。

このように、本実施の形態によれば、垂直走査回路を垂直シフトレジスタ１４を用いて構成することで回路構成を簡単にしてコストを低減しながら、ローリング電子シャッタを行いつつ間引き読み出しを行うことができ、しかも、ＯＢ画素の行を間引かずに読み出すことができて画質の劣化を抑えることができる。

なお、ローリング電子シャッタ時において全画素読み出しを行う場合には、クロック信号φＶ３，φＶ４として、図７乃至図９中のクロック信号φＶ１，φＶ２とそれぞれ同じ信号を与えればよい。

なお、φｔｘ、φｒｓｔについては、一般的な４−ＴｒＣＭＯＳ画素を用いたイメージセンサと同様の駆動を行っている。

ここで、本実施の形態と比較される比較例について、説明する。この比較例は、本発明者が研究の結果として案出したものであるが、本実施の形態において、垂直シフトレジスタ１４を、全段の単位回路７０が常に同じ駆動クロック信号によって駆動されるように変形したものである。この比較例では、具体的には、例えば、図６において、クロック信号φＶ１，φＶ２に接続されているライン及びノットゲート９１，９２を取り除き、全段の単位回路７０について、クロック入力部ｂ同士を共通に接続し、クロック入力部ｃ同士を共通に接続し、クロック入力部ｄ同士を共通に接続し、クロック入力部ｅ同士を共通に接続し、全段の単位回路７０が駆動クロック信号φＶ３，φＶ４のみで駆動されるようにする。

この比較例において、ローリング電子シャッタ時において間引き読み出しを行う場合は、撮像制御部４から図７乃至図９の場合と同じ信号（ただし、クロック信号φＶ１，φＶ２を除く）を供給すればよい。この状況は、本実施の形態を比較例のように変形しない状態において、クロック信号φＶ１，φＶ２として図７乃至図９に示すクロック信号φＶ３，φＶ４とそれぞれ同じ信号（１つの水平帰線期間に対応した３パルスの信号）を供給した状態と、等価である。

この比較例では、この場合、有効画素の行であるかＯＢ画素であるかに拘わらずに、３行毎に読み出される。よって、有効画素の行が３行毎に読み出されて間引き読み出しされるが、有効画素の行だけでなくＯＢ画素の行も３行毎に読み出されて間引き読み出しされてしまう。よって、この比較例では、読み出されるＯＢ画素の数が少なくなる。このため、正しい黒の基準レベルを精度良く得ることができなくなり、画質が低下してしまう。

これに対し、本実施の形態では、垂直シフトレジスタ１４が、前述したように、ＯＢ画素領域に対応するグループＢＶ１の単位回路７０を駆動する第１の駆動クロック信号φＶ１，φＶ２と、有効画素領域に対応するグループＢＶ２の単位回路７０を駆動する第２の駆動クロック信号φＶ３，φＶ４とを、互いに独立して供給し得るように、構成されている。したがって、本実施の形態によれば、第１の駆動クロック信号φＶ１，φＶ２と第２の駆動クロック信号φＶ３，φＶ４とを図７乃至図８に示すように供給することが可能となり、これにより、有効画素については３行毎に読み出されるのに対し、ＯＢ画素については１行ずつ読み出すことができるのである。よって、本実施の形態によれば、正しい黒の基準レベルを精度良く得ることができ、画質が低下することがない。

なお、本実施の形態では、前述したように、垂直スタートパルスφＳＴＶを入れるタイミングの偶数・奇数によりリセット動作と読み出し動作の制御を切り替えるので、ローリング電子シャッタ時において間引き読み出しを行う場合、奇数行毎に読み出す。奇数行毎に読み出すと、例えば、広く固体撮像素子のオンチップカラーフィルタ配列として用いられているベイヤー配列の場合、Ｒ／Ｇｒ行と
Ｇｂ／Ｂ行とが交互に読み出されるので、間引き読み出しを行いつつ、カラーの情報も適切に得ることができる。なお、リセット動作と読み出し動作の制御との切り替えは、前述したような手法に限定されるものではない。

［第２の実施の形態］

図１０は、本発明の第２の実施の形態による撮像装置としての電子カメラの固体撮像素子３の要部を示す回路図である。図１１は、本実施の形態において、ローリング電子シャッタ時における間引き読み出し時における、垂直シフトレジスタ１４等に入力される各信号を示すタイミングチャートであり、図７に対応している。図１０及び図１１において、図２及び図７中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態が前記第１の実施の形態と異なる所は、ゲート回路９０が追加されて固体撮像素子３に搭載され、撮像制御部４は、第１の駆動クロック信号φＶ１，φＶ２に代えてゲート制御信号φｇを固体撮像素子３に供給する点のみである。

ゲート回路９０は、第２の駆動クロック信号φＶ３，φＶ４とゲート制御信号φｇとに基づいて第１の駆動クロック信号φＶ１，φＶ２を生成し、両信号φＶ１，φＶ２を垂直シフトレジスタ１４に供給する。本実施の形態では、ゲート回路９０は、クロック信号φＶ３とゲート制御信号φｇとのアンドを取ってクロック信号φＶ１を生成するアンドゲート９１と、クロック信号φＶ４とゲート制御信号φｇとのアンドを取ってクロック信号φＶ２を生成するアンドゲート９２とから構成されている。

ゲート制御信号φｇは、図１１に示すように、各クロック信号φＶ３，φＶ４の、水平帰線期間に対応する複数のパルスのうちの最初のパルスを選択的するようになっている。

ゲート回路９０は、撮像制御部４と共に、垂直シフトレジスタ１４等を制御する制御部を構成している。このようなゲート回路９０は、固体撮像素子３に搭載するのではなく、撮像制御部４側に設けて固体撮像素子３の外部に設けてもよいことは、言うまでもない。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。

例えば、前記各実施の形態では、垂直シフトレジスタ１４として、２相駆動のものが用いられていたが、１相駆動のものを用いてもよい。

また、前記各実施の形態では、垂直シフトレジスタの最初に走査する側の行にＯＢ画素が配置されているという前提で説明したが、例えば、行と列の両方にＯＢ画素をＬ字形に配置しても良い。この場合、列側のＯＢ画素についてはローリング電子シャッター動作には無関係なので、水平シフトレジスタは従来のままで問題ない。垂直シフトレジスタのみ、各実施の形態のようにグループ分割を行えばよい。

あるいは、画素の４辺全てにＯＢを配置した構成としても良い。この場合、垂直シフトレジスタを、最初に走査する側のＯＢ画素領域と、有効画素を含んだ領域と、最後に走査する側のＯＢ画素領域の３つのグループに分割を行い、間引き読み出しを行う場合であってもＯＢ画素は間引かずに読み出せる構成とすればよい。

また、ＯＢ画素としては、フォトダイオードＰＤが遮光膜で遮光されている場合で説明したが、例えば、ＰＤ自体を形成しない画素構造を用いても良い。

なお、水平方向についても間引いて読み出す場合には、撮像制御部４から水平シフトレジスタ１８へ供給する駆動クロック信号φＨ１、φＨ２として、間引かない列では１つずつパルスを入れる一方、間引く列では、複数のパルスを入れればよい。

本発明の第１の実施の形態による電子カメラを示す概略ブロック図である。 図１中の固体撮像素子の概略構成を示す回路図である。 図２中の画素を示す回路図である。 図２中の垂直駆動回路を示す回路図である。 図２中の読み出し回路を示す回路図である。 図２中の垂直シフトレジスタを示す回路図である。 本発明の第１の実施の形態において、ローリング電子シャッタ時における間引き読み出し時における、垂直シフトレジスタに入力される各信号を示すタイミングチャートである。 図７中の垂直スタートパルスφＳＴＶの第１パルスφＳＴＶ−１以後の状態において垂直シフトレジスタ及び垂直駆動回路に入出力される主な各信号を示すタイミングチャートである。 図７中の垂直スタートパルスφＳＴＶの第２パルスφＳＴＶ−２以後の状態において垂直シフトレジスタ及び垂直駆動回路に入出力される主な各信号を示すタイミングチャートである。 本発明の第２の実施の形態による電子カメラの固体撮像素子の要部を示す回路図である。 本発明の第２の実施の形態において、ローリング電子シャッタ時における間引き読み出し時における、垂直シフトレジスタ等に入力される各信号を示すタイミングチャートである。

符号の説明

１ 電子カメラ
４ 撮像制御部
１１ 画素
１４ 垂直シフトレジスタ
１６ 垂直駆動回路
１８ 水平シフトレジスタ
７０ 単位回路
φＶ１，φＶ２ 第１の駆動クロック信号
φＶ３，φＶ４ 第２の駆動クロック信号

Claims (3)

1. ２次元に配置された複数の画素と、
   前記複数の画素の行を選択しつつ、その選択された行の各画素に、電子シャッタ動作のためのリセットパルス又は信号読み出し動作のための読み出し用パルスを出力する垂直走査回路と、
   前記複数の画素の列を選択するための画素列選択パルスを出力する水平走査回路と、
   を備え、
   前記複数の画素は、入射光を光電変換して入射光に応じた信号を生成する有効画素の他に、黒レベルの信号を生成するオプチカルブラック画素を含み、
   前記垂直走査回路は、前記複数の画素の行を選択するための垂直シフトパルスを生成し出力する垂直シフトレジスタと、前記垂直シフトパルスに基づいて前記選択された行の各画素に前記リセットパルス又は前記読み出し用パルスを出力する垂直駆動回路とを有し、
   前記垂直シフトレジスタは、前記複数の画素の行にそれぞれ対応して設けられ縦続接続された複数段の単位回路を有し、
   前記垂直シフトレジスタは、前記複数段の単位回路のうちの前記オプチカルブラック画素から成る行にそれぞれ対応する各段の単位回路に供給される第１の駆動クロック信号が入力される第１の入力部と、前記複数段の単位回路のうちの前記有効画素を含む行にそれぞれ対応する各段の単位回路に供給される第２の駆動クロック信号が入力され、前記第１の入力部から電気的に独立した第２の入力部とを、有する、
   ことを特徴とする固体撮像素子。
2. 請求項１記載の固体撮像素子と、制御部とを備えた撮像装置であって、
   前記制御部は、前記垂直シフトパルスとして、先行する第１パルスと該第１パルスに後続する第２パルスが出力されるように、前記垂直シフトレジスタにスタートパルスを供給し、
   前記制御部は、前記第１パルスに基づいて前記垂直駆動回路が前記リセットパルスを出力するとともに、前記第２パルスに基づいて前記垂直駆動回路が前記読み出し用パルスを出力するように、前記垂直駆動回路を制御し、
   前記制御部は、間引き読み出しモードにおいて、前記オプチカルブラック画素から成る行にそれぞれ対応する前記各段の単位回路においては各水平帰線期間において前記垂直シフトパルスが１段シフトするように、前記第１の駆動クロック信号を前記第１の入力部に供給するとともに、前記有効画素を含む行にそれぞれ対応する前記各段の単位回路においては各水平帰線期間において前記垂直シフトパルスが複数段シフトするように、前記第２の駆動クロック信号を前記第２の入力部に供給する、
   ことを特徴とする撮像装置。
3. 前記制御部は、前記第２の駆動クロック信号とゲート制御信号とに基づいて前記第１の駆動クロック信号を生成するゲート回路を有し、
   前記ゲート回路は、前記固体撮像素子に搭載されるかあるいは前記固体撮像素子の外部に設けられたことを特徴とする請求項２記載の撮像装置。

Images