JP4949719B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4949719B2 JP4949719B2 JP2006106237A JP2006106237A JP4949719B2 JP 4949719 B2 JP4949719 B2 JP 4949719B2 JP 2006106237 A JP2006106237 A JP 2006106237A JP 2006106237 A JP2006106237 A JP 2006106237A JP 4949719 B2 JP4949719 B2 JP 4949719B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- polishing
- protruding electrode
- manufacturing
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
そこで、配線ピッチ幅の縮小化を実現しつつ、湿気に強い半導体装置が望まれていた。
この発明の半導体装置の製造方法は、スラリーを用いることなく、半導体チップ上に形成された突起電極の上面を第1研磨した後、その上面をさらに第2研磨する。
図1において、半導体装置100は、半導体チップ1と、メタルパッド2と、ポスト(突起電極)3と、樹脂層(封止層)4と、半田端子5とを含んで構成されている。
ポスト3は、配線6を介して、メタルパッド2と電気的に接続されている。ポスト3は、たとえば銅で柱状に形成されている。なお、ポスト3の面粗度は、30nm以下になっているが、この点は後記する。
また、ポスト3の側面31および半導体チップ1の主面は、樹脂層4で封止されている。樹脂層4は、たとえばエポキシ等で形成されている。
まず、半導体基板上の半導体チップ1の上面に、たとえば電気メッキ等でポスト3を形成する(図2A参照)。具体的には、このとき、半導体チップ1の上面には、論理回路が形成されており、半導体チップ1の周辺には、メタルパッド(不図示)が形成されている。そして、この半導体チップ1の主面(図2では上面)全体に対して、絶縁膜(不図示)を形成する。絶縁膜は、例えばフォトリソグラフィなどの処理により形成する。次に、メタルパッド2および上記絶縁膜の表面に対して、例えばスパッタ法などの処理により再配線(図1の配線6に相当)を形成する。その後、その再配線の所定の位置にポスト3を形成する。この形成は、例えば銅による金属メッキ法を用いるが、アルミニウム、金、銀または白金による金属メッキ法を適用してもよい。
ここで、第1段階の研磨について詳述する。第1段階の研磨においては、まず、#325の砥石粒子を用いて、半導体チップ1の下面から樹脂層4の上面までの厚さが、{投入厚−(仕上げ厚+30μm)}になるまで研磨する(1軸条件の研削量1stの欄参照)。仕上げ厚とは、あらかじめ設定された、半導体チップ1の下面から樹脂層4の上面までの厚さを意味する(図2D参照)。この場合、たとえば、砥石回転数を2400rpm、ステージ回転数を200rpm、砥石降下速度を125μm/minとする。
さらに、#600の砥石粒子を用いて、10μm分(研削量)の樹脂層4の樹脂を研削する(表1の2軸条件の研削量2stの欄参照)。この場合、砥石回転数を3000rpm、ステージ回転数を120rpm、砥石降下速度を15μm/minとする(表1の2軸条件、2stの各欄参照)。これにより、ポスト3の高さがあらかじめ定められた高さ(本実施の形態では、表1に示した2軸条件下での研削後のポストの高さ)になる。また、ポスト3の上面がある程度の面粗さ(ここでは、例えば220μm)になる。
したがって、ボイド8が大きければ大きいほど、ボイド8が大きく変形し、半田端子5の接続部が断線しやすくなる。また、ボイド8が大きければ大きいほど、半田端子5内部の断面積が小さくなり、半田端子5自体の強度が弱くなる。よって、半田端子5がクラックしやすくなる。このことは、ボイド8の数が多い場合にも同様のことがいえる。
すなわち、ボイド8の数が多ければ多いほど、半田端子5の接続部が断線しやすくなる。また、半田端子5内部の断面積が小さくなり、半田端子5自体の強度も弱くなる。
これは、次のような理由による。すなわち、ポスト3上面の面粗度が小さくなれば、ポスト3上面の表面積が小さくなるので、上記リフロー時において(図2E参照)、ポスト3に形成される酸化膜の量が少なくなる。したがって、酸化膜に起因する水蒸気や炭酸ガスの発生量も少なくなり、水蒸気や炭酸ガス等で生じるボイド8も小さくなるからである。
1 半導体チップ
2 メタルパッド
3 ポスト(突起電極)
4 樹脂層(封止層)
5 半田端子
6 配線
Claims (9)
- 半導体チップ上に突起電極を形成するステップと、
前記突起電極および前記半導体チップを樹脂層で封止するステップと、
前記突起電極の上面が露出するまで前記樹脂層を第1研磨するステップと、
前記露出した突起電極の上面の面粗度が30nm以下になるように、前記露出した突起電極の上面及び前記樹脂層を第2研磨するステップと、
前記第2研磨した突起電極の上面に半田端子を形成するステップと、を含む、
半導体装置の製造方法。 - 前記第1研磨では、前記突起電極の上面の面粗度が200nmになるまで研磨を行う、
請求項1に記載の半導体装置の製造方法。 - 前記第1研磨では、回転砥石を用いて、研磨条件の異なる2段階の研磨を行う、
請求項2に記載の半導体装置の製造方法。 - 前記第1研磨は、前記回転砥石の粒子が#300〜#1200の前記研磨条件で行う、
請求項3に記載の半導体装置の製造方法。 - 前記第2研磨では、ダイヤモンド粒子が#2000以上細かいダイヤモンド砥粒を用いて研磨する、
請求項1ないし請求項4のいずれか1項に記載の半導体装置の製造方法。 - 前記突起電極は銅により形成されている、請求項1ないし請求項5のいずれか1項に記載の半導体装置の製造方法。
- 請求項1ないし請求項6のいずれか1項に記載の半導体装置の製造方法を用いて製造された半導体装置。
- 請求項1ないし請求項6のいずれか1項に記載の半導体装置の製造方法を用いて製造された半導体装置であって、
前記半導体チップ上に形成され、かつ上面の面粗度が30nm以下の突起電極と、
前記突起電極の側面よび前記半導体チップの主面を封止する封止層と、
前記面粗度が30nm以下の突起電極の上面に形成された半田端子と、を備えた半導体装置。 - 前記突起電極は銅により形成されている、請求項8に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006106237A JP4949719B2 (ja) | 2006-04-07 | 2006-04-07 | 半導体装置及びその製造方法 |
| US11/652,120 US7547624B2 (en) | 2006-04-07 | 2007-01-11 | Semiconductor device and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006106237A JP4949719B2 (ja) | 2006-04-07 | 2006-04-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007281236A JP2007281236A (ja) | 2007-10-25 |
| JP4949719B2 true JP4949719B2 (ja) | 2012-06-13 |
Family
ID=38575867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006106237A Expired - Fee Related JP4949719B2 (ja) | 2006-04-07 | 2006-04-07 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7547624B2 (ja) |
| JP (1) | JP4949719B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283109A (ja) * | 2009-06-04 | 2010-12-16 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2011018720A (ja) * | 2009-07-08 | 2011-01-27 | Casio Computer Co Ltd | 半導体装置の製造方法 |
| US11830845B2 (en) | 2011-05-03 | 2023-11-28 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| JP2013008898A (ja) * | 2011-06-27 | 2013-01-10 | Disco Abrasive Syst Ltd | 被加工物の加工方法 |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9167710B2 (en) * | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP3409759B2 (ja) * | 1999-12-09 | 2003-05-26 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP2003234430A (ja) * | 2002-02-07 | 2003-08-22 | Casio Micronics Co Ltd | 半導体装置およびその製造方法 |
| JP2004193488A (ja) | 2002-12-13 | 2004-07-08 | Tosoh Corp | バリア金属用研磨液及び研磨方法 |
| JP4052955B2 (ja) * | 2003-02-06 | 2008-02-27 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-04-07 JP JP2006106237A patent/JP4949719B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-11 US US11/652,120 patent/US7547624B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007281236A (ja) | 2007-10-25 |
| US7547624B2 (en) | 2009-06-16 |
| US20070238289A1 (en) | 2007-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7547624B2 (en) | Semiconductor device and method of producing the same | |
| US12456662B2 (en) | Structures with through-substrate vias and methods for forming the same | |
| US20240186268A1 (en) | Directly bonded structure with frame structure | |
| TW202514831A (zh) | 用於晶粒的直接接合方法及結構 | |
| JP4056854B2 (ja) | 半導体装置の製造方法 | |
| US7329598B2 (en) | Method of manufacturing a semiconductor device | |
| US9490237B2 (en) | Semiconductor package including a plurality of chips | |
| CN114156242A (zh) | 半导体封装件 | |
| Rao et al. | TSV interposer fabrication for 3D IC packaging | |
| US8298944B1 (en) | Warpage control for die with protruding TSV tips during thermo-compressive bonding | |
| CN102163588B (zh) | 半导体装置与其制造方法 | |
| TW202545028A (zh) | 通孔顯現製程及結構 | |
| TW201019423A (en) | Integrated circuit structures and method of forming the same | |
| TW202203393A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| CN107039340A (zh) | 半导体装置及其制造方法 | |
| JP2005340431A (ja) | 半導体装置の製造方法 | |
| CN101271853A (zh) | 制造电子器件、基板和半导体器件的方法 | |
| US10804230B2 (en) | Semiconductor package and method of manufacturing the same | |
| JP2003124392A (ja) | 半導体装置及びその製造方法 | |
| JP2006229112A (ja) | 半導体装置およびその製造方法 | |
| JP4515177B2 (ja) | 配線形成方法 | |
| US6955981B2 (en) | Pad structure to prompt excellent bondability for low-k intermetal dielectric layers | |
| JP6674281B2 (ja) | パッケージ形成方法 | |
| CN1755901A (zh) | 化学机械研磨工艺 | |
| JPH04370958A (ja) | 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |
