JP4949719B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4949719B2
JP4949719B2 JP2006106237A JP2006106237A JP4949719B2 JP 4949719 B2 JP4949719 B2 JP 4949719B2 JP 2006106237 A JP2006106237 A JP 2006106237A JP 2006106237 A JP2006106237 A JP 2006106237A JP 4949719 B2 JP4949719 B2 JP 4949719B2
Authority
JP
Japan
Prior art keywords
semiconductor device
polishing
protruding electrode
manufacturing
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006106237A
Other languages
English (en)
Other versions
JP2007281236A (ja
Inventor
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2006106237A priority Critical patent/JP4949719B2/ja
Priority to US11/652,120 priority patent/US7547624B2/en
Publication of JP2007281236A publication Critical patent/JP2007281236A/ja
Application granted granted Critical
Publication of JP4949719B2 publication Critical patent/JP4949719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/092Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法、特に、突起電極を備えた半導体装置の製造方法に関するものである。
近年、軽簿短小のニーズから、配線ピッチ幅の縮小化の傾向にある。従来、半導体集積回路の配線工程において、研磨砥粒等の化学反応物質を含むスラリーを用いて、半導体基板面を研磨する方法が開示されている(例えば、特許文献1参照)。
特開2004−193488号公報
しかしながら、特許文献1に開示された方法では、配線ピッチ幅の縮小化を実現するとしても、スラリーから起因する不純物(酸性)の影響により、金属部分が湿気に弱くなる。
そこで、配線ピッチ幅の縮小化を実現しつつ、湿気に強い半導体装置が望まれていた。
この発明の半導体装置の製造方法は、前述の課題を解決するために、半導体チップ上に突起電極を形成するステップと、突起電極および半導体チップを樹脂層で封止するステップとを含む。さらに、突起電極の上面が露出するまで樹脂層を第1研磨するステップと、露出した突起電極の上面の面粗度が30nm以下になるように、前記露出した突起電極の上面及び前記樹脂層を第2研磨するステップと、第2研磨した突起電極の上面に半田端子を形成するステップとを含む。
この発明の半導体装置の製造方法は、スラリーを用いることなく、半導体チップ上に形成された突起電極の上面を第1研磨した後、その上面をさらに第2研磨する。
この発明によれば、半導体チップ上に形成された突起電極の上面を第1研磨および第2研磨により研磨したため、突起電極の上面が、スラリーを用いることなく平滑になり、配線ピッチ幅の縮小化を実現しつつ、湿気に強い半導体装置が得られる。
図1は本発明の実施の形態に係る半導体装置の一構成例を示す断面図である。ここでは、CSP(Chip Size Package)の場合を例にして説明するが、これに限られない。図1には、半導体基板上の半導体チップ1を含む半導体装置の一部の断面が示されている。半導体基板として、例えば、厚さが500μm程度のシリコン基板を用いる。
図1において、半導体装置100は、半導体チップ1と、メタルパッド2と、ポスト(突起電極)3と、樹脂層(封止層)4と、半田端子5とを含んで構成されている。
具体的には、半導体チップ1の周囲には、複数のメタルパッド2が所定の間隔で形成されている。そして、半導体チップ1の主面(図1では上面)、つまり回路形成面には、配線6を介して、ポスト3が形成されている。
ポスト3は、配線6を介して、メタルパッド2と電気的に接続されている。ポスト3は、たとえば銅で柱状に形成されている。なお、ポスト3の面粗度は、30nm以下になっているが、この点は後記する。
また、ポスト3の側面31および半導体チップ1の主面は、樹脂層4で封止されている。樹脂層4は、たとえばエポキシ等で形成されている。
次に、実施の形態に係る半導体装置100の製造方法について図2Aないし図2Eに基づいて説明する。
まず、半導体基板上の半導体チップ1の上面に、たとえば電気メッキ等でポスト3を形成する(図2A参照)。具体的には、このとき、半導体チップ1の上面には、論理回路が形成されており、半導体チップ1の周辺には、メタルパッド(不図示)が形成されている。そして、この半導体チップ1の主面(図2では上面)全体に対して、絶縁膜(不図示)を形成する。絶縁膜は、例えばフォトリソグラフィなどの処理により形成する。次に、メタルパッド2および上記絶縁膜の表面に対して、例えばスパッタ法などの処理により再配線(図1の配線6に相当)を形成する。その後、その再配線の所定の位置にポスト3を形成する。この形成は、例えば銅による金属メッキ法を用いるが、アルミニウム、金、銀または白金による金属メッキ法を適用してもよい。
続いて、半導体チップ1の主面およびポスト3を封止するために、樹脂を充填して樹脂層4を形成する(図2B参照)。樹脂の充填は、例えばトランスファーモールド法等を用いる。これにより、樹脂層4がポスト3の上面に積層される。なお、本実施の形態では、図2Bに示したように、上記形成された樹脂層4の上面から半導体チップ1の下面までの厚さを投入厚という。
次に、ポスト3の上面が露出するまで、研磨刃30を用いて、樹脂層4の上面を研磨する(図2C参照:ここでの研磨を第1研磨という)。この場合の研磨条件の一例を表1に示す。なお、「ポスト3の上面が露出するまで」というのは、あらかじめ定められたポスト3の高さに達するまでという意味であり、詳細については後記する。
Figure 0004949719
表1によると、1軸(#325)条件および2軸(#600)条件という研磨条件の異なる2段階の研磨が行われる。具体的には、まず、1軸(#325)条件下で、#325の砥石粒子を用いた第1段階の研磨が行われ、次に、2軸(#600)条件下で、#600の砥石粒子を用いた第2段階の研磨が行われる。
ここで、第1段階の研磨について詳述する。第1段階の研磨においては、まず、#325の砥石粒子を用いて、半導体チップ1の下面から樹脂層4の上面までの厚さが、{投入厚−(仕上げ厚+30μm)}になるまで研磨する(1軸条件の研削量1stの欄参照)。仕上げ厚とは、あらかじめ設定された、半導体チップ1の下面から樹脂層4の上面までの厚さを意味する(図2D参照)。この場合、たとえば、砥石回転数を2400rpm、ステージ回転数を200rpm、砥石降下速度を125μm/minとする。
続いて、#325の砥石粒子を用いて、20μm分の樹脂層4の樹脂を研磨する。この場合、砥石回転数を2400rpm、ステージ回転数を200rpm、砥石降下速度を50μm/minとする(表1の1軸条件、1stの各欄参照)。
次に、第2段階の研磨について詳述する。第2段階の研磨においては、表1に示したように、#600の砥石粒子を用いて、まず、砥石回転数を3000rpm、ステージ回転数を120rpm、砥石降下速度を30μm/minとして、厚さが10μm分(研削量)の樹脂層4の樹脂を研削する(2軸条件、1stの各欄参照)。
さらに、#600の砥石粒子を用いて、10μm分(研削量)の樹脂層4の樹脂を研削する(表1の2軸条件の研削量2stの欄参照)。この場合、砥石回転数を3000rpm、ステージ回転数を120rpm、砥石降下速度を15μm/minとする(表1の2軸条件、2stの各欄参照)。これにより、ポスト3の高さがあらかじめ定められた高さ(本実施の形態では、表1に示した2軸条件下での研削後のポストの高さ)になる。また、ポスト3の上面がある程度の面粗さ(ここでは、例えば220μm)になる。
なお、表1に示した2段階の研磨では、#325の砥石粒子および#600の砥石粒子を用いた場合で説明したが、#300〜#1200のうちのいずれかの砥石粒子を適用してもよい。
次に、例えば、単結晶ダイヤモンドのバイトを用いて、露出したポスト3上面の仕上げ面粗度を30nm以下に研磨する(図2D参照)。この場合の研磨条件の一例を表2に示す。なお、単結晶ダイヤモンドは、ダイヤモンド粒子が#2000のダイヤモンド砥粒を用いるが、例えば、#2000よりも細かいダイヤモンド砥粒を用いてもよい。
Figure 0004949719
表2によると、バイト回転数を2000rpm、ワークピッチ送りを20μm/rev、バイトのスクイ角を0°として、ポスト3の上面および樹脂層4の樹脂を研磨する。これにより、ポスト3上面の仕上げ面粗度を220nm未満、好ましくは30nm以下に仕上げる。
次に、リフローを行い、半田端子5を形成する(図2E参照)。この場合、メタルパッド2の領域には、酸化膜が形成されているので、この酸化膜が、リフロー時に水蒸気や炭酸に還元される。その結果、半田端子5内にボイド8が発生することになる。
その後、ダイシングによりウエハを個片化して、半導体装置100が完成する。なお、このとき、半導体基板1の裏面を樹脂で封止することも可能である。
その後、半導体装置100を不図示の基板(たとえばマザーボード)に実装する。この場合、温度変化により、半導体装置100と上記基板との間に熱応力が生じ、時間の経過に伴い各半田端子5の接続部から内部に向かってクラックが伸展する。この際、各半田端子5内にボイドがあると、クラックの伸展が加速される。
したがって、ボイド8が大きければ大きいほど、ボイド8が大きく変形し、半田端子5の接続部が断線しやすくなる。また、ボイド8が大きければ大きいほど、半田端子5内部の断面積が小さくなり、半田端子5自体の強度が弱くなる。よって、半田端子5がクラックしやすくなる。このことは、ボイド8の数が多い場合にも同様のことがいえる。
すなわち、ボイド8の数が多ければ多いほど、半田端子5の接続部が断線しやすくなる。また、半田端子5内部の断面積が小さくなり、半田端子5自体の強度も弱くなる。
このようにして基板が実装された半導体装置100(つまり製品)に関し、ポスト3上面の面粗度の値を変化させて、基板接続(ここでは、半導体装置100と基板との接続の意味)の寿命比を測定した。その測定結果を表3に示す。なお、ここでは、各面粗度ごとに、計4つの試験条件下で製品の寿命(加速)試験を順次行った。試験条件は、125℃で9分、25℃で1分、−25℃で9分、25℃で1分の順序とした。
Figure 0004949719
表3によると、面粗度が58nmの場合は、面粗度が220nmの場合に比べて、基板接続の寿命比が1.2倍になった。また、面粗度が32nm、10nmの場合は、面粗度が220nmの場合に比べて、それぞれ順に、基板接続の寿命比が1.5倍、1.7倍になった。
次に、面粗度を0nm〜220nmの範囲で変化させた場合の上記基板接続の寿命比を示すグラフを図3に示す。図3から、面粗度が220nmよりも小さくなるにつれ、基板接続の寿命比が大きくなることがわかった。つまり、面粗度が小さくなればなるほど、半導体装置100と基板との間の接続の信頼性が向上することがわかった。以上から、面粗度が30nm以下の場合が好適であることがわかった。
これは、次のような理由による。すなわち、ポスト3上面の面粗度が小さくなれば、ポスト3上面の表面積が小さくなるので、上記リフロー時において(図2E参照)、ポスト3に形成される酸化膜の量が少なくなる。したがって、酸化膜に起因する水蒸気や炭酸ガスの発生量も少なくなり、水蒸気や炭酸ガス等で生じるボイド8も小さくなるからである。
以上のように、本実施の形態では、従来におけるスラリーを用いることなく半導体装置を製造するので、スラリーから起因する不純物(酸性)の影響により、金属部分が湿気に弱いという不都合もない。また、ポスト3の面粗度を好適な30nm以下にするので、基板接続の寿命が比較的延び、基板接続の信頼性が向上する。よって、配線ピッチ幅の縮小化を実現しつつ、湿気に強い半導体装置100を得ることができる。
なお、本発明は、上記実施の形態に限られるものではなく、種々の変形が可能である。突起電極として、たとえば、ポスト3を用いた場合について説明したが、たとえば、バンプを用いてもよい。また、突起電極の形状も柱状に限られず、たとえば凸状にしてもよい。
本発明の実施の形態に係る半導体装置の一例を示す断面図。 図1の半導体装置の製造工程の一部を示す断面図。 図1の半導体装置の製造工程の一部を示す断面図。 図1の半導体装置の製造工程の一部を示す断面図。 図1の半導体装置の製造工程の一部を示す断面図。 図1の半導体装置の製造工程の一部を示す断面図。 ポスト上面の面粗度と基板接続の寿命比との関係を示すグラフ。
符号の説明
100 半導体装置
1 半導体チップ
2 メタルパッド
3 ポスト(突起電極)
4 樹脂層(封止層)
5 半田端子
6 配線

Claims (9)

  1. 半導体チップ上に突起電極を形成するステップと、
    前記突起電極および前記半導体チップを樹脂層で封止するステップと、
    前記突起電極の上面が露出するまで前記樹脂層を第1研磨するステップと、
    前記露出した突起電極の上面の面粗度が30nm以下になるように、前記露出した突起電極の上面及び前記樹脂層を第2研磨するステップと、
    前記第2研磨した突起電極の上面に半田端子を形成するステップと、を含む、
    半導体装置の製造方法。
  2. 前記第1研磨では、前記突起電極の上面の面粗度が200nmになるまで研磨を行う、
    請求項1に記載の半導体装置の製造方法。
  3. 前記第1研磨では、回転砥石を用いて、研磨条件の異なる2段階の研磨を行う、
    請求項2に記載の半導体装置の製造方法。
  4. 前記第1研磨は、前記回転砥石の粒子が#300〜#1200の前記研磨条件で行う、
    請求項3に記載の半導体装置の製造方法。
  5. 前記第2研磨では、ダイヤモンド粒子が#2000以上細かいダイヤモンド砥粒を用いて研磨する、
    請求項ないし請求項4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記突起電極は銅により形成されている、請求項1ないし請求項5のいずれか1項に記載の半導体装置の製造方法。
  7. 請求項1ないし請求項6のいずれか1項に記載の半導体装置の製造方法を用いて製造された半導体装置。
  8. 請求項1ないし請求項6のいずれか1項に記載の半導体装置の製造方法を用いて製造された半導体装置であって、
    前記半導体チップ上に形成され、かつ上面の面粗度が30nm以下の突起電極と、
    前記突起電極の側面よび前記半導体チップの主面を封止する封止層と、
    前記面粗度が30nm以下の突起電極の上面に形成された半田端子と、を備えた半導体装置。
  9. 前記突起電極は銅により形成されている、請求項8に記載の半導体装置。
JP2006106237A 2006-04-07 2006-04-07 半導体装置及びその製造方法 Expired - Fee Related JP4949719B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006106237A JP4949719B2 (ja) 2006-04-07 2006-04-07 半導体装置及びその製造方法
US11/652,120 US7547624B2 (en) 2006-04-07 2007-01-11 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006106237A JP4949719B2 (ja) 2006-04-07 2006-04-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007281236A JP2007281236A (ja) 2007-10-25
JP4949719B2 true JP4949719B2 (ja) 2012-06-13

Family

ID=38575867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006106237A Expired - Fee Related JP4949719B2 (ja) 2006-04-07 2006-04-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7547624B2 (ja)
JP (1) JP4949719B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283109A (ja) * 2009-06-04 2010-12-16 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2011018720A (ja) * 2009-07-08 2011-01-27 Casio Computer Co Ltd 半導体装置の製造方法
US11830845B2 (en) 2011-05-03 2023-11-28 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP2013008898A (ja) * 2011-06-27 2013-01-10 Disco Abrasive Syst Ltd 被加工物の加工方法
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) * 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP2003234430A (ja) * 2002-02-07 2003-08-22 Casio Micronics Co Ltd 半導体装置およびその製造方法
JP2004193488A (ja) 2002-12-13 2004-07-08 Tosoh Corp バリア金属用研磨液及び研磨方法
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Necエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007281236A (ja) 2007-10-25
US7547624B2 (en) 2009-06-16
US20070238289A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
US7547624B2 (en) Semiconductor device and method of producing the same
US12456662B2 (en) Structures with through-substrate vias and methods for forming the same
US20240186268A1 (en) Directly bonded structure with frame structure
TW202514831A (zh) 用於晶粒的直接接合方法及結構
JP4056854B2 (ja) 半導体装置の製造方法
US7329598B2 (en) Method of manufacturing a semiconductor device
US9490237B2 (en) Semiconductor package including a plurality of chips
CN114156242A (zh) 半导体封装件
Rao et al. TSV interposer fabrication for 3D IC packaging
US8298944B1 (en) Warpage control for die with protruding TSV tips during thermo-compressive bonding
CN102163588B (zh) 半导体装置与其制造方法
TW202545028A (zh) 通孔顯現製程及結構
TW201019423A (en) Integrated circuit structures and method of forming the same
TW202203393A (zh) 半導體裝置及半導體裝置之製造方法
CN107039340A (zh) 半导体装置及其制造方法
JP2005340431A (ja) 半導体装置の製造方法
CN101271853A (zh) 制造电子器件、基板和半导体器件的方法
US10804230B2 (en) Semiconductor package and method of manufacturing the same
JP2003124392A (ja) 半導体装置及びその製造方法
JP2006229112A (ja) 半導体装置およびその製造方法
JP4515177B2 (ja) 配線形成方法
US6955981B2 (en) Pad structure to prompt excellent bondability for low-k intermetal dielectric layers
JP6674281B2 (ja) パッケージ形成方法
CN1755901A (zh) 化学机械研磨工艺
JPH04370958A (ja) 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090120

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees