JP4951018B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4951018B2
JP4951018B2 JP2009080880A JP2009080880A JP4951018B2 JP 4951018 B2 JP4951018 B2 JP 4951018B2 JP 2009080880 A JP2009080880 A JP 2009080880A JP 2009080880 A JP2009080880 A JP 2009080880A JP 4951018 B2 JP4951018 B2 JP 4951018B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
manufacturing
connection
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009080880A
Other languages
English (en)
Other versions
JP2010232577A (ja
Inventor
敦子 飯田
巌 三石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009080880A priority Critical patent/JP4951018B2/ja
Priority to US12/722,847 priority patent/US8507927B2/en
Publication of JP2010232577A publication Critical patent/JP2010232577A/ja
Application granted granted Critical
Publication of JP4951018B2 publication Critical patent/JP4951018B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10893—Grouped leads, i.e. element comprising multiple leads distributed around but not through a common insulator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
近年、携帯電話、携帯情報端末、デジタル家電のような精密電子機器のデジタル化、ブロードバンド化の著しい進展に伴い、半導体装置に対する多機能化、高性能化、低コスト化、高密度実装化などの要求が高まっている。このような状況下で、ロジック、メモリ、センサ、受動部品といった異種デバイスをより高密度にかつ低コストで基板に実装する新しい実装技術が求められている。
例えば、発光ダイオード（ＬＥＤ）のような発光素子を有する半導体装置では、各発光素子間の発光ばらつきを低減するため、制御素子とともに実装することが望ましい。特許文献１には、発光素子と制御素子を一体化して実装する電子部品が記載されている。
特開２００３−２０９２９５号公報
特許文献１の電子部品は、発光面側から見た場合、発光素子と制御素子が擬似同一平面で配列されている。このため、発光素子の実装密度が小さくなる。また、制御素子等の部品を実装する際に、電子部品を構成する各層の電気的接続を確保するビアホールを形成するための複雑な工程が必要となるという問題もある。
発光素子のような光学素子を有する半導体装置の場合、光学素子の実装密度を高くすることが特性の向上につながる。また、さらに特性を向上させるために、光学素子の実装密度を犠牲にせず、かつ、簡易な工程で制御素子等の部品を実装することが望まれる。
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、簡易な製造プロセスで、光学素子の高密度実装と高性能化を実現する半導体装置およびその製造方法を提供することにある。
本発明の第１の態様の半導体装置の製造方法は、光学素子を備える複数個の光学チップを第１の支持基板上に粘着層を用いて仮接着する工程と、前記光学チップの側面に第１の樹脂層を形成し前記光学チップ同士を接着する工程と、前記光学チップと前記第１の樹脂層を、前記第１の支持基板から剥離し第１のチップモジュールを形成する工程と、前記光学チップを制御する複数の制御用半導体チップと、チップ内部を貫通する導電材を備える複数の接続用チップとを第２の支持基板上に粘着層を用いて仮接着する工程と、前記制御用半導体チップおよび前記接続用チップの側面に第２の樹脂層を形成し前記制御用半導体チップと前記接続用チップとを接着する工程と、前記制御用半導体チップおよび前記接続用チップと前記第２の樹脂層を、前記第２の支持基板から剥離し第２のチップモジュールを形成する工程と、前記第１のチップモジュールと前記第２のチップモジュールとを接着層を介して上下に貼り合わせる工程とを有することを特徴とする。
光学素子を備える複数個の光学チップを第１の支持基板上に粘着層を用いて仮接着する工程と、前記光学チップの側面に第１の樹脂層を形成し前記光学チップ同士を接着する工程と、前記光学チップと前記第１の樹脂層を、前記第１の支持基板から剥離し第１のチップモジュールを形成する工程と、複数の放熱用の金属チップと、チップ内部を貫通する導電材を備える複数の接続用チップとを第２の支持基板上に粘着層を用いて仮接着する工程と、前記放熱用の金属チップおよび前記接続用チップの側面に第２の樹脂層を形成し前記放熱用の金属チップと前記接続用チップとを接着する工程と、前記放熱用の金属チップおよび前記接続用チップと前記第２の樹脂層を、前記第２の支持基板から剥離し第２のチップモジュールを形成する工程と、前記第１のチップモジュールと前記第２のチップモジュールとを接着層を介して上下に貼り合わせる工程とを有することを特徴とする。
本発明によれば、簡易な製造プロセスで、光学素子の高密度実装と高性能化を実現する半導体装置およびその製造方法を提供することが可能となる。
第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の接続用チップの製造方法を示す図である。 第２の実施の形態の半導体装置の断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の断面図である。 第３の実施の形態のＬＥＤ配線図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の凸部付き透明樹脂シートの製造方法の一例を示す図である。 第４の実施の形態の半導体装置の断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の断面図である。 第５の実施の形態の半導体装置の上面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。
以下、図面を参照しつつ本発明の実施の形態を説明する。なお、本明細書中で「光学素子」とは、光を発光、受光する素子、例えば、発光ダイオード（ＬＥＤ）、光学ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）等をすべて包括する概念である。また、「制御用半動体チップ」とは、光学チップ（光学素子）を制御するためのＩＣなどの半導体チップ（半導体素子）である。なお、「制御」という概念には、例えば、ＭＥＭＳ光学素子等を駆動する概念も包含するものとする。また、本明細書中、チップモジュールとは、略同一平面上に設けられた複数の同種または異種のチップの集合体を意味する。
（第１の実施の形態）
本実施の形態の半導体装置は、第１のチップモジュールと第２のチップモジュールとが接着層を介して上下に貼り合わされた半導体装置である。そして、第１のチップモジュールは、第１の樹脂層を介して略同一平面上に接着された、光学素子を備える光学チップを複数個有している。また、第２のチップモジュールは、第２の樹脂層を介して略同一平面上に接着された、光学チップを制御する制御用半導体チップと、チップ内部を貫通する導電材を備える接続用チップとをそれぞれ複数個有している。そして、光学チップと制御用半導体チップとが、接続用チップを介して電気的に接続されている。
また、本実施の形態では、上記光学素子が発光素子である。
図１は、本実施の形態の半導体装置の断面図である。この半導体装置１は、第１のチップモジュールであるＬＥＤアレイモジュール２２と、第２のチップモジュールである制御回路モジュール２３が、接着層１９により、上下に貼り合わされている。また、半導体装置１の制御回路モジュール２３側には、制御回路モジュール２３内の素子間の接続や、電極の引き出しを行うためのグローバル配線層２０が形成されている。
ＬＥＤアレイモジュール２２は、光学チップとしてＬＥＤチップ２を複数個有している。それぞれのＬＥＤチップ２は、第１の樹脂層８で互いに略同一平面上に接着されている。ＬＥＤチップ２は、表面に凹部が設けられたリフレクタ基板４と、凹部内部に搭載された発光素子である励起光源用青色ＬＥＤ３と、樹脂封止層７と、リフレクタ基板４に形成された引き出し電極５とＬＥＤ３とを電気的に接続するボンディングワイヤ６と、リフレクタ基板４上に形成された透明樹脂シート９とからなる。
また、ＬＥＤ３の真上の、透明樹脂シート９上に半球形状の透明な樹脂層１０を形成されている。そして、半球形状の樹脂層１０を覆うように、ＬＥＤ３から発生された青色光を吸収して黄色光に変換する蛍光体が透明な樹脂中に分散された色変換層１１と、保護樹脂層１２が設けられている。
制御回路モジュール２３は、ＬＥＤチップ２を制御する制御用ＩＣチップ１３と、チップ内部を貫通する導電材である貫通ビア１６が形成された接続用チップ１５とをそれぞれ複数個有している。制御用ＩＣチップ１３と接続用チップ１５とは、第２の樹脂層１７で互いに略同一平面上に接着されている。制御用ＩＣチップ１３は、その一方の面に接続パッド１４を有している。
グローバル配線層２０は、平坦化膜２０ａ、ビア２０ｂ、配線２０ｃ、基板電極２０ｄ等で構成されている。
接着層１９内には、接続バンプ１８が形成されている。ＬＥＤチップ２の引き出し電極５と、接続用チップ１５の貫通ビア１６は、この接続バンプ１８で電気的に接続されている。さらに、接続用チップは、グローバル配線層２０を用いて、制御用ＩＣチップ１３に接続されている。このように、ＬＥＤチップ２と制御用ＩＣチップ１３とが、接続用チップ１５を介して電気的に接続されている。
半導体装置１は、制御用ＩＣチップ１３を、ＬＥＤチップ２の下側に設けることにより、一方の面（発光面）にＬＥＤチップ２を高密度で実装することを可能にしている。接続用チップを用いることで、接続ための複雑な構造・工程が不要となり、裏面からの電極引き出しを容易にする。このため、発光面側でのＬＥＤの高密度化の実現に寄与する。したがって、制御用ＩＣチップ１３により、ＬＥＤチップ２個々の発光のばらつきを抑制しながらも、発光面の単位面積あたりの照射領域の割合を高くできる。よって、照明の均一性、および照射効率の向上が可能となる。
次に、本実施の形態の半導体装置の製造方法について説明する。図２Ａ〜図２Ｍは、本実施の形態の半導体装置の製造方法を示す工程断面図である。
リフレクタ基板４は、凹部が設けられた多層セラミック基板で、引き出し電極５が形成され、凹部表面には白色樹脂の反射層が設けられている（詳細図示せず）。導電性接着剤によってＬＥＤ３を引き出し電極５上に固定し、もう一方の引き出し電極５とは、ワイヤボンディングによるワイヤ７で電気的接続を確保する。ＬＥＤ３を実装後、凹部内部に、光の散乱を防ぐため、屈折率の高いシリコーン樹脂を注入して樹脂封止層７を形成し、樹脂を硬化させて、ＬＥＤチップ２を形成する（以上、詳細図示せず）。
次に、ＬＥＤアレイモジュール２２の製造工程を説明する。図２Ａに示すように、例えば、厚さ０．８ｍｍのガラス基板２１ａ上に、厚さ１０μｍのアクリル系粘着層２１ｂが形成された支持基板２１を用意する。この支持基板２１上に、複数のＬＥＤチップ２の上面側が粘着層２１ｂに接するように所望の位置に搭載し、粘着層２１ｂにより仮接着する。ＬＥＤチップ２の間のギャップは、例えば３ｍｍ程度である。
次に、図２Ｂに示すように、第１の樹脂層８として、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを８５ｖｏｌ．％添加した樹脂を準備する。そして、スクリーン版を用いた印刷法によりＬＥＤチップ２間の側面のギャップに、第１の樹脂層８を形成する。この後、例えば、１００℃、１時間で仮焼成し、支持基板２１から剥離後、１６０℃、３０分で本焼成を行い、ＬＥＤアレイモジュール２２を形成する（図２Ｃ）。
次に、このＬＥＤアレイモジュール２２の上面側に、例えば、５０μｍの厚さの感光性エポキシ樹脂を透明樹脂シート９として貼付し、ＵＶ照射により硬化させる（図２Ｄ）。
次に、図２Ｅに示すように、制御用ＩＣチップ１３と、接続用チップ１５を、支持基板２１上に搭載する。制御用ＩＣチップ１３は内部に制御用ＩＣを含み、粘着層２１Ｂに仮接着される側の面上に接続パッド１４が設けられている。接続用チップ１５は、例えば、シリコンチップにブラスト加工により１００μｍΦのチップ内部を貫通する貫通孔が形成されており、貫通孔内には導電材である銀ペーストが充填され、貫通ビア１６が形成されている。制御用ＩＣチップ１３と接続用チップ１５とのギャップは、例えば、０．５ｍｍである。
図２Ｆに示すように、第２の樹脂層１７として、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを８０ｖｏｌ．％添加した樹脂を準備する。そして、スクリーン版を用いた印刷法によりチップ間の側面のギャップに第２の樹脂層１７を形成する。この後、例えば、１００℃、１時間で仮焼成し、支持基板２１から剥離後、１６０℃、３０分で本焼成を行い、制御回路モジュール２３を形成する。
次に、この制御回路モジュール２３の裏面側に、接続チップ１５の貫通ビア１６に、ハンダバンプにより接続バンプ１８を形成する（図２Ｇ）。さらに、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを７０ｖｏｌ．％添加した樹脂を印刷して、接着層１９を形成する（図２Ｈ）。
次に、図２Ｉに示すように、ＬＥＤアレイモジュール２２裏面と制御回路モジュール２３の裏面とを位置合わせし、接着層１９により貼り合わせる。貼り合わせた後、例えば、１００℃、１時間で仮焼成し、さらに１６０℃、３０分で本焼成して、半導体装置を形成する（図２Ｊ）。
次に、制御用ＩＣチップ１３のアクティブ面に対応する半導体装置の面に、フォトリソグラフィ工程によりポリイミド樹脂による平坦化膜２０ａと、アルミからなるビア２０ｂと配線２０ｃからなるグローバル配線層２０を形成する（図２Ｋ）。
次に、ＬＥＤ３の真上の、透明樹脂シート９上に円形の開口部を設けたメタルマスクを用いて、スクリーン印刷法により、シリコーン樹脂を印刷する。その後、例えば、１５０℃、３０分で焼成することにより、半球状の形状となったシリコーン透明樹脂層１０が得られる（図２Ｌ）。
この上に、透明樹脂層１０の印刷用マスクより、開口径をやや広げたマスクを用いて、シリコーン樹脂にシリケート系黄色蛍光体が分散された色変換層１１を印刷する。そして、例えば、１５０℃、３０分で焼成後、さらに、色変換層１１の印刷用マスクより、開口径をやや大きくしたマスクを用いて、シリコーン樹脂を印刷し、例えば、１５０℃、３０分で焼成することにより、保護樹脂層１２が得られる（図２Ｍ）。この工程により、透明樹脂シート９上にレンズ形状の透明樹脂層１０と、ＬＥＤ３から照射された青色光を吸収して、黄色光に変換する蛍光体が透明な樹脂中に分散された色変換層１１と、蛍光体の劣化を防ぐ保護樹脂層１２が形成される。
図３は、接続用チップの製造方法を示す図である。シリコン基板２４に、所望の位置に開口部を設けたレジスト層を形成し、ブラスト加工により、開口部分を削り、貫通孔２５を形成した（詳細図示せず）後、レジスト層を除去する（図３（ａ））。
次に、真空チャンバー２６内に基板を設置し、基板端部に導電性材料２９を塗布する。そして、チャンバー内を１０ｋＰａに真空引きし、スキージ２７により貫通孔２５内に導電性材料２９を埋め込み印刷し、導電性材料が充填された貫通ビア１６を形成する（図３（ｂ））。所望のサイズにチップをダイシングし、個片化することにより、接続用チップ１５が得られる（図３（ｃ））。
ここでは、接続用チップ１５として、シリコン基板を用いたが、ガラス基板や、フィラーを添加したエポキシ樹脂のような基板でも良い。また、開口部を形成する方法として、ブラスト加工を用いたが、エッチングや、レーザによる孔開け加工でもよい。また、樹脂基板の場合は、開口部分に相当する領域に印刷ペーストが通過しないような加工を施したスクリーン版を用いた印刷でも良い。さらに、貫通孔を形成した後、基板を研削加工することにより、所望の厚さを得ることで、モジュール厚に応じた、使い勝手の良い接続チップ１５の形状を作成することも可能である。
また、ここでは、透明樹脂シート９を貼付した構成としたが、シリコーン樹脂を所望の厚みで印刷し、焼成することにより、透明樹脂層を得る方法でもよい。
また、ここでは、発光素子として青色ＬＥＤ３と、青色ＬＥＤ３から発生した青色光を吸収して黄色光に変換する蛍光体が分散された色変換層１１を用いたが、他に、発光素子として、近紫外光ＬＥＤを用いても良い。この場合、色変換層は、近紫外光を吸収し、それぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）色に変換する蛍光体を同一樹脂層内に分散した色変換層を用いる構成や、赤（Ｒ）、緑（Ｇ）、青（Ｂ）色に変換する蛍光体をそれぞれ樹脂で分散した色変換層を、この順番で半球形状の透明樹脂層１０上に重ねた多層構造とした構成でも良い（図示せず）。
以上の製造方法により、一方の面にＬＥＤチップを高密度で配置し、電気的に接続された制御用ＩＣチップにより発光のばらつきを抑えた、高い発光効率を有した半導体装置を容易に製造することが可能である。
（第２の実施の形態）
本実施の形態の半導体装置は、特に、制御用半導体チップまたは接続用チップに第２の樹脂層を介して略同一平面上に接着された放熱用の金属チップを有する点で、第１の実施の形態の半導体装置と異なっている。以下、第１の実施の形態と重複する内容については記載を省略する。
図４は、本実施の形態の半導体装置の断面図である。この半導体装置３１は、第１のチップモジュールであるＬＥＤアレイモジュール５５と、第２のチップモジュールである制御回路モジュール５６が、接着層５１により、上下に貼り合わされている。
ＬＥＤアレイモジュール５５は、光学チップとしてＬＥＤチップ３２を複数個有している。また、貫通ビア４８が形成された接続用チップ４７を有している。それぞれのＬＥＤ３２と、接続用チップ４７は、第１の樹脂層３８で略同一平面上に接着されている。
ＬＥＤチップ３２は、表面に凹部が設けられたリフレクタ基板３４と、凹部内部に搭載された発光素子である励起光源用青色ＬＥＤ３３と、樹脂封止層３７と、リフレクタ基板３４に形成された引き出し電極３５とＬＥＤ３３とを電気的に接続するバンプ３６と、リフレクタ基板３４上に形成された透明樹脂シート３９とからなる。
制御回路モジュール５６は、ＬＥＤチップ３２を制御する複数の制御用ＩＣチップ４５と、チップ内部を貫通する導電材である貫通ビア４８が形成された接続用チップ４７とを有している。さらに、放熱用の金属チップ４９を有している。制御用ＩＣチップ４５、接続用チップ４７および金属チップ４９は、第２の樹脂層５０で略同一平面上に接着されている。制御用ＩＣチップ４５は、その一方の面に接続パッド４６を有している。
さらに、ＬＥＤアレイモジュール５５と制御回路モジュール５６は、両モジュール内の接続用チップ４７間に形成された接続電極５１によって、貫通ビア４８同士の電気的接続が確保されている。また、接続および放熱用の金属チップ４９上に形成された接続電極５１がＬＥＤチップ３２の引き出し電極３５と電気的接続が確保された状態において、樹脂層５１により接合され、半導体装置３１を形成している。
さらに、半導体装置３１は、ＬＥＤチップ３２の発光面である透明樹脂シート３９側に、接続ビア４０に対応する位置に形成されたビア４４ｂと、第一平坦化膜４４ａとからなる第一グローバル配線層４４が形成されている。また、発光領域に対応した位置に、レンズ状の透明樹脂層４１と、蛍光体の色変換層４２と、保護樹脂層４３が形成されている。
また、制御用ＩＣチップ４５側には、接続用チップ４７の貫通ビア４８と、放熱用の金属チップ４９に対応する位置に設けられた接続ビア５３ｂと、第二平坦化膜５３ａと、基板電極５３ｃからなる第二グローバル配線層５３が形成されている。
ＬＥＤチップ３２の引き出し電極３５の一方は、ＬＥＤアレイモジュール５５において、接続ビア４０と第一グローバル配線層４４と接続用チップ４７を介して、制御回路モジュール５６の制御用ＩＣチップ４５と電気的に接続されている。また、もう一方は、接続電極５１と制御回路モジュール５５の放熱用の金属チップ４９に接続されている。このように、ＬＥＤチップ３２と制御用ＩＣチップ４５とが、接続用チップ４７を介して電気的に接続されている。
従来、ＬＥＤ（発光ダイオード）が樹脂に埋め込まれている構成では、放熱が難しく、発熱による発光効率の低下という問題があった。本実施の形態の半導体装置３１によれば、ＬＥＤチップ３２の裏面に放熱用の金属チップ４９を設けることで、高い放熱効果を実現できる。したがって、第１の実施の形態の作用・効果に加え、発熱による発光効率の低下を抑制できるという作用・効果が得られる。
また、本実施の形態において、第２の樹脂層５０のフィラーが、ＡｌＮを主成分とすることが、望ましい。これは、熱伝導率の高いＡｌＮをフィラーの主成分とすることで、裏面側への放熱効果をより高くすることが可能だからである。同様の観点から、接着層５２のフィラーが、ＡｌＮを主成分とすることがより望ましい。
次に、本実施の形態の半導体装置の製造方法について説明する。図５Ａ〜図５Ｌは、本実施の形態の半導体装置の製造方法を示す工程断面図である。
ＬＥＤチップ３２の製造工程については、第１の実施の形態と同様であるため記載を省略する。
まず、第１の実施の形態の製造方法と同様に、図５Ａに示すように、例えば、厚さ０．８ｍｍのガラス基板５４ａ上に、例えば、厚さ１０μｍのアクリル系粘着層５４ｂが形成された支持基板５４を準備する。この支持基板５４上に、複数のＬＥＤチップ３２を、その上面側が粘着層５４ｂに接するように所望の位置に搭載し、接続用チップ４７を搭載し、粘着層５４ｂにより仮接着する。
ＬＥＤチップ３２は、表面に凹部が設けられたリフレクタ基板３４と、凹部内部に搭載されたＬＥＤ３３と、凹部に充填された樹脂封止層３７と、リフレクタ基板３４に形成された引き出し電極３５とＬＥＤチップ３３とを電気的に接続するバンプ３６とからなっている。ＬＥＤチップ３２の間のギャップは、例えば１ｍｍである。接続用チップ４７は、例えば、０．２ｍｍの厚さのガラスに、ブラスト加工により１００μｍΦの開口部が形成され、開口部内部に導電性ペーストが充填されている。
図５Ｂに示すように、第１の樹脂層３８として、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを８０ｖｏｌ．％添加した樹脂を準備する。そして、スクリーン版を用いた印刷法によりＬＥＤチップ３２、および接続用チップ４７間のギャップに第１の樹脂層３８を形成する。この後、例えば、１００℃、１時間で仮焼成し、支持基板５４を剥離後、１６０℃、３０分で本焼成を行い、ＬＥＤアレイモジュール５５を形成する（図５Ｃ）。
次にこのＬＥＤアレイモジュール５５の上面側に、例えば、５０μｍの厚さの感光性エポキシ樹脂３９を貼付し、所望の位置に１００μΦの開口部を設け、開口部内に導電性ペーストを充填して接続ビア４０を形成した後、ＵＶ照射により硬化させる（図５Ｄ）。
次に、図５Ｅに示すように、制御用ＩＣチップ４５と、接続用チップ４７と、例えば、Ｃｕの金属チップ４９を、支持基板５４上に搭載し、仮接着する。制御用ＩＣチップ４５は内部に制御用ＩＣを含み、粘着層５４ｂに仮接着される側の面上に接続パッド４６が設けられている。各チップ間のギャップは、例えば、０．５ｍｍである。
図５Ｆに示すように、第２の樹脂層５０として、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのＡｌＮを主成分とするフィラーを８５ｖｏｌ．％添加した樹脂を準備し、スクリーン版を用いた印刷法によりチップ間のギャップに第二接着層５０を形成する。この後、例えば、１００℃、１時間で仮焼成し、支持基板５４を剥離後、１６０℃、３０分で本焼成を行い、制御回路モジュール５６を形成する（図５Ｇ）。
次にこの制御回路モジュール５６の裏面側に、Ｃｕの金属チップ４９の所望の位置に、スクリーン印刷により導電性ペーストで接続電極５１を形成する。同時に、接続チップ４７の貫通ビア４８に対応する位置にも導電性ペーストを塗布し仮焼成する。その後、スクリーン印刷により、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのＡｌＮを主成分とするフィラーを７０ｖｏｌ．％添加した樹脂を塗布し、接着層５２を形成する（図５Ｈ）。
次に、図５Ｉに示すように、ＬＥＤアレイモジュール５５裏面と制御回路モジュール５６の裏面とを位置合わせし、接着層５２により接合した。接合後、例えば、１００℃、１時間で仮焼成し、さらに１６０℃、３０分で本焼成して、半導体装置を形成する。
次に、半導体装置の一方の面において、透明樹脂シート３９の接続ビア４０に対応する位置に、フォトリソグラフィ工程によりポリイミド樹脂による平坦化膜４４ａと、アルミからなる貫通ビア４４ｂからなる第一グローバル配線層４４を形成する（図５Ｊ）。半導体装置の他方の面には、制御用ＩＣチップ４５のアクティブ面に対応する位置に、フォトリソグラフィ工程によりポリイミド樹脂による平坦化膜５３ａと、アルミからなる貫通ビア５３ｂと配線層５３ｃ、基板電極５３ｄからなる第二グローバル配線層５３を形成する（図５Ｋ）。また、ここで放熱特性を上げるため、アルミ層で形成された基板電極５３ｄの上に、ＡｇペーストやＣｕペーストなどの導電性ペースト層を形成し、金属チップ４６からの熱放散効率を高めることも可能である。
次に、図５Ｌに示すように、第１の実施の形態と同様の工程で、透明樹脂シート３９上に半球状のシリコーン透明樹脂層４１と、その上の蛍光体の色変換層４２と、保護樹脂層４３を形成する。
以上の製造方法により、一面にＬＥＤデバイスを高密度で配置し、電気的に接続された制御用ＩＣチップによりばらつきを抑えた高い発光効率を有した半導体装置が容易に実現できる。また、本実施の形態では、ＬＥＤデバイスの裏面に金属チップを配置していることから、高い放熱効果で他方の面側からの熱放散が可能となる。また、第２の樹脂層、接着層に含まれるフィラーとして、熱伝導率の高いＡｌＮ粒子を高添加率で加えていることから、樹脂層での高い熱放散効果を得ることが出来るため、安定した出力が可能となる。
なお、ここでは、樹脂層３８、５０、接着層５２のフィラーの主成分として、熱伝導率の高い無機材料であるＡｌＮを用いたが、例えば、カーボンフィラーや、金属微粒子に樹脂をコーティングしたフィラーを用いて、同様に放熱特性を向上させる効果を得ることが出来る。
（第３の実施の形態）
本実施の形態の半導体装置は、特に、制御用半導体チップまたは接続用チップに第２の樹脂層を介して略同一平面上に接着された放熱用の金属チップを有する点で、第１の実施の形態の半導体装置と異なっている。以下、第１の実施の形態と重複する内容については記載を省略する。また、第２の実施の形態より一層、簡略化された構造を有している。
図６Ａは、本実施の形態の半導体装置の断面図である。この半導体装置６１は、第１のチップモジュールであるＬＥＤアレイモジュール８２と、第２のチップモジュールである制御回路モジュール８３が、接着層７９により、上下に貼り合わされている。また、半導体装置６１の制御回路モジュール８３側には、制御回路モジュール８３内の素子間の接続や、電極の引き出しを行うためのグローバル配線層８０が形成されている。
グローバル配線層８０は、平坦化膜８０ａ、ビア８０ｂ、配線８０ｃ、基板電極８０ｄ、配線８０ｅ等で構成されている。本実施例では、複数のＬＥＤデバイスを並列に接続し、１つの制御用ＩＣで制御する構成である。配線図を図６Ｂに示す。例えば、図６Ｂ中の右端のＬＥＤチップ６２ａは、ＬＥＤ６３ａにボンディングされたワイヤ６６ａと引き出し電極６５ａから接続チップ７６ａを介して、グローバル配線層８０の配線８０ｅに接続される。そして、ここでは図示しないグローバル配線層の最表面において、配線の引き回しによって、隣接のＬＥＤチップとともに、制御用ＩＣ７２に接続されている。
ＬＥＤアレイモジュール８２は、光学チップとしてＬＥＤチップ６２を複数個有している。それぞれのＬＥＤチップ６２は、第１の樹脂層６８で略同一平面上に接着されている。
ＬＥＤチップ６２は、表面に凹部が設けられたリフレクタ基板６４と、凹部内部に搭載された発光素子である励起光源用青色ＬＥＤ６３と、樹脂封止層６７と、リフレクタ基板６４に形成された引き出し電極６５と、引き出し電極６５とＬＥＤ６３とを電気的に接続するボンディングワイヤ６６からなる。
また、ＬＥＤチップ６２の発光面側に、凸部が形成された透明樹脂シート６９が設けられている。その上に、ＬＥＤ６３から発生された青色光を吸収して黄色光に変換する蛍光体が透明な樹脂中に分散された色変換層７０と、保護樹脂層７１が設けられている。
制御回路モジュール８３は、ＬＥＤチップ６２を制御する複数の制御用ＩＣチップ７２と、チップ内部を貫通する導電材である貫通ビア７７が形成された接続用チップ７６とを有している。さらに、放熱用の金属チップ７４を有している。制御用ＩＣチップ７２、接続用チップ７６および金属チップ７４は、第２の樹脂層７５で略同一平面上に接着されている。制御用ＩＣチップ７２は、その一方の面に接続パッド７３を有している。
さらに、ＬＥＤアレイモジュール８２と制御回路モジュール８３は、両モジュール間の接続電極７８と、接続用チップ７６内部に形成された貫通ビア７７によって電気的接続が確保されている。そして、接着層７９により接合されて半導体装置６１を形成している。このように、ＬＥＤチップ６２と制御用ＩＣチップ７２とが、接続用チップ７６を介して電気的に接続されている。
本実施の形態によれば、一層簡易な構造で、発光の均一性および発光効率の高い半導体装置が実現可能となる。
次に、本実施の形態の半導体装置の製造方法について説明する。図７Ａ〜図７Ｈは、本実施の形態の半導体装置の製造方法を示す工程断面図である。
第１の実施の形態のＬＥＤアレイモジュールの製造工程と同様の方法で、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを８５ｖｏｌ．％添加した樹脂からなる第１の樹脂層６８により、複数のＬＥＤチップ６２を接着したＬＥＤアレイモジュール８２を形成する（図７Ａ）。
次に、型押し成型法である樹脂のインプリント法で、凸部付き透明樹脂シート６９を形成したものをＬＥＤアレイモジュール８２に添付した後、樹脂を硬化させる（図７Ｂ、７Ｃ）。
次に、第１の実施の形態の制御回路モジュールの製造工程と同様の方法で、例えば、支持基板８１として、０．１ｍｍ厚のＰＥＴフィルムの両面にそれぞれ１０μｍ厚のアクリル系粘着層が形成された粘着フィルム８１ｂを０．８ｍｍ厚のガラス基板８１ａに貼付したものを準備する。この支持基板８１上に、複数の制御用ＩＣチップ７２と、金属チップ７４と、接続用チップ７５を仮固定する。その後、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを８０ｖｏｌ．％添加した樹脂からなる第２の樹脂層７５により複数の制御用ＩＣチップ７２と金属チップ７４と接続用チップ７６とを接着した制御回路モジュール８３を形成する（図７Ｄ）。
次に、制御回路モジュール８３の裏面側に、導電性ぺーストの接続電極７８を形成する。そして、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを７０ｖｏｌ．％添加した樹脂を印刷して、接着層７９を形成する（図７Ｅ）。その後、制御回路モジュール８３とＬＥＤアレイモジュール８２とを接合する（図７Ｆ）。
さらに、第１および第２の実施の形態と同様の工程で図７Ｇに示すようなグローバル配線層８０を形成する。次に、図７Ｈに示すように、第１および第２の実施の形態と同様の工程で、凸部付き透明樹脂シート６９の凸部上に色変換層７０と、保護樹脂層７１を形成する。
本実施の形態では、凸部付き透明樹脂シート６９の製造工程として、型押し成型法を用いている。図８は、凸部付き透明樹脂シートの製造方法の一例を示す図である。シリコーン樹脂製透明樹脂シート８４の基材上に、ディスペンサ８５によりＵＶ硬化樹脂８６を滴下する。その後、表面張力により所望のレンズ形状となるまで放置し、ＵＶを照射して硬化させる。その後、例えば、１００℃、１０分でキュアし、凸部付き透明樹脂シート６９を得る。このような方法で、凸部付き透明樹脂シート６９を製造してもよい。
この場合、接着層として、シート裏面に透明な接着樹脂層を塗布し、シートの貼り付けを行った後、接着層を硬化させる。また、第１の実施の形態で用いたＵＶ硬化樹脂のシート状のフィルムをＬＥＤアレイモジュール上に貼付した後、ＵＶ硬化樹脂をディスペンサで滴下し、表面張力でレンズ形状になるのを待って、ＵＶを一括照射し、透明樹脂シートとレンズ部分の硬化を行う方法で、凸部付き透明樹脂シートを形成する方法でも良い。
上記製造方法により、一層簡易な構造で、発光の均一性および発光効率の高い半導体装置の製造が可能となる。
（第４の実施の形態）
本実施の形態の半導体装置は、第１のチップモジュールと第２のチップモジュールとが接着層を介して上下に貼り合わされた半導体装置であって、第１のチップモジュールは、第１の樹脂層を介して略同一平面上に接着された、光学素子を備える光学チップを複数個有し、第２のチップモジュールは、第２の樹脂層を介して略同一平面上に接着された、放熱用の金属チップと、チップ内部を貫通する導電材を備える接続用チップとをそれぞれ複数個有し、光学チップと、第２のチップモジュールの第１のチップモジュールと反対面上に設けられた電極パッドとが、接続用チップを介して電気的に接続されていることを特徴とする。
本実施の形態の半導体装置は、特に、制御用半導体チップを用いない点で、第２の実施の形態と異なっている。本実施の形態は、比較的出力の揃ったＬＥＤチップ等の光学素子を用いることが可能な場合に有用である。
図９は、本実施の形態の半導体装置の断面図である。この半導体装置９１は、第１のチップモジュールであるＬＥＤアレイモジュール１１３と、第２のチップモジュールである放熱板モジュール１１４が、接着層１１０により、上下に貼り合わされている。また、半導体装置９１の放熱板モジュール１１４側には、ＬＥＤアレイモジュール１１３からの電極の引き出しを行うためのグローバル配線層１１１が形成されている。
ＬＥＤアレイモジュール１１３は、複数のＬＥＤチップ９２と、接続用チップ１０６とが第１の樹脂層９８で接着されている。ＬＥＤチップ９２は、表面に凹部が設けられたリフレクタ基板９４と、凹部内部に搭載されたＬＥＤ９３と、樹脂封止層９７と、リフレクタ基板９４に形成された引き出し電極９５とＬＥＤ９３とを電気的に接続するバンプ９６からなる。
放熱板モジュール１１４は、放熱用の金属チップ１０５と接続用チップ１０６からなり、第２の樹脂層１０８で接着されている。
また、ＬＥＤアレイモジュール１１３と放熱板モジュール１１４は、両モジュール間の接続電極１０９と、接続用チップ１０６内部に形成されたチップ内の貫通ビア１０７によって電気的に接続されている。ＬＥＤチップ９２の引き出し電極９５は、透明樹脂シート９９に設けられた接続ビア１００を介して、接続用チップ１０６と電気的に接続されている。接続ビア１００上には第一平坦化膜１０４が形成されている。
ＬＥＤチップ９２と、放熱板モジュール１１４のＬＥＤアレイモジュール１１３と反対面上に設けられた電極パッド１５０とが、接続用チップ１０６を介して電気的に接続されている。
さらに、半導体装置９１は、ＬＥＤデバイス９２の発光面側に形成された透明樹脂シート９９上に、レンズ形状の透明樹脂層１０１と、色変換層１０２と、保護樹脂層１０３が形成されている。
本実施の形態の半導体装置は、裏面に放熱用の金属チップ１０５を設けることで、放熱効率を上げ、発光効率の高い半導体装置を実現できる。特に、制御用ＩＣチップを不要とする半導体装置、例えば、ＬＥＤの特性が均質であることが保障されているような場合に特に効果的な構成である。接続用チップを用いることで、発光面側でのＬＥＤの高密度化を実現できる点については第１ないし第３の実施の形態と同様である。
次に、本実施の形態の半導体装置の製造方法について説明する。図１０Ａ〜図１０Ｈは、本実施の形態の半導体装置の製造方法を示す工程断面図である。
第１ないし第２の実施の形態のチップモジュール製造工程と同様の方法で、例えば、ＰＥＴフィルムの両面にアクリル系粘着層が形成された粘着フィルム１１２ｂをガラス基板１１２ａに貼付したものを支持基板１１２として準備する。その支持基板１１２上に、複数のＬＥＤチップ９２と、接続用チップ１０６を仮固定する。第１の樹脂膜９８として、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのＡｌＮを主成分とするフィラーを８５ｖｏｌ．％添加した樹脂を準備し、真空印刷法により、部品間の狭ギャップに接着樹脂を印刷形成した（図１０Ａ）。そして、例えば、１００℃、１時間で仮焼成し、支持基板１１３を剥離後、１６０℃、３０分で本焼成を行い、ＬＥＤアレイモジュール１１３を形成する（詳細図示せず）。
ＬＥＤアレイモジュール１１３上に感光性エポキシ樹脂層の透明樹脂シート９９を貼付し、フォトリソグラフィ工程により開口部を設けた後、銀ペーストを埋め込み、接続ビア１００を形成する。さらにディスペンサにより、ポリイミド樹脂を塗布し、焼成して第一平坦化膜１０４を形成する（図１０Ｂ、Ｃ）。
次に、ＬＥＤアレイモジュール１１３と同様の製造工程で、支持基板１１２上に、複数の金属チップ１０５と接続用チップ１０６を仮固定し、第２の樹脂膜１０８として、例えば、第１の樹脂膜と同じ酸無水系エポキシ樹脂に平均粒径１０μｍのＡｌＮを主成分とするフィラーを８５ｖｏｌ．％添加した樹脂を用いて、接着樹脂を印刷形成した（図１０Ｄ）。その後、１００℃、１時間で仮焼成し、支持基板１１３から剥離後、例えば、１６０℃、３０分で本焼成を行い、放熱板モジュール１１４を形成する。
放熱板モジュール１１４上には、ＬＥＤチップ９２の一方の引き出し電極９５に相当する位置と、接続用チップ１０６のチップ内部の貫通ビア１０７に対応する位置に、それぞれ導電性ペーストの接続電極１０９を形成する。仮焼成した後、他の領域に、例えば、第１の樹脂層９８、第２の樹脂層１０８と同様のＡｌＮフィラーを添加した樹脂からなる接着層１１０を印刷する（図１０Ｅ）。その後、放熱板モジュール１１４とＬＥＤアレイモジュール１１３とを貼り合わせ、接続電極１０９と樹脂層１１０を硬化させる（図１０Ｆ）。放熱板モジュール１１４側には、第１ないし第３の実施の形態と同様の製造工程で、グローバル配線層１１２を形成する。
次に、第１および第２の実施の形態と同様の製造工程により、透明樹脂シート９９上に、レンズ形状のシリコーン透明樹脂層１０１と、色変換層１０２と、保護樹脂層１０３を形成する。
上記の製造方法により、図９に示すような、金属チップ１０５をＬＥＤチップ９２の下面に大面積で配置した、高い放熱特性を有する半導体装置が容易に形成できる。
（第５の実施の形態）
本実施の形態の半導体装置は、光学素子がＬＥＤチップではなく、光学ＭＥＭＳチップである点で、特に、第１の実施の形態の半導体装置と異なっている。
図１１Ａは、本実施の形態の半導体装置の断面図である。
この半導体装置１２１は、図１１Ａに示すように、第１のチップモジュールであるＭＥＭＳアレイモジュール１４４と、第２のチップモジュールである制御回路モジュール１４５が、接着層１３７により、上下に貼り合わされている。また、各素子間の電気的接続のため、半導体装置１２１のＭＥＭＳアレイモジュール１４４側には第１のグローバル配線層１３０が、制御回路モジュール１４５側には第２のグローバル配線層１３８が形成されている。
ＭＥＭＳアレイモジュール１４４は、光学ＭＥＭＳチップ１２２と接続用チップ１３３を有する。光学ＭＥＭＳチップ１２２は、表面に凹部が設けられ、凹部内にＭＥＭＳ可動部１４１が形成されたＭＥＭＳ部１２３を含む。ＭＥＭＳ部１２３には接続バンプ１２４と封止枠１２５が形成され、可動部１４１の保護のため透明ガラス層のキャップ１２６が設けられている。また、キャップ１２６に形成された引き出し配線１２７と接続ビア１２８を介して、ＭＥＭＳ部１２３は第１のグローバル配線１３０と電気的に接続されている。ＭＥＭＳチップ１２２は、チップ内を貫通する貫通ビア１３４が形成された接続用チップ１３３とともに、第１の樹脂層１２９で略同一平面上に接着されている。
制御回路モジュール１４５は、制御用ＩＣチップ１３１と接続用チップ１３３とを備えている。制御用ＩＣチップ１３１は、上面に接続パッド１３２を有し、接続用チップ１３３とともに、第２の樹脂層１３５で略同一平面上に接着されている。
ＭＥＭＳアレイモジュール１４４と制御回路モジュール１４５は、両モジュール内の接続用チップ１３３間で、接続電極１３６とチップ内を貫通する貫通ビア１３４を介して電気的接続が確保され、接着層１３７で接合されている。半導体装置１２１の制御回路モジュール１４５側の面に形成された第２のグローバル配線層１３８により、他方の面に配置される光学ＭＥＭＳチップ１２２は、制御用ＩＣチップ１３１に接続され駆動される。
図１１Ｂは、本実施の形態の半導体装置の上面図である。この半導体装置１２１では、図１１Ｂに示すようにＭＥＭＳ部１２３の可動部１４１に対応した光学読み取り領域Ａが、高い集積度で配置されている。
本実施の形態の半導体装置１２１は、接続用チップ１３３を用いて、制御回路ＩＣチップ１３１をＭＥＭＳチップ１２２の裏面側に配置している。したがって、制御用高い集積化度で光学読み取り領域Ａが展開される。よって、特性に優れた半導体装置１２１が実現される。
次に、本実施の形態の半導体装置の製造方法について説明する。図１２Ａ〜図１２Ｊは、本実施の形態の半導体装置の製造方法を示す工程断面図である。
半導体製造プロセスを用いて、シリコン基板１３９上に、可動部１４１、固定電極１４０が形成されたＭＥＭＳ基板１４２を作成する（図１２Ａ）。
次に、図１２Ｂに示すように、固定電極１４０上にＡｕのボールバンプ１２４を形成後、ディスペンサによるエポキシ樹脂の塗布で封止枠１２５を形成し、例えば、８０℃、１０分で仮焼成する。そして、厚さ０．２ｍｍのガラス板にフォトリソグラフィ法によりアルミ配線を形成した後、ブラスト加工で開口部を設け、開口部にＡｇペーストを充填して接続ビア１２８を形成したガラスキャップ１２６をＭＥＭＳ基板１４２と接合する（図１２Ｃ）。
その後、例えば、１５０℃、３０分で封止枠を焼成し、キャップ付きＭＥＭＳ基板１４２を作成する。ガラスキャップ１２６とＭＥＭＳ基板１４２裏面を研削加工し、全体の厚みを０．３ｍｍにする（図１２Ｄ）。その後、両面からそれぞれ切削幅の異なるブレードを用いて個片化し、ＭＥＭＳチップ１２２を形成する（図１２Ｅ）。
次に、ガラス基板１４３ａ上に粘着層１４３ｂが形成された支持基板１４３上に、複数のＭＥＭＳチップ１２２と接続用チップ１３３を仮固定する。その後、第１の樹脂層１２９として、例えば、酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを８５ｖｏｌ．％添加した樹脂を準備し、真空印刷法により、部品間の狭ギャップに接着樹脂を印刷形成する（図１２Ｆ）。その後、例えば、１００℃、１時間で仮焼成し、支持基板１４３を剥離後、例えば、１６０℃、３０分で本焼成を行い、ＭＥＭＳアレイモジュール１４４を形成する。
次に、図１２Ｇに示すように、制御用ＩＣチップ１３１と、接続用チップ１３３を支持基板１４３上に仮固定し、例えば、第１の樹脂層１２９と同様の酸無水系エポキシ樹脂に平均粒径１０μｍのシリカを主成分とするフィラーを８５ｖｏｌ．％添加した樹脂を真空印刷し、第２の樹脂層１３５を形成、仮焼成後、支持基板を剥離し、本焼成して制御回路モジュール１４５を作成する。
次に、制御回路モジュール１４５上に、接続用チップ１３３の貫通ビア１３４に対応する位置に、導電性ペーストの接続電極１３６を形成する。仮焼成した後、他の領域に、例えば、第１、第２の樹脂層と同様のシリカフィラーを８５ｖｏｌ．％添加した樹脂からなる接着層１３７を印刷した（図１２Ｈ）。その後、ＭＥＭＳアレイモジュール１４４と制御回路モジュール１４５とを接合する（図１２Ｉ）。そして、接続電極１３６と接着層１３７を硬化させる。
その後、第１ないし第４の実施の形態と同様の製造工程で、ＭＥＭＳアレイモジュール１４４側には、第１のグローバル配線層１３０を形成し、制御回路モジュール１４５側には、第２のグローバル配線層１３８を形成した（図１２Ｊ）。
上記の製造方法により、図１１に示すような、中空領域Ｂを有するＭＥＭＳ部に、可動部１４１を保護するキャップ１２６が形成され、高い集積化度で光学読み取り領域Ａを展開した半導体装置１２１が得られる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、その製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、その製造方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、その製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１ 半導体装置
２ ＬＥＤチップ
８ 第１の樹脂層
１３ 制御用ＩＣチップ
１５ 接続用チップ
１７ 第２の樹脂層
１９ 接着層
２２ ＬＥＤアレイモジュール
２３ 制御回路モジュール
４９ 放熱用の金属チップ
１２２ 光学ＭＥＭＳチップ
１４４ ＭＥＭＳアレイモジュール
１５０ 電極パッド

Claims (5)

  1. 光学素子を備える複数個の光学チップを第１の支持基板上に粘着層を用いて仮接着する工程と、
    前記光学チップの側面に第１の樹脂層を形成し前記光学チップ同士を接着する工程と、
    前記光学チップと前記第１の樹脂層を、前記第１の支持基板から剥離し第１のチップモジュールを形成する工程と、
    前記光学チップを制御する複数の制御用半導体チップと、チップ内部を貫通する導電材を備える複数の接続用チップとを第２の支持基板上に粘着層を用いて仮接着する工程と、
    前記制御用半導体チップおよび前記接続用チップの側面に第２の樹脂層を形成し前記制御用半導体チップと前記接続用チップとを接着する工程と、
    前記制御用半導体チップおよび前記接続用チップと前記第２の樹脂層を、前記第２の支持基板から剥離し第２のチップモジュールを形成する工程と、
    前記第１のチップモジュールと前記第２のチップモジュールとを接着層を介して上下に貼り合わせる工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記第２の支持基板上に放熱用の金属チップを粘着層を用いて仮接着することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 光学素子を備える複数個の光学チップを第１の支持基板上に粘着層を用いて仮接着する工程と、
    前記光学チップの側面に第１の樹脂層を形成し前記光学チップ同士を接着する工程と、
    前記光学チップと前記第１の樹脂層を、前記第１の支持基板から剥離し第１のチップモジュールを形成する工程と、
    複数の放熱用の金属チップと、チップ内部を貫通する導電材を備える複数の接続用チップとを第２の支持基板上に粘着層を用いて仮接着する工程と、
    前記放熱用の金属チップおよび前記接続用チップの側面に第２の樹脂層を形成し前記放熱用の金属チップと前記接続用チップとを接着する工程と、
    前記放熱用の金属チップおよび前記接続用チップと前記第２の樹脂層を、前記第２の支持基板から剥離し第２のチップモジュールを形成する工程と、
    前記第１のチップモジュールと前記第２のチップモジュールとを接着層を介して上下に貼り合わせる工程とを有することを特徴とする半導体装置の製造方法。
  4. 前記光学素子が発光素子であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
  5. 前記第２の樹脂層および前記接着層のフィラーが、ＡｌＮを主成分とすることを特徴とする請求項２または請求項３記載の半導体装置の製造方法。
JP2009080880A 2009-03-30 2009-03-30 半導体装置の製造方法 Expired - Fee Related JP4951018B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009080880A JP4951018B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法
US12/722,847 US8507927B2 (en) 2009-03-30 2010-03-12 Semiconductor device with high density optical chips and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009080880A JP4951018B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010232577A JP2010232577A (ja) 2010-10-14
JP4951018B2 true JP4951018B2 (ja) 2012-06-13

Family

ID=42783005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009080880A Expired - Fee Related JP4951018B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8507927B2 (ja)
JP (1) JP4951018B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5923850B2 (ja) * 2010-11-30 2016-05-25 サンユレック株式会社 オプトデバイスの製造方法
US8354684B2 (en) 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
US8919999B2 (en) 2011-04-29 2014-12-30 Joy Mm Delaware, Inc. Flat panel light with clear potting material
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
TWI512235B (zh) * 2013-07-08 2015-12-11 雷盟光電股份有限公司 發光裝置
CN103400835B (zh) * 2013-07-12 2016-01-20 广东洲明节能科技有限公司 Led模组的集成封装方法
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
JP6165640B2 (ja) 2014-01-10 2017-07-19 株式会社東芝 配線基板およびその製造方法
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9881859B2 (en) 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
GB201413578D0 (en) 2014-07-31 2014-09-17 Infiniled Ltd A colour iled display on silicon
DE102014112673A1 (de) * 2014-09-03 2016-03-03 Epcos Ag Leuchtdiodenvorrichtung
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
JP2016139648A (ja) 2015-01-26 2016-08-04 株式会社東芝 半導体装置及びその製造方法
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10665578B2 (en) 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10720415B2 (en) * 2016-11-01 2020-07-21 Innolux Corporation Display device and method for forming the same
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
KR102514755B1 (ko) * 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
EP3729494A1 (en) * 2018-02-28 2020-10-28 Apple Inc. Display with embedded pixel driver chips
US10566508B2 (en) * 2018-05-18 2020-02-18 Sct Ltd. Molded surface mount device LED display module
KR20210032479A (ko) * 2018-11-05 2021-03-24 엔오케이 가부시키가이샤 도전성 부재의 제조 방법
JP6866907B2 (ja) * 2019-09-02 2021-04-28 日亜化学工業株式会社 発光装置
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
CN114424333A (zh) 2019-09-19 2022-04-29 株式会社村田制作所 模块
US11362251B2 (en) * 2019-12-02 2022-06-14 Facebook Technologies, Llc Managing thermal resistance and planarity of a display package
JP7557129B2 (ja) * 2019-12-03 2024-09-27 日亜化学工業株式会社 面発光光源及びその製造方法
CN210837757U (zh) * 2020-01-06 2020-06-23 北京京东方光电科技有限公司 显示基板、拼接显示面板及显示装置
CN113594194B (zh) * 2020-04-30 2024-09-17 华为机器有限公司 一种堆叠结构、显示屏及显示装置
US12002909B2 (en) * 2020-08-25 2024-06-04 Nichia Corporation Surface-mounted multi-colored light emitting device
US11955466B2 (en) 2020-08-25 2024-04-09 Nichia Corporation Light emitting device
KR20230145080A (ko) * 2021-02-12 2023-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 전자 기기
CN115224181B (zh) * 2021-04-20 2025-08-22 群创光电股份有限公司 发光模块及包括其的发光装置
JP7594197B2 (ja) * 2022-03-29 2024-12-04 日亜化学工業株式会社 発光モジュール、光源の製造方法および発光モジュールの製造方法
WO2023233985A1 (ja) * 2022-06-03 2023-12-07 ソニーグループ株式会社 電子装置およびその製造方法、発光装置、表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235632A (ja) * 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH07235633A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd マルチチップモジュール
US5708280A (en) * 1996-06-21 1998-01-13 Motorola Integrated electro-optical package and method of fabrication
SE511425C2 (sv) * 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packningsanordning för integrerade kretsar
JP2000100998A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 混成集積回路装置
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP4876319B2 (ja) * 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
JP4120223B2 (ja) 2002-01-16 2008-07-16 ソニー株式会社 電子部品の製造方法、これを用いた画像表示装置
JP4053478B2 (ja) * 2003-08-11 2008-02-27 電気化学工業株式会社 金属ベース回路基板の製造方法
JP2007220792A (ja) * 2006-02-15 2007-08-30 Sony Corp ハイブリットモジュールの製造方法
JP2007287801A (ja) * 2006-04-13 2007-11-01 Sony Corp 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
JP5044329B2 (ja) 2007-08-31 2012-10-10 株式会社東芝 発光装置
JP4543089B2 (ja) 2008-01-11 2010-09-15 株式会社東芝 半導体装置
JP4881358B2 (ja) 2008-08-28 2012-02-22 株式会社東芝 発光装置

Also Published As

Publication number Publication date
JP2010232577A (ja) 2010-10-14
US8507927B2 (en) 2013-08-13
US20100244059A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP4951018B2 (ja) 半導体装置の製造方法
CN105470368B (zh) 发光器件及其制造方法
KR101192181B1 (ko) 광 소자 디바이스 및 그 제조 방법
JP4044078B2 (ja) 高出力発光ダイオードパッケージ及び製造方法
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
EP2064752B1 (en) Light emitting package and method of making same
KR101847938B1 (ko) 발광소자 패키지 및 그 제조 방법
JP2009117536A (ja) 樹脂封止発光体及びその製造方法
JP5294902B2 (ja) 表面実装型発光素子の製造方法
JP2014110333A (ja) Ｌｅｄ装置及びその製造方法
WO2013168802A1 (ja) Ｌｅｄモジュール
JP2012059921A (ja) 半導体発光装置及びその製造方法
CN102456637A (zh) 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体
TW201212303A (en) LED packaging structure and packaging method thereof
JP2014139979A (ja) Ｌｅｄ装置
US11682662B2 (en) Method of manufacturing light-emitting element
JP2023010799A (ja) 発光モジュール及び発光モジュールの製造方法
JP5737083B2 (ja) Ｌｅｄ光源装置
JP2020009906A (ja) 発光モジュールの製造方法
JP2012044043A (ja) 半導体発光装置および半導体発光装置の製造方法
CN109994458A (zh) 发光装置
CN102136544A (zh) 发光器件及其制造方法
JP2019096871A (ja) 凹面を有するチップスケールパッケージ型発光素子およびその製造方法
KR101086997B1 (ko) 발광 소자 패키지와 그의 제조 방법 및 그를 이용한 카메라 플래시 모듈
JP2011176054A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees