JP4963724B2 - スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 - Google Patents

スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 Download PDF

Info

Publication number
JP4963724B2
JP4963724B2 JP2009541003A JP2009541003A JP4963724B2 JP 4963724 B2 JP4963724 B2 JP 4963724B2 JP 2009541003 A JP2009541003 A JP 2009541003A JP 2009541003 A JP2009541003 A JP 2009541003A JP 4963724 B2 JP4963724 B2 JP 4963724B2
Authority
JP
Japan
Prior art keywords
switch
power supply
node
capacitor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009541003A
Other languages
English (en)
Other versions
JPWO2009063561A1 (ja
Inventor
米澤遊
三島直之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Publication of JPWO2009063561A1 publication Critical patent/JPWO2009063561A1/ja
Application granted granted Critical
Publication of JP4963724B2 publication Critical patent/JP4963724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/342—Active non-dissipative snubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

本発明は、スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法に関する。
例えば降圧型のＤＣ−ＤＣコンバータは情報機器に用いられている。このようなＤＣ−ＤＣコンバータにはスイッチを用いたスイッチング電源が用いられている。入出力のグランドを共通に用いる場合はバック型電源回路が用いられる（非特許文献１）。また、主スイッチのターンオン、ターンオフ時の消費電力を抑制するためスナバ（Ｓｎｕｂｂｅｒ）回路を有する電源回路が用いられている（非特許文献１および非特許文献２）。
John G Kassakian, Principles of power electronics, ADDISON-WESLEY PUBLISHING COMPANY, 1992, p674-687 IEEE Transaction on Power Electronics, Vol.11, No. 5, 1995, pp483-489
しかしながら、主スイッチを流れる電流に起因した消費電力の抑制は不十分である。
本発明は、上記課題に鑑みなされたものであり、主スイッチを流れる電流に起因した消費電力を抑制することを目的とする。
本発明は、直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、前記第３スイッチと前記遅延回路との間のノードと、前記直流電源の前記他端との間に設けられた第１ダイオードと、を具備し、前記第１ダイオードは、前記直流電源の前記一端が正側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がカソードであり、前記直流電源の前記一端が負側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がアノードであることを特徴とするスイッチング電源である。
本発明によれば、キャパシタが遅延回路と第３スイッチを介し直流電源の一端に接続されている。これにより、第１スイッチを介さずにキャパシタの充電ができる。よって、キャパシタの充電の際に第１スイッチで消費される電力を抑制することができる。また、遅延回路および第１ダイオードが設けられていることにより、第３スイッチの消費電力を削減することができる。
上記構成において、前記第１スイッチをオンさせている期間に前記第２スイッチをオンさせ、前記第２スイッチをオフさせている期間に前記第３スイッチをオンオフさせる制御回路を具備する構成とすることができる。この構成によれば、第１スイッチをオフさせた際に、キャパシタを放電することができる。また、第２スイッチをオフしている期間にキャパシタを充電することができる。
上記構成において、前記制御回路は、前記第１スイッチをオフさせている期間に前記第３スイッチをオンオフさせる構成とすることができる。これにより、第１スイッチを介さずキャパシタを充電することができる。
上記構成において、前記第１スイッチの前記負荷側のノードと前記直流電源の前記他端との間に設けられた第４スイッチを具備し、前記制御回路は、前記第１スイッチをオフさせさせている期間に前記第４スイッチをオンさせ、前記第４スイッチをオンさせている期間に前記第２スイッチをオフさせる構成とすることができる。この構成によれば、キャパシタの放電が終了した後に、直流電源の他端より電流をインダクタに供給することができる。
上記構成において、前記制御回路は、前記第４スイッチをオンさせている期間に前記第３スイッチをオンオフさせる構成とすることができる。第１スイッチと第４スイッチとのオンオフを交互に行うことができる。
上記構成において、前記遅延回路はインダクタである構成とすることができる。
上記構成において、前記インダクタのインダクタンス値をＬ、前記キャパシタの容量値をＣとしたとき、前記第３スイッチをオンオフする期間は、０．９５５×√（ＬＣ）以上である構成とすることができる。
上記構成において、前記第２スイッチは、第２ダイオードであり、前記直流電源の前記一端が正側端子の場合、前記第１スイッチの前記負荷側のノード側がカソードであり、前記直流電源が前記一端が負側端子の場合、前記直流電源の前記一端側がアノードである構成とすることができる。
上記構成において、前記第１スイッチ、前記第２スイッチおよび前記第３スイッチはＭＯＳＦＥＴであり、前記直流電源の前記一端が正側端子の場合、前記第１スイッチのボディダイオードは前記直流電源側がカソードであり、前記第２スイッチのボディダイオードは前記第１スイッチの前記負荷側のノードがアノードであり、前記第３スイッチのボディダイオードは前記直流電源の前記一端側がカソードであり、前記直流電源の前記一端が負側端子の場合、前記第１スイッチのボディダイオードは前記直流電源側がアノードであり、前記第２スイッチのボディダイオードは前記第１スイッチの前記負荷側のノードがカソードであり、前記第３スイッチのボディダイオードは前記直流電源の前記一端側がアノードである構成とすることができる。
本発明は、直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、前記第３スイッチと前記遅延回路との間のノードと、前記直流電源の前記他端との間に設けられた第１ダイオードと、を具備し、前記第１ダイオードは、前記直流電源の前記一端が正側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がカソードであり、前記直流電源の前記一端が負側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がアノードであるスイッチング電源の制御方法であって、前記第１スイッチをオンさせている期間に前記第２スイッチをオンさせるステップと、前記第１スイッチをオフさせている期間に前記第３スイッチをオンオフさせるステップと、を有することを特徴とするスイッチング電源の制御方法である。
本発明は、直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、前記第３スイッチと前記遅延回路との間のノードと、前記直流電源の前記他端との間に設けられた第１ダイオードと、を具備し、前記第１ダイオードは、前記直流電源の前記一端が正側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がカソードであり、前記直流電源の前記一端が負側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がアノードであるスイッチング電源を制御する制御回路であって、前記第１スイッチをオンさせている期間に前記第２スイッチをオンさせ、前記第１スイッチをオフさせている期間に前記第３スイッチをオンオフさせることを特徴とするスイッチング電源を制御する制御回路である。
本発明によれば、キャパシタが遅延回路と第３スイッチを介し直流電源の一端に接続されている。これにより、第１スイッチを介さずにキャパシタの充電ができる。よって、キャパシタの充電の際に第１スイッチで消費される電力を抑制することができる。また、遅延回路および第１ダイオードが設けられていることにより、第３スイッチの消費電力を削減することができる。
図１は比較例１に係るスイッチング電源の回路図である。 図２は比較例１の動作を示す図である。 図３は比較例１の第１スイッチの消費電力を示す図である。 図４は比較例２に係るスイッチング電源の回路図である。 図５は比較例２の動作を示す図である。 図３は比較例２の第１スイッチの消費電力を示す図である。 図７は比較例３に係るスイッチング電源の回路図である。 図８は比較例３の動作を示す図である。 図９は比較例４に係るスイッチング電源の回路図である。 図１０は実施例１に係るスイッチング電源の回路図である。 図１１は実施例１に流れる電流を示す図である。 図１２は実施例１の動作を示す図である。 図１３は実施例１ターンオフ期間前後の第１スイッチの消費電力を示す図である。 図１４は比較例３、４と実施例１との第１スイッチの消費電力を比較した図である。 図１５はインダクタＬ１および第１ダイオードＤ１を設けない比較例５の第３スイッチの消費電力を示す図である。 図１６は比較例３、４と実施例１との第３スイッチの消費電力を比較した図である。 図１７は比較例３、４と実施例１とのキャパシタ電圧を比較した図である。 図１８は実施例２に係るスイッチング電源の回路図である。 図１９は実施例２のシミュレーション結果の図（その１）である。 図２０は実施例２のシミュレーション結果の図（その２）である。 図２１は実施例３に係るスイッチング電源の回路図である。 図２２は実施例４に係るスイッチング電源の回路図である。
まず、本発明が解決する課題について詳細に説明する。図１は、比較例１に係るバック型スイッチング電源の回路図である。図１を参照に、スイッチング電源１０ａには直流電源２０および負荷３０が接続されている。直流電源２０は、電源Ｅと内部抵抗Ｒ２から構成される。負荷３０は、等価回路的に抵抗Ｒ３で構成される。直流電源２０の正側端子はノードＮ２１、負側端子はノードＮ２２に接続されている。負荷３０の正側端子はノードＮ３１、負側端子はノードＮ３２に接続されている。ノードＮ２２およびＮ３２はグランド端子であり、互いに直結されている。
スイッチング電源１０ａは、第１スイッチＳＷ１、第４スイッチＳＷ４、キャパシタＣ２、キャパシタＣ３および第２インダクタＬ２を有している。第１スイッチＳＷ１は主スイッチであり、ノードＮ２１とノードＮ３１の間に設けられている。第１スイッチＳＷ１の負荷側には第２インダクタＬ２が接続されている。第１スイッチＳＷ１と第２インダクタＬ２との間のノードがＮ１１である。第４スイッチＳＷ４は同期整流スイッチであり、ノードＮ１１とノードＮ２２との間に接続されている。キャパシタＣ２は入力平滑キャパシタであり、ノードＮ２１とＮ２２との間に接続されている。キャパシタＣ３は出力平滑キャパシタであり、ノードＮ３１とＮ３２との間に接続されている。
図２を用い、比較例１に係るスイッチング電源の動作を説明する。図２は、第１スイッチＳＷ１の動作、第４スイッチＳＷ４の動作、第２インダクタＬ２を流れる電流（Ｌ２電流）、ノードＮ１１の電圧Ｖ１１およびノードＮ３１のノードＮ３２に対する出力電圧Ｖｏｕｔを時間に対し示した図である。なお、Ｌ２電流はノードＮ１１からＮ３１に流れる電流を正としている。
図２を参照に、時間ｔ３とｔ５の間の期間Ｔ１において、第１スイッチＳＷ１はオン状態であり、第４スイッチＳＷ４はオフ状態である。よって、ノードＮ１１は直流電源２０の電圧ＶＥである。図１の電流１１のように、ノードＮ２１から、第１スイッチＳＷ１、ノードＮ１１、第２インダクタＬ２を介しノードＮ３１に電流１１が流れる。第２インダクタＬ２により電流１１は徐々に増加する。
時間ｔ５とｔ３の間の期間Ｔ２において、第１スイッチＳＷ１はオフ状態であり、第４スイッチＳＷ４はオン状態である。よって、ノードＮ１１はグランド電圧０である。図１の電流１２のように、ノードＮ３２から、第４スイッチＳＷ４、ノードＮ１１、第２インダクタＬ２を介しノードＮ３１に電流１２が流れる。第２インダクタＬ２により電流１１は徐々に減少する。ノードＮ３１の出力電圧Ｖｏｕｔは、直流電源２０の電圧ＶＥより小さい電圧Ｖ０でほぼ一定となる。
図３は比較例１に係るスイッチング電源における第１スイッチＳＷ１のターンオンおよびターンオフの際に、第１スイッチＳＷにおいて発生する消費電力を説明する図である。第１スイッチＳＷ１の抵抗（ＳＷ１抵抗）、第１スイッチＳＷ１を流れる電流（ＳＷ１電流）、第１スイッチＳＷ１の両端の電圧（ＳＷ１電圧）、第１スイッチＳＷ１で消費される電力（ＳＷ１電力）を時間に対し示した図である。なお、ＳＷ１電流はノードＮ２１からＮ１１に流れる電流を正としている。
時間ｔ３１とｔ３２との間の期間であるターンオン期間Ｔｏｎは、期間Ｔ２から期間Ｔ１への移行期間であり、時間ｔ５１とｔ５２との間の期間であるターンオフ期間Ｔｏｆｆは、期間Ｔ１から期間Ｔ２への移行期間である。期間Ｔ２では、第１スイッチＳＷ１はオフ状態であり、ＳＷ１抵抗は高い。ＳＷ１電流は小さく、ＳＷ１電圧は高い。ＳＷ１電流が小さいため、ＳＷ１電力は小さい。
時間ｔ３１において、第１スイッチＳＷ１がターンオンする。ターンオン期間Ｔｏｎにおいて、ＳＷ１抵抗は徐々に減少し、時間ｔ３２でほとんど０になる。このため、ＳＷ１電流はほとんど０から徐々に増加する。また、ＳＷ１電圧は徐々に減少し、時間ｔ３２でほとんど０になる。ＳＷ１電力はターンオン期間Ｔｏｎ内で極大値を有する。時間ｔ３２において、第１スイッチＳＷ１がオン状態になると、ＳＷ１抵抗はほとんど０である。ＳＷ１電流は、前述の第２インダクタＬ１により期間Ｔ１の間徐々に増加する。ＳＷ１電圧はほぼ０である。ＳＷ１電圧はほぼ０であるもののＳＷ１電流が徐々に増加するため、ＳＷ１電力は徐々に増加する。
時間ｔ５１において、第１スイッチＳＷ１がターンオフする。ターンオフ期間Ｔｏｆｆにおいて、ＳＷ１抵抗は徐々に増加し時間ｔ５２で一定となる。ＳＷ１電流は徐々に減少し時間ｔ５２でほぼ０となる。ＳＷ１電圧は徐々に増加し時間ｔ５２で一定となる。ＳＷ１電力はターンオン期間Ｔｏｆｆ内で極大値を有する。ＳＷ１電流は、時間ｔ５１で最大となるため、ターンオフ期間ＴｏｆｆにおけるＳＷ１電力の極大値Ａｏｆｆはターンオン期間ＴｏｎにおけるＳＷ１電力の極大値Ａｏｎより大きい。
このように、比較例１に示したバック型スイッチング電源は、ターンオフ期間Ｔｏｆｆにおいて、第１スイッチＳＷ１による消費電力が増大する。特に、ＭＯＳＦＥＴのように半導体スイッチを用いる場合、ターンオン期間Ｔｏｎおよびターンオフ期間Ｔｏｆｆが長いため、第１スイッチＳＷ１による消費電力によりスイッチング電源が発熱する。さらに、高周波で動作するスイッチング電源においては、ターンオンおよびターンオフの回数が増すため、スイッチング電源がさらに発熱する。
比較例２（非特許文献 ６７４頁参照）は、ターンオフ期間ＴｏｆｆにおけるＳＷ１電力の抑制を目的とした例であり、スナバキャパシタを有する例である。図４は比較例２に係るスイッチング電源の回路図である。図４を参照に、比較例１の図１に比較し、スイッチング電源１０ｂは、ノードＮ１１とＮ２２との間にスナバキャパシタＣ１を有している。その他の構成は比較例１の図１と同じであり、説明を省略する。
図５を用い、比較例２に係るスイッチング電源の動作を説明する。図５は、第１スイッチＳＷ１の動作、第４スイッチＳＷ４の動作、Ｌ２電流、ＳＷ１電流、第１キャパシタＣ１を流れる電流（Ｃ１電流）およびＳＷ４電流を時間に対し示した図である。なお、Ｃ１電流およびＳＷ４電流はノードＮ２２からＮ１１に流れる電流を正としている。
図５を参照に、第１スイッチＳＷ１および第４スイッチＳＷ４の動作は比較例１の図３と同じである。ターンオン期間Ｔｏｎにおいては、図４の電流１３のように、キャパシタＣ１を充電するように電流１３が流れる。図５の時間ｔ３２からｔ５１の期間Ｔ１１においては、比較例１の期間Ｔ１と同様に、電流１１が流れる（図４参照）。図５を参照に、ターンオフ期間Ｔｏｆｆにおいては、図４の電流１４のように、キャパシタＣ１が放電するように電流１４が流れる。図５の時間ｔ５２からｔ３１の期間Ｔ２１においては、比較例１の期間Ｔ２と同様に、電流１２が流れる（図４参照）。
図６は、比較例２に係るスイッチング電源の消費電力を説明する図であり、図３と同様である。なお、ＳＷ１電力の破線は比較例１を示している。ターンオン期間Ｔｏｎにおいて、キャパシタＣ１への充電電流としてＳＷ１電流が流れる（図６のＢ１参照）。このため、比較例１に比べＳＷ１電力Ｂｏｎが大きくなる。一方、ターンオフ期間Ｔｏｆｆにおいては、キャパシタＣ１からの放電により、ノードＮ１１の電圧下降が遅延する。よって、ＳＷ１電圧の上昇は期間Ｔ２１にかけて緩やかとなる（図６のＢ２参照）このため、比較例１に比べＳＷ１電力Ｂｏｆｆの上昇は小さい。以上のように、比較例１では、ターンオフ期間Ｔｏｆｆの電力上昇は抑制できるが、ターンオン期間Ｔｏｎの電力が上昇してしまう。
比較例３（非特許文献 ６７６頁参照）は、ターンオフ期間ＴｏｆｆにおけるＳＷ１電力の抑制を目的とした例であり、ＲＣＤスナバ回路の例である。図７は比較例３に係るスイッチング電源の回路図である。図７を参照に、比較例２の図４に比較し、スイッチング電源１０ｃは、ノードＮ１１とスナバキャパシタＣ１との間に、第２ダイオードＤ２と抵抗Ｒ１とが並列に接続されている。その他の構成は比較例２の図４と同じであり、説明を省略する。
図８を用い、比較例３に係るスイッチング電源の動作を説明する。図８は、第１スイッチＳＷ１の動作、第４スイッチＳＷ４の動作、Ｌ２電流、ＳＷ１電流、Ｃ１電流、ＳＷ４電流および抵抗Ｒ１が消費する電力（Ｒ１電力）を時間に対し示した図である。
図８を参照に、第１スイッチＳＷ１および第４スイッチＳＷ４の動作は比較例２の図５と同じである。時間ｔ３１において第１スイッチＳＷ１がオンすると、キャパシタＣ１を充電する電流１３は抵抗Ｒ１を流れるため、ＳＷ１電流およびＣ１電流の極大値が小さくなり、電流１３の流れる時間が長くなる（図８のＣ１０参照）。このため、電流１１と電流１３とが並列して流れる。図８では、破線がＳＷ１電流のうち電流１１に相当し、破線と実線との間の電流が電流１３に相当している。以上により、ターンオン期間Ｔｏｎの第１スイッチＳＷ１電力が小さくなる。しかしながら、図８のように、Ｒ１電力が生じてしまう（図８のＣｏｎ参照）。また、スイッチング周期が速くなると、キャパシタＣ１の充電が追いつかなく可能性がある。
比較例４（非特許文献 ６８７頁参照）は、抵抗による消費電力の抑制を目的とした例である。図９は比較例４に係るスイッチング電源の回路である。比較例３の図７に比べ、スイッチング電源１０ｄには抵抗Ｒ１が設けられていない。ノードＮ１１とＮ２２との間には、さらに、キャパシタＣ１２とダイオードＤ１２とが接続されている。ダイオードＤ１とキャパシタＣ１との間のノードＮ１５と、キャパシタＣ１２とダイオードＤ１２との間のノードＮ１６と、の間にインダクタＬ３とダイオードＤ１３とが接続されている。第１スイッチＳＷ１のターンオンの際は、キャパシタＣ１、Ｃ１２およびインダクタＬ３の共振現象により、電流１３が流れキャパシタＣ１およびＣ１２が充電される。共振現象は、ダイオードＤ１３により半周期で終了する。キャパシタＣ１およびＣ１２に充電された電荷は、第１スイッチＳＷ１のターンオフの際、電流１４ａおよび１４ｂが流れ放電される。比較例４では、電流１３が抵抗で消費されないため、消費電力は小さい。また、共振現象を用いてキャパシタＣ１およびＣ１２を充電するため、第１スイッチＳＷ１電流の極大値を抑えることができる。
しかしながら、キャパシタＣ１およびＣ１２を充電する電流１３は第１スイッチＳＷ１を介して流れる。このため、第１スイッチＳＷ１のオン抵抗により電力損失が生じてしまう。また、スイッチング周期が速くなると、キャパシタＣ１およびＣ１２の充電が追いつかなく可能性がある。
以下に比較例１から比較例４の課題を解決する本発明の実施例について図面を参照に説明する。
図１０は実施例１に係るスイッチング電源の回路図である。比較例２の図４のスイッチング電源１０ｂと比較し、キャパシタＣ１とノードＮ１１との間に第２スイッチＳＷ２が設けられている。第２スイッチＳＷ２とキャパシタＣ１との間のノードＮ１２と、ノードＮ２１と、の間に、第３スイッチＳＷ３およびインダクタＬ１が設けられている。第３スイッチＳＷ３とインダクタＬ１との間のノードＮ１３と、ノードＮ２２と、の間に第１ダイオードＤ１が設けられている。スイッチＳＷ１からＳＷ４のスイッチング動作を制御する制御回路４０が設けられている。その他の構成は、実施例２の図４と同じであり説明を省略する。
図１１および図１２を用い、実施例１に係るスイッチング電源の動作を説明する。図１１は実施例１に係るスイッチング電源１０を流れる電流を示した回路図。図１２は、第１スイッチＳＷ１からＳＷ４それぞれの動作および電流並びにＬ２電流を時間に対し示した図である。なお、ＳＷ２電流はノードＮ１２からＮ１１に流れる電流を正に、ＳＷ３電流はＮ３１からＮ１３に流れる電流を正にしている。その他の電流の向きは比較例１から４と同じである。
図１２を参照に、時間ｔ０では、スイッチＳＷ１からＳＷ４はオフし、スイッチＳＷ１からＳＷ４電流およびＬ２電流は０である。時間ｔ１において、第３スイッチＳＷ３がオンする。図１１の電流１３のように、ノードＮ２１から第３スイッチＳＷ３、インダクタＬ１を通りキャパシタＣ１に電流１３が流れ、キャパシタＣ１が充電される。図１２のように、インダクタＬ１によりＳＷ３電流は徐々に増加する。時間ｔ２において第３スイッチＳＷ３がオフする。時間ｔ３において第１スイッチＳＷ１がオンすると、図１１のように電流１１が流れる。第１スイッチＳＷ１がオン状態の期間Ｔ１の任意の時間ｔ４に第２スイッチＳＷ２がオンする。キャパシタＣ１が事前に充電されていることにより、ノードＮ１１およびＮ１２はともに直流電源２０の電源電圧ＶＥとなっているためＳＷ２電流は流れない。
図１２を参照に、時間ｔ５において、第１スイッチＳＷ１がオフし第４スイッチＳＷ４をオンすると、ノードＮ１１の電圧が低下するため、図１１のように第２スイッチＳＷ２を介しキャパシタＣ１から電流１４が流れ、キャパシタＣ１が放電される。図１２を参照に、電流１４は、キャパシタＣ１からの放電電流が流れる際にインダクタＬ２により電流１１と同じ傾きで上昇する。そして、キャパシタＣ１の放電が終了した時点またはその後の時間ｔ６において、第２スイッチＳＷ２をオフする。図１１のように電流１２が流れる。時間ｔ７で第４スイッチＳＷ４をオフする。Ｌ２電流は、ＳＷ１電流、ＳＷ２電流およびＳＷ４電流の和となる。
なお、図１２の破線のように、第３スイッチＳＷ３は、第１スイッチＳＷ１および第２スイッチＳＷ２がオフしていれば、第４スイッチＳＷ４がオンしているときにオンしてもよい。第３スイッチＳＷ３を第４スイッチＳＷ４がオンしている期間Ｔ２内でオンさせることにより、期間Ｔ１と期間Ｔ２とを交互に設けることができる。すなわち、第１スイッチＳＷ１と第４スイッチＳＷ４とを交互にオンオフさせることができる。よって、スイッチング周期を短縮することができる。
制御回路４０は各スイッチＳＷ１からＳＷ４を図１２のように動作させる回路であり、ゲートの配置をプログラム可能なロジックＩＣを用いてもよい。図１２のようなタイミング生成には、クロックを用いたディレイ回路またはＣＲを用いたディレイ回路を用いる。
図１３は、ターンオフ期間Ｔｏｆｆ前後のＳＷ１電流、第１スイッチＳＷ１の両端の電圧（ＳＷ１電圧）Ｖ１および第１スイッチＳＷ１の消費電力（ＳＷ１電力）を示した図である。第１スイッチＳＷ１がオフした後のＳＷ１電圧Ｖ１は数１で表される。
Figure 0004963724
 ここで、ＶＥは電源Ｅの電圧、Ｒは内部抵抗Ｒ２と第１スイッチＳＷ１のオン抵抗の和の抵抗値、ＣはキャパシタＣ１の容量値である。
図１３のように、ＳＷ１電圧Ｖ１の上昇は第１キャパシタＣ１の容量値Ｃが小さいと速く、容量値Ｃが大きいと遅い。このため、容量値Ｃが大きい方がＳＷ１電力の抑制効果が大きい。
図１４は実施例１に係るスイッチング電源１０の消費電力を比較例３および４と比較し説明する図である。ＳＷ１抵抗、ＳＷ１電流、ＳＷ１電圧およびＳＷ１電力を時間に対し示している。破線が比較例３および４を示し、実線が実施例１を示している。比較例３および比較例４においては、キャパシタＣ１が第１スイッチＳＷ１を介した電流により充電される。このため、Ｔｏｎ期間後の期間Ｔ１において、ＳＷ１電流としてキャパシタＣ１を充電する電流が流れる（図１４破線参照）。よって、ＳＷ１電力が大きくなる。実施例１によれば、電流１３は第１スイッチＳＷ１を流れないため、ＳＷ１電流は比較例３および比較例４より小さくなる。よって、実施例１のＳＷ１電力は比較例３および比較例４に比べ図１４のＰ１分小さくなる。
比較例５として、実施例１の図１０に対しインダクタＬ１および第１ダイオードＤ１を設けない場合を考える。図１５は、比較例５の第３スイッチＳＷ３の第３スイッチＳＷ３電流および消費電力を時間に対し示す図である。時間ｔ１１において第３スイッチＳＷ３がオンすると、キャパシタＣ１が急激に充電される。このため、時間ｔ１１とｔ１２との間でＳＷ３電流が急激に流れる（図１５のＤ１参照）。よって、図１５のようにＳＷ３電力Ｄｏｎが大きくなる。時間ｔ２において、第３スイッチＳＷ３がオフする際は、ＳＷ３電力Ｄｏｆｆはほとんど発生しない。
図１６は実施例１のＳＷ３抵抗、ＳＷ３電流、第１ダイオードＤ１を流れる電流（Ｄ１電流）、インダクタＬ１を流れる電流（Ｌ１電流）、Ｃ１電圧およびＳＷ３電力を時間に対し示した図である。なお、Ｄ１電流はノードＮ２２からＮ１３に流れる電流を正、Ｌ１電流はノードＮ１３からＮ１２に流れる電流を正としている。ＳＷ３電力の破線はインダクタＬ１および第１ダイオードＤ１が設けられていない図１５の比較例５のＳＷ３電力を示している。
時間ｔ１１において第３スイッチＳＷ３がオンすると、インダクタＬ１によりＬ１電流およびＳＷ３電流は徐々に増加する。よって、図１５の比較例５に比べ、ＳＷ３電力Ｅｏｎを抑制することができる。時間ｔ２１において、第３スイッチＳＷ３がオフすると、インダクタＬ１に蓄えられたエネルギーにより、第１ダイオードＤ１を介し電流が流れインダクタＬ１のエネルギーを放出する。これにより、インダクタＬ１および第１ダイオードＤ１を流れる電流は徐々に減少する。時間ｔ２３において、インダクタＬ１および第１ダイオードＤ１を流れる電流は０になり、Ｃ１電圧は第３スイッチＳＷ３をオフしたときのＣ１電圧の２倍となる。インダクタＬ１に電流の流れる期間は期間Ｔ３の２倍の２・Ｔ３である。第３スイッチＳＷ３がオフする際のＳＷ３電流は、比較例５の第３スイッチＳＷ３のオン時のＳＷ３電流に比べると小さい。よって、ＳＷ３電力Ｅｏｆｆは小さい。また、第３スイッチＳＷ３がオンする際のＳＷ３電流は、図１５のＤ１に示されるキャパシタＣ１への急激な充電電流もないためＳＷ３電力Ｅｏｎも小さい。従って、第１ダイオードＤ１及びインダクタＬ１がない比較例５より、ＳＷ３電力ＥｏｎとＥｏｆｆとの合計も小さくすることができる。
第３スイッチＳＷ３をオン状態とする適切な期間Ｔ３（図１２参照）について説明する。図１１において、第３スイッチＳＷ３をオンした状態では、電流１３はインダクタＬ１、キャパシタＣ１および直流電源２０の直列回路である。この場合の回路方程式は数２となる。
Figure 0004963724
 ここで、ｔは第３スイッチＳＷ３をオンした時間を０としたときの時間、ＬはインダクタＬ１のインダクタンス値、ＣはキャパシタＣ１の容量値、ｉは電流１３の電流値、ＶＥは電源Ｅの電圧値である。
数２を解きキャパシタＣ１両端の電圧Ｖｃを求めると数３となる。
Figure 0004963724
 時間ｔ＝Ｔ３において第３スイッチＳＷ３をオフすると、キャパシタＣ１の充電が完了するｔ＝２・Ｔ３のときのときのキャパシタＣ１電圧Ｖｃ（２・Ｔ３）は数４となる。
Figure 0004963724
 これより、
Figure 0004963724
 キャパシタＣ１電圧Ｖｃ（２・Ｔ３）が直流電源２０の電圧ＶＥとなる時間ｔは数６となる。
Figure 0004963724
 以上より、第３スイッチＳＷ３をオンする期間Ｔ３は数６となる。しかし、実際は抵抗による損失が発生するため、第３スイッチＳＷ３をオンする期間Ｔ３は０．９５５×√（ＬＣ）以上となる。
第３スイッチＳＷ３による消費電力を抑制するためには、数６よりインダクタＬ１のインダクタンスＬを大きくし、キャパシタＣ１の充電時間を長くした方が好ましい。実施例１では、第２スイッチＳＷ２をオフすれば、いつでもキャパシタＣ１を充電できることができる。よって、インダクタンスＬを大きくし、第３スイッチＳＷ３による消費電力を抑制することができる。
図１７は、実施例１における第３スイッチＳＷ３による消費電力の抑制効果を説明する図であり、第１スイッチＳＷ１の動作と、実施例１および比較例３、４それぞれのＣ１電圧とを示している。比較例３および４では、第１スイッチＳＷ１がオンしている期間Ｔ１のみキャパシタＣ１を充電することがでる。これにより、第１スイッチＳＷ１のｄｕｔｙ比が小さい場合、キャパシタＣ１を急速に充電することとなる。よって、第１スイッチＳＷ１の消費電力が増加してしまう。一方、実施例１では、前述の第２スイッチＳＷ２をオフすることにより、第１スイッチＳＷ１をオフする時間ｔ５付近の過度期間以外はキャパシタＣ１の充電が可能である。このように、期間Ｔ１とＴ２との期間のほとんどにおいて、キャパシタＣ１を充電することが可能である。よって、第１スイッチＳＷ１のｄｕｔｙ比が小さい場合においても、キャパシタＣ１を長時間で充電することができ、第１スイッチＳＷ１の消費電力を抑制することができる。
実施例１によれば、図１０のように、第１スイッチＳＷ１は、直流電源２０の一端であるノードＮ２１と負荷３０の一端であるノードＮ３１との間に設けられている。第２スイッチＳＷ２は、第１スイッチＳＷ１の負荷３０側のノードＮ１１と直流電源２０の他端であるノードＮ２２との間に設けられている。第３スイッチＳＷ３は、第１スイッチＳＷ１の直流電源２０側のノードＮ２１とＮ１２との間に設けられている。キャパシタＣ１は、第２スイッチＳＷ２とノードＮ２２との間に設けられている。インダクタＬ１は、第３スイッチＳＷ３と、第２スイッチＳＷ２とキャパシタＣ１との間のノードＮ１２と、の間にノードＮ１３側がカソードとして設けられている。
キャパシタＣ１がインダクタＬ１と第３スイッチＳＷ３を介しノードＮ３１に接続されている。これにより、図１４のように、第１スイッチＳＷ１を介さずにキャパシタＣ１の充電ができる。よって、キャパシタＣ１の充電の際に第１スイッチＳＷ１で消費される電力を抑制することができる。また、インダクタＬ１および第１ダイオードＤ１が設けられていることにより、図１６のように、第３スイッチＳＷ３の消費電力を削減することができる。さらに、第２スイッチＳＷ２が設けられていることにより、図１７のように、キャパシタＣ１の充電時間を長くすることができる。よって、第１スイッチＳＷ１のｄｕｔｙ比が小さい場合も、第１スイッチＳＷ１の消費電力を抑制することができる。
なお、実施例１において、インダクタＬ１は図１６のように、キャパシタＣ１の充電させるためのＣ１電流を遅延させる遅延回路であればよい。例えば抵抗等で構成することもできる。しかしながら、遅延回路を抵抗で構成した場合、電力の損失が生じる。よって、実施例１のように遅延回路はインダクタであることが好ましい。
さらに、図１２のように、制御回路４０は、第１スイッチＳＷ１をオンさせている期間Ｔ１に第２スイッチＳＷ２をオンさせる。これにより、第１スイッチＳＷ１がオフした際に、キャパシタＣ１に充電されている電荷を放電することができる。また、制御回路４０は、第２スイッチＳＷ２をオフさせている期間に第３スイッチＳＷ３をオンオフさせる。これにより、ノードＮ１２とＮ１１とが遮断している期間にキャパシタＣ１を充電させることができる。
さらに、図１２のように、制御回路４０は、第１スイッチＳＷ１をオフさせている期間Ｔ２に第３スイッチＳＷ３をオンオフさせる。これにより、第１スイッチＳＷ１を介さずにキャパシタＣ１を充電することができる。
さらに、図１０のように第４スイッチがノードＮ１１とＮ２２の間に設けられている。そして、図１２のように、制御回路４０は、第１スイッチＳＷ１をオフさせている期間に第４スイッチＳＷ４をオンさせる。これにより、図１１の電流１２を流すことができる。また、図１２のように、第４スイッチＳＷ４をオンさせている期間Ｔ２に第２スイッチＳＷ２をオフさせる。これにより、キャパシタＣ１の放電が終了した後に、図１１の電流１２をインダクタＬ２に供給することができる。
さらに、図１２のように、制御回路４０は、第４スイッチＳＷ４をオンさせている期間Ｔ２に第３スイッチＳＷ３をオンオフさせる。これにより、第１スイッチＳＷ１と第４スイッチＳＷ４とのオンオフを交互に行うことができる。
実施例２は、スイッチＳＷ１からＳＷ４としてＭＯＳＦＥＴを用いる例である。図１８は実施例２の回路図である。図１８を参照に、実施例２に係るスイッチング電源１０ｅにおいては、スイッチＳＷ１からＳＷ４としてＭＯＳＦＥＴを用いている。その他の構成は実施例１の図１０と同じであり説明を省略する。実施例２では、ノードＮ２１が直流電源２０の正側端子に接続され、ノードＮ２２が直流電源２０の負側端子に接続されている。つまり、直流電源２０の一端は正側端子である。この場合、第１スイッチＳＷ１のボディダイオードＢＤ１は直流電源２０側がカソードであり、第２スイッチＳＷ２のボディダイオードＢＤ２はノードＮ１１側がアノードであり、第３スイッチＳＷ３のボディダイオードＢＤ３はノードＮ２１側がカソードであり、第４スイッチＳＷ４のボディダイオードＢＤ４はノードＮ１１側がカソードである。これにより、各スイッチＳＷ１からＳＷ４は、図１１の電流１１から１４を適切に遮断することができる。
制御回路４０と各スイッチＳＷ１からＳＷ４とは、集積化して製作することが好ましい。
実施例２において、消費電力をシミュレーションした。シミュレータは、ＳＩｍｅｔｒｉｘ５．３を用い、スイッチング周波数は１０００ｋＨｚとした。た。また、実施例２のシミュレーションには、第１スイッチＳＷ１からＳＷ３としてＩＲＦＵ３７１１Ｚ、第４スイッチＳＷ４としてＩＲＦ９４１０を用い、ダイオードＤ１およびＤ２としてＭＢＲ２０１００を用いた。キャパシタＣ１、Ｃ２およびＣ３の容量値としてそれぞれ５０ｎＦ、５６０μＦおよび５６０μＦを用い、インダクタＬ１およびＬ２のインダクタンスとしてそれぞれ１μＨおよび５０ｎＨを用いた。
比較例１のシミュレーションには、第１スイッチＳＷ１および第４スイッチＳＷ４としてそれぞれＩＲＦＵ３７１１Ｚを用い、ダイオードとしてＭＢＲ２０１００、キャパシタＣ２およびＣ３の容量値としてそれぞれ５６０μＦを用い、インダクタＬ２のインダクタンスとして５０ｎＨを用いた。
図１９は、比較例１および実施例２において、スイッチＳＷ１からＳＷ４に用いたＭＯＳＦＥＴの消費電力の和を出力電流に対し示した図である。黒丸および白丸がそれぞれ比較例１および実施例２のシミュレーション結果を示し、破線および実線はそれぞれ比較例１および実施例２のシミュレーション結果を繋いだ直線である。図１９を参照に、実施例２においては比較例１に比べＭＯＳＦＥＴの消費電力を抑制することができる。
図２０は、比較例１および実施例２において、スイッチング電源の回路効率を出力電流に対し示した図である。黒丸および白丸がそれぞれ比較例１および実施例２のシミュレーション結果を示し、破線および実線はそれぞれ比較例１および実施例２のシミュレーション結果を繋いだ直線である。図２０を参照に、実施例２においては比較例１に比べ回路効率を３％から５％改善することができる。
実施例３は、実施例２に対し直流電源の極性を反転させる例である。図２１は実施例２の回路図である。図２１を参照に、実施例３に係るスイッチング電源１０ｆにおいては、スイッチＳＷ１からＳＷ４のボディダイオードＢＤ１からＢＤ４および第１ダイオードＤ１の向きが、実施例２の図１８とは逆である。その他の構成は実施例１の図１０と同じであり説明を省略する。実施例３では、ノードＮ２１が直流電源２０の負側端子に接続され、ノードＮ２２が直流電源２０の正側端子に接続されている。つまり、直流電源２０の一端は負側端子である。この場合、第１スイッチＳＷ１のボディダイオードＢＤ１は直流電源２０側がアノードであり、第２スイッチＳＷ２のボディダイオードＢＤ２はノードＮ１１側がカソードであり、第３スイッチＳＷ３のボディダイオードＢＤ３はノードＮ２１側がアノードであり、第４スイッチＳＷ４のボディダイオードＢＤ４はノードＮ１１側がアノードである。第１ダイオードＤ１はノードＮ１３側がアノードである。
実施例３のように、直流電源の極性を反転させると、電流１１から１４は図１１の方向とは逆に流れる。よって、スイッチＳＷ１からＳＷ４のボディダイオードＢＤ１からＢＤ４および第１ダイオードＤ１の向きを、実施例２の図１８と逆にする。
実施例４は第２スイッチＳＷ２としてダイオードを用いた例である。図２２は実施例４の回路図である。図２２を参照に、実施例４に係るスイッチング電源１０ｇにおいては、実施例１の図１１と比較し、第２スイッチＳＷ２として第２ダイオードＤ２を用いている。ノードＮ１１側がカソード、ノードＮ１２側がアノードである。
これにより、第２ダイオードＤ２は、ノードＮ１１がＮ１２に対し負電圧のとき電流１３を流し、ノードＮ１１がＮ１２に対し正電圧のとき電流１３を遮断する第２スイッチとして機能する。よって、第１スイッチＳＷ１がオンしている期間Ｔ１に第３スイッチＳＷ３をオンさせ、キャパシタＣ１を充電する。第１スイッチＳＷ１がオフすると、第２ダイオードＤ２を介しキャパシタＣ１からインダクタＬ２に電流が流れ、キャパシタＣ１が放電する。期間Ｔ１がキャパシタＣ１を充電させるために十分な長さであれば、第２スイッチとして第２ダイオードＤ２を用いることができる。これにより、制御回路４０の構成を簡略化することができる。
なお、ノードＮ２１が直流電源２０負側端子に接続されている場合は、第２ダイオードＤ２は、ノードＮ１１側をアノード、ノードＮ１２側をカソードとする。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (11)

  1. 直流電源の一端と負荷の一端との間に設けられた第１スイッチと、
    前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、
    前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、
    前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、
    前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、
    を具備し、
    前記第２スイッチは、第１スイッチがオンしている期間にオンすることを特徴とするスイッチング電源。
  2. 前記第１スイッチをオンさせている期間に前記第２スイッチをオンさせ、
    前記第２スイッチをオフさせている期間に前記第３スイッチをオンオフさせる制御回路を具備することを特徴とする請求項１記載のスイッチング電源。
  3. 前記制御回路は、前記第１スイッチをオフさせている期間に前記第３スイッチをオンオフさせることを特徴とする請求項２記載のスイッチング電源。
  4. 前記第１スイッチの前記負荷側のノードと前記直流電源の前記他端との間に設けられた第４スイッチを具備し、
    前記制御回路は、前記第１スイッチをオフさせている期間に前記第４スイッチをオンさせ、前記第４スイッチをオンさせている期間に前記第２スイッチをオフさせることを特徴とする請求項２記載のスイッチング電源。
  5. 前記制御回路は、前記第４スイッチをオンさせている期間に前記第３スイッチをオンオフさせることを特徴とする請求項４記載のスイッチング電源。
  6. 前記第３スイッチと前記遅延回路との間のノードと、前記直流電源の前記他端との間に設けられた第１ダイオードと、を具備し、
    前記第１ダイオードは、前記直流電源の前記一端が正側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がカソードであり、前記直流電源の前記一端が負側端子の場合、前記第３スイッチと前記遅延回路との間のノード側がアノードであることを特徴とする請求項１から５のいずれか一項記載のスイッチング電源。
  7. 前記インダクタのインダクタンス値をＬ、前記キャパシタの容量値をＣとしたとき、前記第３スイッチをオンオフする期間は、０．９５５×√（ＬＣ）以上であることを特徴とする請求項６記載のスイッチング電源。
  8. 前記第２スイッチは、第２ダイオードであり、前記直流電源の前記一端が正側端子の場合、前記第１スイッチの前記負荷側のノード側がカソードであり、前記直流電源が前記一端が負側端子の場合、前記直流電源の前記一端側がアノードであることを特徴とする請求項１記載のスイッチング電源。
  9. 前記第１スイッチ、前記第２スイッチおよび前記第３スイッチはＭＯＳＦＥＴであり、
    前記直流電源の前記一端が正側端子の場合、前記第１スイッチのボディダイオードは前記直流電源側がカソードであり、前記第２スイッチのボディダイオードは前記第１スイッチの前記負荷側のノードがアノードであり、前記第３スイッチのボディダイオードは前記直流電源の前記一端側がカソードであり、
    前記直流電源の前記一端が負端子の場合、前記第１スイッチのボディダイオードは前記直流電源側がアノードであり、前記第２スイッチのボディダイオードは前記第１スイッチの前記負荷側のノードがカソードであり、前記第３スイッチのボディダイオードは前記直流電源の前記一端側がアノードであることを特徴とする請求項１から７のいずれか一項記載のスイッチング電源。
  10. 直流電源の一端と負荷の一端との間に設けられた第１スイッチと、
    前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、
    前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、
    前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、
    前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、を具備するスイッチング電源の制御方法であって、
    前記第１スイッチをオンさせている期間に前記第２スイッチをオンさせるステップと、
    前記第２スイッチをオフさせている期間に前記第３スイッチをオンオフさせるステップと、を有することを特徴とするスイッチング電源の制御方法。
  11. 直流電源の一端と負荷の一端との間に設けられた第１スイッチと、
    前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、
    前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、
    前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、
    前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、を具備するスイッチング電源を制御する制御回路であって、
    前記第１スイッチをオンさせている期間に前記第２スイッチをオンさせ、
    前記第２スイッチをオフさせている期間に前記第３スイッチをオンオフさせることを特徴とするスイッチング電源を制御する制御回路。
JP2009541003A 2007-11-15 2007-11-15 スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 Active JP4963724B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/072219 WO2009063561A1 (ja) 2007-11-15 2007-11-15 スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法

Publications (2)

Publication Number Publication Date
JPWO2009063561A1 JPWO2009063561A1 (ja) 2011-03-31
JP4963724B2 true JP4963724B2 (ja) 2012-06-27

Family

ID=40638417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009541003A Active JP4963724B2 (ja) 2007-11-15 2007-11-15 スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法

Country Status (5)

Country Link
US (1) US7880450B2 (ja)
EP (1) EP2211448A4 (ja)
JP (1) JP4963724B2 (ja)
CN (1) CN101855817B (ja)
WO (1) WO2009063561A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010004301T5 (de) 2009-11-06 2013-01-10 International Truck Intellectual Property Company, Llc Steuersystem für Ausrüstung an einem Fahrzeug mit einem Hybrid-Elektrischen Antriebsstrang
JP5742943B2 (ja) * 2011-08-18 2015-07-01 富士通株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃ変換方法、及び情報機器
DE102012204255A1 (de) * 2012-03-19 2013-09-19 Siemens Aktiengesellschaft Gleichspannungswandler
US9299394B2 (en) * 2012-10-04 2016-03-29 Broadcom Corporation Method and circuit for reducing current surge
US10164533B2 (en) * 2015-08-11 2018-12-25 Koninklijke Philips N.V. Converter circuit for reducing a nominal capacitor voltage
JP6452578B2 (ja) * 2015-09-01 2019-01-16 株式会社豊田中央研究所 電源システム
KR101710911B1 (ko) * 2015-09-04 2017-02-28 경북대학교 산학협력단 비절연형 3-레벨 고승압 부스트 컨버터 및 그 구동방법
US10763662B2 (en) * 2017-10-10 2020-09-01 Littelfuse, Inc. Self-powered electronic fuse
WO2021091564A1 (en) * 2019-11-07 2021-05-14 Hewlett-Packard Development Company, L.P. Snubber circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124767A (ja) * 1986-11-14 1988-05-28 Hitachi Ltd 絶縁ゲ−ト形電界効果トランジスタを用いた電源装置
JPS63120582U (ja) * 1987-01-30 1988-08-04
JPH05260729A (ja) * 1992-03-13 1993-10-08 Shindengen Electric Mfg Co Ltd バック型ｄｃ−ｄｃコンバ−タ回路
JPH07123707A (ja) * 1993-10-21 1995-05-12 Sanee Denki Kk 部分共振型定周波ｐｗｍ制御ｄｃ／ｄｃコンバータ
JPH07241071A (ja) * 1994-02-25 1995-09-12 Sanken Electric Co Ltd 降圧型ｄｃ−ｄｃコンバータ
JP2000262046A (ja) * 1999-03-04 2000-09-22 Ohira Denshi Kk Ｄｃ−ｄｃコンバータ
JP2007082332A (ja) * 2005-09-14 2007-03-29 Daikin Ind Ltd Ｄｃ−ｄｃコンバータ及びその制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164656A (en) * 1989-08-14 1992-11-17 Zdzislaw Gulczynski Switching power supply with constant or sinusoidal input current
CN2163478Y (zh) * 1993-02-19 1994-04-27 陈国呈 电压型脉宽调制变频器
US5914587A (en) * 1997-08-05 1999-06-22 Lucent Technologies Inc. Circuit for reducing switching losses of a power converter and method of operation thereof
US6462962B1 (en) * 2000-09-08 2002-10-08 Slobodan Cuk Lossless switching DC-to-DC converter
US6784644B2 (en) * 2001-02-22 2004-08-31 Virginia Tech Intellectual Properties, Inc. Multiphase clamp coupled-buck converter and magnetic integration
JP3861220B2 (ja) * 2004-06-24 2006-12-20 ミネベア株式会社 Ｄｃ−ｄｃコンバータ
US20080094866A1 (en) * 2006-07-06 2008-04-24 Jennifer Bauman Capacitor-switched lossless snubber
US7579814B2 (en) * 2007-01-12 2009-08-25 Potentia Semiconductor Corporation Power converter with snubber

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124767A (ja) * 1986-11-14 1988-05-28 Hitachi Ltd 絶縁ゲ−ト形電界効果トランジスタを用いた電源装置
JPS63120582U (ja) * 1987-01-30 1988-08-04
JPH05260729A (ja) * 1992-03-13 1993-10-08 Shindengen Electric Mfg Co Ltd バック型ｄｃ−ｄｃコンバ−タ回路
JPH07123707A (ja) * 1993-10-21 1995-05-12 Sanee Denki Kk 部分共振型定周波ｐｗｍ制御ｄｃ／ｄｃコンバータ
JPH07241071A (ja) * 1994-02-25 1995-09-12 Sanken Electric Co Ltd 降圧型ｄｃ−ｄｃコンバータ
JP2000262046A (ja) * 1999-03-04 2000-09-22 Ohira Denshi Kk Ｄｃ−ｄｃコンバータ
JP2007082332A (ja) * 2005-09-14 2007-03-29 Daikin Ind Ltd Ｄｃ−ｄｃコンバータ及びその制御方法

Also Published As

Publication number Publication date
JPWO2009063561A1 (ja) 2011-03-31
EP2211448A4 (en) 2013-09-11
CN101855817A (zh) 2010-10-06
US20100219801A1 (en) 2010-09-02
US7880450B2 (en) 2011-02-01
WO2009063561A1 (ja) 2009-05-22
CN101855817B (zh) 2012-10-03
EP2211448A1 (en) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4963724B2 (ja) スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法
JP2004537949A (ja) タップインダクタステップダウンコンバータ
CN104104224B (zh) 有源缓冲器拓扑
JP2010516223A (ja) スナバを有する電力コンバータ
Adib et al. Family of zero current zero voltage transition PWM converters
KR20090044137A (ko) 무변압기형 부스트 컨버터
KR20110137716A (ko) 스위칭 전원회로
JP4931092B2 (ja) スイッチング電源、スイッチング電源を制御する制御回路、スイッチング電源の制御方法およびモジュール基板
CN109639149B (zh) 一种acf变换器、电压变换方法及电子设备
WO2015079538A1 (ja) Ｄｃ－ｄｃコンバータ
JP2004201373A (ja) スイッチング電源回路
US8350415B2 (en) Switch circuit with inductive load and capacitor
KR101140336B1 (ko) 절연형 벅 부스트 ｄｃ?ｄｃ 컨버터
KR102030918B1 (ko) 작은 출력전류 리플을 갖는 고효율 충전기
US8421436B2 (en) Step-down converter maintaining stable operation at start up
KR102413600B1 (ko) 자기구동 동기 스위치를 이용한 비절연 고전압 출력 dc-dc 컨버터
JP4577030B2 (ja) スイッチング電源装置
JP5160338B2 (ja) スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法
Chung et al. A ZCS bi-directional flyback DC/DC converter using the leakage inductance of the coupled inductor
JP7013961B2 (ja) コンバータ装置
KR100729840B1 (ko) 절연형 벅-부스트 컨버터
Leu et al. A novel single-switch high conversion ratio DC-DC converter
JP4245501B2 (ja) スイッチング電源装置
JP2006211878A (ja) スイッチング電源装置
JP4873009B2 (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250