JP4971618B2 - 表示用電極パターン製造方法 - Google Patents
表示用電極パターン製造方法 Download PDFInfo
- Publication number
- JP4971618B2 JP4971618B2 JP2005287977A JP2005287977A JP4971618B2 JP 4971618 B2 JP4971618 B2 JP 4971618B2 JP 2005287977 A JP2005287977 A JP 2005287977A JP 2005287977 A JP2005287977 A JP 2005287977A JP 4971618 B2 JP4971618 B2 JP 4971618B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- transparent conductive
- conductive film
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laminated Bodies (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、表示用電極パターン製造方法に係り、特に、フラットパネルディスプレイ等の表示装置に用いられる配線および表示電極の低抵抗化を図ることが可能な表示用電極パターン製造方法に関する。
携帯電話，電子辞書等の小型電子機器やＯＡ・ＦＡ機器等の表示機器には液晶表示素子が用いられているが、これに続いて有機及び無機ＥＬ素子の開発が盛んに行われている。特に有機ＥＬ素子は、高輝度・自発光・高速応答性の点で今後の表示機器として期待されている。
ＴＦＴ方式，ＳＴＮ方式等の液晶表示装置において、透過タイプでは対向する２枚の透明基板（又は、カラー表示装置の場合には一方がカラーフィルター機能付き基板）の表面に透明導電膜が形成してある。一方、反射タイプ又は半透過タイプでは、一方の基板に導電性の半透明膜又は全反射膜が形成されている。
また、一般的な有機ＥＬ素子は、ガラス基板，樹脂基板，フレキシブルな基板等の透明な基板上に形成される透明電極と背面電極との間に、少なくとも一層以上の発光層と、発光層の両面又は一方の面に形成された電荷輸送層と、さらに必要により形成される絶縁層とを有している。発光は表示設計により単色から複数色でありフルカラー表示も可能である。
また、一方の基板に白色発光機能のみを持たせて、他方に着色したガラスや樹脂を配設したり、透明なガラス上に色の三原色のうちの１色又は複数色の有機層・無機層を配設したりしてカラーフィルター機能を持たせた方式の表示素子もある。
また、一方の基板に白色発光機能のみを持たせて、他方に着色したガラスや樹脂を配設したり、透明なガラス上に色の三原色のうちの１色又は複数色の有機層・無機層を配設したりしてカラーフィルター機能を持たせた方式の表示素子もある。
これらの表示機器には、駆動電極として陽極及び陰極のそれぞれに導電性の薄膜が利用される。例えば、有機ＥＬ素子では、光引き出し側の電極膜には、その機能から極めて透明度が高く導電性の高い電極膜（透明導電膜）が必要とされる。
透明電極材料としては、発熱体，電磁波防止，センサー，太陽電池，液晶用等としてＩＴＯ，ＳｎＯ２，ＺｎＯ，ＩＺＯ，ＧＺＯ，ＡＺＯ等が知られている。特に、ＩＴＯ透明電極薄膜は、比抵抗１．２〜２．０×１０−４Ω・ｃｍの常用抵抗と、可視光域４００ｎｍ〜７００ｎｍで８０％〜９１％のガラス上透過率を有しており、低抵抗かつ透過率が良好なため液晶用として多用されている。
透明電極材料としては、発熱体，電磁波防止，センサー，太陽電池，液晶用等としてＩＴＯ，ＳｎＯ２，ＺｎＯ，ＩＺＯ，ＧＺＯ，ＡＺＯ等が知られている。特に、ＩＴＯ透明電極薄膜は、比抵抗１．２〜２．０×１０−４Ω・ｃｍの常用抵抗と、可視光域４００ｎｍ〜７００ｎｍで８０％〜９１％のガラス上透過率を有しており、低抵抗かつ透過率が良好なため液晶用として多用されている。
ところで、最近、表示素子の視認性向上と表示面積の拡大化を図るうえで微細な表示が要求されており、これに伴って表示パターンの微細化，引き回し配線の微細化が図られている。しかし、これらの微細化により透明電極の抵抗値が増大し、これに伴う電圧降下に起因して、輝度や色度等の表示ムラが発生してしまうという問題がある。
このような透明電極の抵抗値が増大してしまうことを防止する技術としては、透明電極の膜厚を厚くしたり、金属薄膜による補助電極を透明電極と接するように形成したりすることが知られている（例えば、特許文献１、２参照）。
このような透明電極の抵抗値が増大してしまうことを防止する技術としては、透明電極の膜厚を厚くしたり、金属薄膜による補助電極を透明電極と接するように形成したりすることが知られている（例えば、特許文献１、２参照）。
しかしながら、透明電極の低抵抗化のために透明導電膜の膜厚を厚く形成すると、その分だけ成膜工程において時間が掛かってしまうと共に、一般的にはスパッタリング法，イオンプレーティング法，蒸着法のいずれの製法においても透明導電膜の表面凹凸が増大してしまう。例えば、イオンプレーティング法や蒸着法ではグレインの成長により、また、スパッタリング法ではドメイン間の段差の増大とドメイン内のグレインの成長により、表面凹凸が増大してしまう。
また、透明導電膜の抵抗値を低くするためには高温での成膜が必要となるが、高温での成膜はドメイン，グレインの増大につながる。
このような透明導電膜の成膜過程に生じる大きな結晶成長及び表面凹凸は、絶縁破壊や電極間ショートによる表示欠陥を発生させてしまうおそれがある。
このような透明導電膜の成膜過程に生じる大きな結晶成長及び表面凹凸は、絶縁破壊や電極間ショートによる表示欠陥を発生させてしまうおそれがある。
一方、透明電極上に金属薄膜による補助電極を形成する方法では、金属薄膜材料として純金属を用いた場合には、酸化による抵抗値の増加、大気の影響による窒化や硫化による抵抗値の増加、水分による腐食等が発生するという問題がある。
また、金属薄膜材料として合金を用いた場合には、工程での耐久性は増すものの、添加物によって抵抗値が上昇してしまう。このため、膜厚が薄く且つ十分に抵抗値を低くするのは困難な状況である。
また、金属薄膜材料として合金を用いた場合には、工程での耐久性は増すものの、添加物によって抵抗値が上昇してしまう。このため、膜厚が薄く且つ十分に抵抗値を低くするのは困難な状況である。
また、透明導電膜上に形成された金属薄膜をパターニングする場合には、透明導電膜と金属薄膜とを選択的にエッチング可能とする必要があるため、金属薄膜の種類別によるエッチング液の選定が煩雑であると共に、エッチング液中での薄膜間の電位差に伴う電池効果によるオーバーエッチングや、それぞれの材料のエッチングレート違いにより明瞭なパターンエッヂ形状を確保しにくいという問題がある。
本発明の目的は、上記課題に鑑み、表示パターンや引き回し配線の微細化に伴う表示ムラ等の発生を防止することができる低欠陥で表示品質の高い表示装置を形成するための表示用電極膜を用いた表示用電極パターンの製造方法を提供することにある。
前記課題は、本発明によれば、基板上に、透明導電膜と、該透明導電膜上に形成される低抵抗薄膜パターンを有し、表示装置を形成するための表示用電極パターン製造方法であって、基板上に透明導電膜を形成する透明導電膜形成工程と、前記透明導電膜上に低抵抗薄膜を形成する低抵抗薄膜形成工程と、前記低抵抗薄膜のみを選択的にエッチングしてパターニングする低抵抗薄膜パターニング工程と、を有し、前記透明導電膜形成工程では、酸化インジウム又は酸化錫を主材料とし、Ｚｎ，Ｓｎ，Ｇａ，Ａｌ，Ｔａ，Ｖ，Ｎｂのうち１以上の材料を含む酸化物が添加された組成からなる前記透明導電膜を、スパッタリング法により前記基板の温度が１５０〜３００℃の範囲で結晶質の薄膜として形成し、前記低抵抗薄膜パターニング工程では、燐酸，硝酸，水の混合液であるエッチング液によって前記透明導電膜にダメージを与えることなく、前記低抵抗薄膜のみを一括でエッチングし、前記低抵抗薄膜形成工程では、Ｍｏ又はＭｏ合金からなる薄膜と，Ａｌ又はＡｌ合金からなる薄膜と，Ｍｏ，Ｍｏ合金又はＮｉからなる薄膜の３層の薄膜を、膜厚の合計が５００ｎｍ以下、面抵抗値が０．１Ω／□以下となるように積層して、前記低抵抗薄膜を形成すること、により解決される。
このように本発明では、透明導電膜形成工程で平坦な透明導電膜を形成し、この上に、低抵抗薄膜工程で低抵抗薄膜を形成する。
また、低抵抗薄膜パターニング工程で低抵抗薄膜、透明導電膜パターニング工程で透明導電膜のパターニングをそれぞれ行うので、電極表面における凹凸や段差を抑えると共に、低抵抗化を図ることが可能となり、これらに起因する絶縁破壊，電極間ショート，電圧降下等の欠陥を低減して表示品質を向上させることができる。さらに、積層された低抵抗薄膜のみを一つのエッチング液で一括でエッチングすることにより、製造工程の短縮と簡素化を図ることができる。そして、このとき透明導電膜には影響が及ばないので、別途行う透明導電膜のパターニング処理の自由度を向上させることができる。
さらに、前記低抵抗薄膜形成工程では、Ｍｏ又はＭｏ合金からなる薄膜と，Ａｌ又はＡｌ合金からなる薄膜と，Ｍｏ，Ｍｏ合金又はＮｉからなる薄膜の３層の薄膜を、膜厚の合計が５００ｎｍ以下、面抵抗値が０．１Ω／□以下となるように積層して、前記低抵抗薄膜を形成することができる。このように構成すると、最上層が保護膜として機能して、例えば、この上に形成する電化輸送層及び発光層の積層時の欠陥を減少させることができる。また、最下層は透明導電膜に対する保護膜として機能する。これにより、レジスト除去等の処理に対する低抵抗薄膜の耐久性を確保すると共に、低抵抗薄膜を他の積層物や水分等に対して安定化させて、表示品質を確保することができる。
また、低抵抗薄膜パターニング工程で低抵抗薄膜、透明導電膜パターニング工程で透明導電膜のパターニングをそれぞれ行うので、電極表面における凹凸や段差を抑えると共に、低抵抗化を図ることが可能となり、これらに起因する絶縁破壊，電極間ショート，電圧降下等の欠陥を低減して表示品質を向上させることができる。さらに、積層された低抵抗薄膜のみを一つのエッチング液で一括でエッチングすることにより、製造工程の短縮と簡素化を図ることができる。そして、このとき透明導電膜には影響が及ばないので、別途行う透明導電膜のパターニング処理の自由度を向上させることができる。
さらに、前記低抵抗薄膜形成工程では、Ｍｏ又はＭｏ合金からなる薄膜と，Ａｌ又はＡｌ合金からなる薄膜と，Ｍｏ，Ｍｏ合金又はＮｉからなる薄膜の３層の薄膜を、膜厚の合計が５００ｎｍ以下、面抵抗値が０．１Ω／□以下となるように積層して、前記低抵抗薄膜を形成することができる。このように構成すると、最上層が保護膜として機能して、例えば、この上に形成する電化輸送層及び発光層の積層時の欠陥を減少させることができる。また、最下層は透明導電膜に対する保護膜として機能する。これにより、レジスト除去等の処理に対する低抵抗薄膜の耐久性を確保すると共に、低抵抗薄膜を他の積層物や水分等に対して安定化させて、表示品質を確保することができる。
また、前記透明導電膜形成工程では、前記透明導電膜が、表面処理を行うことなく表面平均粗さＲａが１ｎｍ以下，表面突起Ｒｍａｘが１０ｎｍ以下、比抵抗が５．０×１０−４Ω・ｃｍ以下、（２２２），（４００），（４４０）の混在した結晶方位を有するように前記透明導電膜を形成することができる。上記の材料を選択することにより、比抵抗が５．０×１０ −４ Ω・ｃｍ以下の低抵抗値の透明導電膜を確保できると共に、表面平均粗さＲａが１ｎｍ以下，表面突起Ｒｍａｘが１０ｎｍ以下の平坦な透明導電膜を得ることができる。これによって絶縁膜破壊や電極間ショートに起因する表示欠陥の低減を図ることができる。
本発明の表示装置形成用の表示用電極膜および表示用電極パターン製造方法によれば、表面平均粗さＲａが１ｎｍ以下，表面突起Ｒｍａｘが１０ｎｍ以下の平坦な透明導電膜上に、面抵抗値が０．１Ω／□以下で、透明導電膜にダメージを与えず選択エッチング可能な低抵抗薄膜が積層される。これにより、パターニング処理によって形成される表示パターンや引き回し配線が微細化されても、電極全体の抵抗値を低く保持することが可能となると共に、高抵抗化や表面粗さ等に起因する絶縁破壊，電極間ショート，電圧降下等の欠陥を低減して表示品質を向上させることができる。
以下、本発明の一実施形態について、図を参照して説明する。なお、以下に説明する部材、配置、手順等は、本発明を限定するものではなく、本発明の趣旨に沿って各種改変することができることは勿論である。
図１〜図７は本発明の一実施形態に係るものであり、図１は表示用電極膜の断面図、図２は表示用電極パターンの断面図、図３はＩＴＯ透明導電膜の表面凹凸の温度依存性を示すグラフ、図４はＩＴＯ透明導電膜の表面凹凸形状を示すＳＥＭ写真及びＡＦＭ写真、図５は表示用電極膜の断面図、図６は表示用電極パターン形成工程の説明図、図７は比較例に係る表示用電極膜の断面図である。
図１〜図７は本発明の一実施形態に係るものであり、図１は表示用電極膜の断面図、図２は表示用電極パターンの断面図、図３はＩＴＯ透明導電膜の表面凹凸の温度依存性を示すグラフ、図４はＩＴＯ透明導電膜の表面凹凸形状を示すＳＥＭ写真及びＡＦＭ写真、図５は表示用電極膜の断面図、図６は表示用電極パターン形成工程の説明図、図７は比較例に係る表示用電極膜の断面図である。
以下に、本発明の一実施形態について説明する。図１に示すように、本例の表示用電極膜１は、ガラス，樹脂，フィルム，結晶体等の透明な基板１０の表面に平坦な透明導電膜２０が形成され、この上に複数層の合金薄膜等からなる低抵抗薄膜３０が形成された構造を有するものである。なお、基板１０上にシリカ系等の透明薄膜であるバリア層を介して透明導電膜２０を設けてもよい。
本発明では、基板１０上の表示用電極膜１をパターニングすることにより、図２に示すような透明導電膜２０および低抵抗薄膜３０からなる表示用電極パターン２を形成することができる。本例では表示用電極パターン２は、透明導電膜２０および低抵抗薄膜３０から構成されていることから、表示電極および配線電極の全体の低抵抗化を図ることができる。
本発明では、基板１０上の表示用電極膜１をパターニングすることにより、図２に示すような透明導電膜２０および低抵抗薄膜３０からなる表示用電極パターン２を形成することができる。本例では表示用電極パターン２は、透明導電膜２０および低抵抗薄膜３０から構成されていることから、表示電極および配線電極の全体の低抵抗化を図ることができる。
（透明導電膜）
表示用電極パターン２は、図２に示すように、主に表示部２ａと、表示部２ａ外周に配置される配線引き回し部２ｂから構成される。表示部２ａの透明導電膜２０は表示面側（視認側）に設けられ、より良い表示を求めるために、透明導電膜２０にはできるだけ高い透過率と低い抵抗値が要求される。
また、配線引き回し部２ｂは、線幅が細く形成されるため透過性は要求されないが、可能な限り低い抵抗値であることが要求される。
表示用電極パターン２は、図２に示すように、主に表示部２ａと、表示部２ａ外周に配置される配線引き回し部２ｂから構成される。表示部２ａの透明導電膜２０は表示面側（視認側）に設けられ、より良い表示を求めるために、透明導電膜２０にはできるだけ高い透過率と低い抵抗値が要求される。
また、配線引き回し部２ｂは、線幅が細く形成されるため透過性は要求されないが、可能な限り低い抵抗値であることが要求される。
透明導電膜２０は、Ｉｎ，Ｚｎ，Ｓｎ，Ｇａ，Ａｌ，Ｔａ，Ｖ，Ｎｂのうち２つ以上を含む酸化物によって形成された薄膜である。具体的には、透明導電膜２０は、ＳｎＯ２（酸化錫）、ＩＴＯ（酸化錫添加の酸化インジウム）、ＡＴＯ（酸化アンチモン添加の酸化錫）、ＩＺＯ（酸化亜鉛添加の酸化インジウム）、ＧＺＯ（酸化ガリウム添加の酸化亜鉛）、ＡＺＯ（酸化アルミニウム添加の酸化亜鉛）、その他酸化インジウムベース又は酸化錫ベースにＺｎ，Ｓｎ，Ｇｅ，Ａｌ，Ｔａ，Ｖ，Ｎｂ等のうちから１つ以上を含む酸化物を添加させたものからなる薄膜である。
これらの材料からなる透明導電膜２０は、エッチング性を考慮すると、膜厚５００ｎｍ以下が理想的であり、表面凹凸をも考慮すると１５０ｎｍ以下がより好ましい。また、本例の透明導電膜２０は、低抵抗かつ良好な透過率を有することが望ましく、比抵抗値が５．０×１０−４Ω・ｃｍ以下、透過率が８０％以上に形成される。
これらの材料からなる透明導電膜２０は、エッチング性を考慮すると、膜厚５００ｎｍ以下が理想的であり、表面凹凸をも考慮すると１５０ｎｍ以下がより好ましい。また、本例の透明導電膜２０は、低抵抗かつ良好な透過率を有することが望ましく、比抵抗値が５．０×１０−４Ω・ｃｍ以下、透過率が８０％以上に形成される。
透明導電膜２０は、スパッタリング法によって形成することができる。
透明導電膜２０は、面抵抗２０Ω／□程度でも表示素子として使用可能ではあるが、より高精細で明るく応答速度の早い表示素子が得られる面抵抗１０Ω／□以下であることが望ましい。
透明導電膜２０は、面抵抗２０Ω／□程度でも表示素子として使用可能ではあるが、より高精細で明るく応答速度の早い表示素子が得られる面抵抗１０Ω／□以下であることが望ましい。
有機ＥＬに使用する場合には、透過率，抵抗値のほかに、パターニング後の膜厚段差や、さらには透明導電膜２０の表面凹凸が、その後の薄膜形成に影響を与えて表示欠陥を生じさせるおそれがある。
透明導電膜２０を形成する上記材料は、比抵抗値が５．０×１０−４Ω・ｃｍ以下の低抵抗に設定される。そして、これらのうちＩＴＯはより比抵抗値を小さくすることができると共に、表示欠陥を生じさせるおそれが極めて低い。
透明導電膜２０を形成する上記材料は、比抵抗値が５．０×１０−４Ω・ｃｍ以下の低抵抗に設定される。そして、これらのうちＩＴＯはより比抵抗値を小さくすることができると共に、表示欠陥を生じさせるおそれが極めて低い。
ＩＴＯを用いる場合、より低抵抗な透明導電膜２０を得るために膜厚を厚く設定すると、後述するパターニングにおけるエッヂのパターン形状の精度が低下したり、エッチング時間が長大化したり、膜厚増加による表面凹凸が増大したりしてしまうという不都合が生じる。
また、低抵抗なＩＴＯ膜を得るためには、成膜時に基板加熱温度を高くする必要があるが、加熱温度を高くすると結果的に表面のドメイン段差とドメイン内のグレインが大きく成長するとともに部分的に大きい結晶成長が発生してしまうおそれがある。
また、低抵抗なＩＴＯ膜を得るためには、成膜時に基板加熱温度を高くする必要があるが、加熱温度を高くすると結果的に表面のドメイン段差とドメイン内のグレインが大きく成長するとともに部分的に大きい結晶成長が発生してしまうおそれがある。
ＩＴＯ膜の成膜過程に生じる大きな結晶成長及び表面凹凸は、絶縁破壊や電極間ショートによる表示欠陥を発生させてしまうおそれがあるため好ましくない。
例えば、有機ＥＬでは、特に基板、透明導電膜、ホール注入層までのスパイク状異物や工程異物、突起、膜のピンホール等が表示欠陥を誘発していることが知られている。また、透明導電膜の平坦性と表示欠陥とに関係があることも知られている。すなわち、表面凹凸は、表示欠陥の原因になったり、表示に影響を与えたりするものであり、特に白点と称される表示欠陥は、上記異物、突起以外に透明導電膜の成膜段階で発生する結晶の大きさや段差にも関係することが分かってきている。
例えば、有機ＥＬでは、特に基板、透明導電膜、ホール注入層までのスパイク状異物や工程異物、突起、膜のピンホール等が表示欠陥を誘発していることが知られている。また、透明導電膜の平坦性と表示欠陥とに関係があることも知られている。すなわち、表面凹凸は、表示欠陥の原因になったり、表示に影響を与えたりするものであり、特に白点と称される表示欠陥は、上記異物、突起以外に透明導電膜の成膜段階で発生する結晶の大きさや段差にも関係することが分かってきている。
このため、本例の透明導電膜２０では、このような表示欠陥を生じさせるおそれが極めて低い表面平均粗さＲａ１ｎｍ以下、表面突起Ｒｍａｘ１０ｎｍ以下に形成している。
ＩＴＯ膜の表面を研磨等の表面処理を施して表面を平坦化することも可能である。しかしながら、例えば表面処理として表面の研磨を行うと、研磨処理や研磨後の表面クリーニング処理等に多大な時間を要するという問題がある。また、表示欠陥を生じさせるおそれが増大してしまうという問題もある。
ＩＴＯ膜の表面を研磨等の表面処理を施して表面を平坦化することも可能である。しかしながら、例えば表面処理として表面の研磨を行うと、研磨処理や研磨後の表面クリーニング処理等に多大な時間を要するという問題がある。また、表示欠陥を生じさせるおそれが増大してしまうという問題もある。
このため、できるだけ低温での成膜と添加物による非結晶質の薄膜を形成することで透明導電膜２０の表面凹凸を小さく抑えることが望ましい。図３に表面凹凸（表面平均粗さＲａおよび表面突起Ｒｍａｘ）と成膜温度の関係を示す。図３の例では、成膜温度を約１３０℃以下に設定すると、表面平均粗さＲａを１ｎｍ以下、表面突起Ｒｍａｘを１０ｎｍ以下とすることができることが分かる。
すなわち、ＩＴＯは、製法，装置にもよるが、成膜時の基板温度が１３０℃前後まではアモルファスであり、１５０℃以上の高温になるほど（２２２）、（４００）、（４４０）の混在した結晶方位を持つようになる。低抵抗が得られる高温成膜では、ＳＥＭ（走査電子顕微鏡）やＡＦＭ（原子間力顕微鏡）によって、グレインと呼ばれる柱状の微細結晶（〜２０ｎｍ）や、それが集団化したドメイン（２００〜６００ｎｍ）と呼ばれる結晶集団が形成されることが観察され、膜厚の増加と共にグレインの成長とドメイン間の段差が大きくなる（Ｒｍａｘが３０ｎｍ〜７０ｎｍ）。
しかしながら、本例では、成膜時の条件（酸素分圧，成膜レート，温度等）を適度に制御することにより、比抵抗が５．０×１０−４Ω・ｃｍ以下で、これらの表面凹凸の形成を防止している。具体的には、表面平均粗さＲａが１ｎｍ以下、表面突起Ｒｍａｘが１０ｎｍ以下に形成することが可能であり、表面の平滑化処理を行わずとも平坦な透明導電膜を形成することができる。以下の実施例に示すように、基板温度が１３０℃以上であっても、成膜条件を制御することによって、透明導電膜２０を、比抵抗が５．０×１０−４Ω・ｃｍ以下、かつ、平均粗さＲａが１ｎｍ以下，表面突起Ｒｍａｘが１０ｎｍ以下に形成することができる。
図４にＳＥＭ写真及びＡＦＭ写真を示す。図４の左側は通常の成膜条件で成膜したＩＴＯ膜を示しており、右側は成膜条件を適正化して表面を平坦化したＩＴＯ膜を示している。図４に示すように、成膜条件を適正化することにより表面平均粗さＲａ１ｎｍ以下および表面突起Ｒｍａｘ１０ｎｍ以下の表面凹凸を維持し、かつ、比抵抗１．５×１０−４Ω・ｃｍ以下の透明導電膜を形成することができる。
（低抵抗薄膜）
本例では、透明導電膜２０上に面抵抗０．１Ω／□以下の低抵抗薄膜３０が形成される。この低抵抗薄膜３０は、表示部２ａの電極としての機能（機能１）、表示部２ａの透明導電膜２０の抵抗値を低下させるための補助電極としての機能（機能２）、配線引き回し部２ｂの配線電極としての機能（機能３）、コネクタとの接続部分としての機能（機能４）を有している。
本例の低抵抗薄膜３０は、Ａｇ，Ａｌ，Ａｕ，Ｃ，Ｃｕ，Ｃｒ，Ｉｎ，Ｍｏ，Ｎｉ，Ｎｂ，Ｓｎ，Ｔａ，Ｔｉ，Ｚｒ，Ｗ等とこれらの合金やＩＴＯ等の酸化物導電膜で構成することができる。低抵抗で透明導電膜２０にダメージを与えずパターニング可能な金属としては、Ａｇ，Ａｌ，Ｃｕ，Ｃｒ，Ｍｏ，Ｎｉ，Ａｇ合金，Ａｌ合金，Ｃｕ合金，Ｍｏ合金，Ｎｉ合金が望ましい。
本例では、透明導電膜２０上に面抵抗０．１Ω／□以下の低抵抗薄膜３０が形成される。この低抵抗薄膜３０は、表示部２ａの電極としての機能（機能１）、表示部２ａの透明導電膜２０の抵抗値を低下させるための補助電極としての機能（機能２）、配線引き回し部２ｂの配線電極としての機能（機能３）、コネクタとの接続部分としての機能（機能４）を有している。
本例の低抵抗薄膜３０は、Ａｇ，Ａｌ，Ａｕ，Ｃ，Ｃｕ，Ｃｒ，Ｉｎ，Ｍｏ，Ｎｉ，Ｎｂ，Ｓｎ，Ｔａ，Ｔｉ，Ｚｒ，Ｗ等とこれらの合金やＩＴＯ等の酸化物導電膜で構成することができる。低抵抗で透明導電膜２０にダメージを与えずパターニング可能な金属としては、Ａｇ，Ａｌ，Ｃｕ，Ｃｒ，Ｍｏ，Ｎｉ，Ａｇ合金，Ａｌ合金，Ｃｕ合金，Ｍｏ合金，Ｎｉ合金が望ましい。
低抵抗薄膜３０の厚さはより薄いことが望ましい。上述のように透明導電膜２０の膜厚はエッチング性を考慮すると、５００ｎｍ以下が理想的であり、表面凹凸をも考慮すると１５０ｎｍ以下がより望ましい。低抵抗薄膜３０も同様であり、本例では膜厚は５００ｎｍ以下に形成される。
低抵抗薄膜３０の抵抗値はバルク抵抗値とは異なって高くなるが、本例では、Ａｇ，Ａｌ，Ｃｕ，Ｃｒ，Ｍｏ，Ｎｉ，Ａｇ合金，Ａｌ合金，Ｃｕ合金，Ｍｏ合金，Ｎｉ合金，ＩＴＯの中から複数を選択し、これらを適切に組み合わせて積層させることによって面抵抗値を全体として０．１Ω／□以下に構成している。
すなわち、本例では、図１に示すように低抵抗薄膜３０は３層構造で構成されており、透明導電膜２０側から順に第１薄膜３０ａ，第２薄膜３０ｂ，第３薄膜３０ｃが積層されている。第１薄膜３０ａおよび第３薄膜３０ｃは、エッチング工程を含む素子作成工程における耐久性確保のための保護機能を備えた薄膜である。また、第２薄膜３０ｂには、比抵抗の低い金属で形成された薄膜である。
第１薄膜３０ａおよび第３薄膜３０ｃは、膜厚を５ｎｍ〜１００ｎｍの範囲で形成することができるが、０．１Ω／□以下の面抵抗を確保するために膜厚を１０ｎｍ〜５０ｎｍの範囲で形成することがより望ましい。これらは、同一材料で形成してもよいし、異なる材料で形成してもよい。
また、図５に示すように低抵抗薄膜３０を２層構造としてもよい。２層構造とする場合は、第１薄膜３０ａを形成しない構成にすることができる。
また、図５に示すように低抵抗薄膜３０を２層構造としてもよい。２層構造とする場合は、第１薄膜３０ａを形成しない構成にすることができる。
保護膜としての第１薄膜３０ａおよび第３薄膜３０ｃには、Ｍｏ，Ｎｉ，Ｍｏ合金，Ｎｉ合金，ＩＴＯ等を用いることができる。また、低抵抗膜としての第２薄膜３０ｂには、Ａｇ，Ａｌ，Ｃｕ，Ｃｒ，Ａｇ合金，Ａｌ合金，Ｃｕ合金等を用いることができる。
（表示用電極パターンの形成）
表示用電極パターン２を形成するには、まず基板１０上に透明導電膜２０を形成した後、透明導電膜２０上に低抵抗薄膜３０を積層して表示用電極膜１を形成する。そして、フォトリソグラフ工程によって、この表示用電極膜１に所定のパターンを形成することによって形成される。
フォトリソグラフ工程では、まず、低抵抗薄膜３０をパターニングする処理を行う。この処理では、低抵抗薄膜３０上に所定パターンのレジストを形成し、所定のエッチング液を用いてウェットエッチング法により低抵抗薄膜３０のみをエッチングした後、レジストを除去する（図６）。このとき用いるエッチング液は、低抵抗薄膜３０のみに作用し、透明導電膜２０には影響を与えることがないか、もしくは、実質上ほとんど影響を与えることないものが選択される。具体的には、エッチング液には、硝酸セリウムアンモニウムと過塩素酸の混合液、又は、燐酸，硝酸，酢酸のいずれか２つ以上の混合液を用いることができる。これにより、補助電極，引き回し配線電極，コネクタとの接続用電極を形成することができる。
表示用電極パターン２を形成するには、まず基板１０上に透明導電膜２０を形成した後、透明導電膜２０上に低抵抗薄膜３０を積層して表示用電極膜１を形成する。そして、フォトリソグラフ工程によって、この表示用電極膜１に所定のパターンを形成することによって形成される。
フォトリソグラフ工程では、まず、低抵抗薄膜３０をパターニングする処理を行う。この処理では、低抵抗薄膜３０上に所定パターンのレジストを形成し、所定のエッチング液を用いてウェットエッチング法により低抵抗薄膜３０のみをエッチングした後、レジストを除去する（図６）。このとき用いるエッチング液は、低抵抗薄膜３０のみに作用し、透明導電膜２０には影響を与えることがないか、もしくは、実質上ほとんど影響を与えることないものが選択される。具体的には、エッチング液には、硝酸セリウムアンモニウムと過塩素酸の混合液、又は、燐酸，硝酸，酢酸のいずれか２つ以上の混合液を用いることができる。これにより、補助電極，引き回し配線電極，コネクタとの接続用電極を形成することができる。
次に低抵抗薄膜３０をパターニングした後、透明導電膜２０をパターニングする処理を行う。この処理では、表面にレジストを形成し、エッチング液を変更して透明導電膜２０をエッチングし、レジストを除去する（図２）。このときのエッチング液としては、塩酸と硝酸と水の混合液，塩化第二鉄と水と塩酸の混合液，蓚酸のいずれかを用いることができる。これにより基板１０上に表示用電極パターン２が形成される。
なお、表示用電極パターン２を形成する方法は、上記方法に限られない。例えば、基板１０上に透明導電膜２０のみを成膜し、フォトリソグラフ工程によってパターニングした後、低抵抗薄膜を成膜して、再びフォトリソグラフ工程によって低抵抗薄膜をパターニングしてもよい。
また、素子設計によっては、透明導電膜２０および低抵抗薄膜３０を形成した後、フォトリソグラフ工程で低抵抗薄膜３０をパターニングし、さらに、同一レジストを用いてエッチング液のみを変更して透明導電膜２０をパターニングしてもよい。
また、素子設計によっては、透明導電膜２０および低抵抗薄膜３０を形成した後、フォトリソグラフ工程で低抵抗薄膜３０をパターニングし、さらに、同一レジストを用いてエッチング液のみを変更して透明導電膜２０をパターニングしてもよい。
いずれの場合においても、２層又は３層の低抵抗薄膜３０は１つのエッチング液で一括してエッチングされる材質と構造を有するものである。なお、第３薄膜３０ｃにＩＴＯを用いた場合は、まず最上面の第３薄膜３０ｃのみをエッチングした後、第２薄膜３０ｂおよび第１薄膜３０ａを別のエッチング液を用いてエッチングする。さらに、この後、エッチング液を変更して透明導電膜２０をエッチングする。
以下に本発明の具体的実施例について説明する。
（実施例１）
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ（第１薄膜３０ａ），Ａｌ（第２薄膜３０ｂ），Ｍｏ（第３薄膜３０ｃ）を用いた例である。本例では、低抵抗薄膜３０を図１に示すような３層構造としている。
本例では、まず透明なガラス基板１０をスパッタリング装置にセットし、ＩＴＯターゲット（酸化インジウム９０％：酸化錫１０％）を使用して透明導電膜２０を作成した。酸化錫の添加量は５％〜１５％の範囲であれば特に限定されないが、より好ましくは７％〜１２．５％がよい。
基板加熱温度、アルゴン（Ａｒ）／酸素（Ｏ２）の比率と投入パワーを制御することにより必要とする特性の透明導電膜が得られる。本例では、基板温度３００℃、スパッタ圧力１．３Ｐａ、Ａｒ：Ｏ２比率９５：５、投入パワー４．０Ｗ／ｃｍ２の条件で膜厚１５０ｎｍのＩＴＯ膜を成膜した。
（実施例１）
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ（第１薄膜３０ａ），Ａｌ（第２薄膜３０ｂ），Ｍｏ（第３薄膜３０ｃ）を用いた例である。本例では、低抵抗薄膜３０を図１に示すような３層構造としている。
本例では、まず透明なガラス基板１０をスパッタリング装置にセットし、ＩＴＯターゲット（酸化インジウム９０％：酸化錫１０％）を使用して透明導電膜２０を作成した。酸化錫の添加量は５％〜１５％の範囲であれば特に限定されないが、より好ましくは７％〜１２．５％がよい。
基板加熱温度、アルゴン（Ａｒ）／酸素（Ｏ２）の比率と投入パワーを制御することにより必要とする特性の透明導電膜が得られる。本例では、基板温度３００℃、スパッタ圧力１．３Ｐａ、Ａｒ：Ｏ２比率９５：５、投入パワー４．０Ｗ／ｃｍ２の条件で膜厚１５０ｎｍのＩＴＯ膜を成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚５０ｎｍのＭｏ薄膜（第１薄膜３０ａ）、その上に膜厚４００ｎｍのＡｌ薄膜（第２薄膜３０ｂ）、さらにその上に膜厚５０ｎｍのＭｏ薄膜（第３薄膜３０ｃ）を連続して成膜した。
その後、成膜完了基板を装置から取り出し、それぞれ複数漕で構成されるアルカリ洗剤漕，中性洗剤漕，純水漕で超音波洗浄を実施した後に、レジストを塗布して、低抵抗薄膜３０のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は燐酸，硝酸，水の混合液である。このエッチング液は、低抵抗薄膜３０のみの選択エッチング処理においては、透明導電膜２０にほとんどダメージを与えないものである。すなわち、選択エッチング処理に要する時間を越えて長時間、このエッチング液にさらされる場合には、透明導電膜２０はわずかなエッチング量が観察される。本例では、低抵抗薄膜３０の選択エッチング処理後に、透明導電膜２０にダメージは確認されなかった。さらに、透明導電膜２０の膜厚調査目的のため、透明導電膜２０の一部を塩酸，硝酸の混合液でエッチングをした。
透明導電膜２０であるＩＴＯの表面形状と凹凸を日本電子製のフィールドエミッションタイプの走査電子顕微鏡（ＦＥ−ＳＥＭ）にて観察した結果、ドメインが形成されず、グレインのみの結晶形状であり、オリンパス製の原子間力顕微鏡（ＡＦＭ）による観察では、Ｒｍａｘ９．７５ｎｍ、Ｒａ０．９１ｎｍの平坦性を有する良好な薄膜であることが確認された。
電気特性である面抵抗値を三菱油化（現三菱化学）製の表面抵抗計ロレスタＡＰによる４端子４探針法によって、また、膜厚をアルバック製の触針式表面形状測定器Ｄｅｃｔａｋによって測定した。この結果、面抵抗値は９．３Ω／□、膜厚は１５２ｎｍで、比抵抗値は１．４２×１０−４Ω・ｃｍであった。
また、透過率を日立ハイテクノロジーズ製の自記分光光度計Ｕ−４０００で測定した。この結果、波長５５０ｎｍにおいて透過率は９０．１％であった。
さらに、結晶性を日本電子製のＸ線回折装置（ＸＲＤ）で確認した。この結果、（２２２），（４００），（４４０）の結晶方位を持つ安定性の良い透明導電膜２０であることが確認された。
また、透過率を日立ハイテクノロジーズ製の自記分光光度計Ｕ−４０００で測定した。この結果、波長５５０ｎｍにおいて透過率は９０．１％であった。
さらに、結晶性を日本電子製のＸ線回折装置（ＸＲＤ）で確認した。この結果、（２２２），（４００），（４４０）の結晶方位を持つ安定性の良い透明導電膜２０であることが確認された。
また、低抵抗薄膜３０の膜厚をアルバック製の触針式表面形状測定器Ｄｅｃｔａｋ、面抵抗値を三菱油化（現三菱化学）製の表面抵抗計ロレスタＡＰで、パターン形状を日本電子製の走査電子顕微鏡およびオリンパス製の原子間力顕微鏡で、それぞれ測定した。この結果、膜厚は４９５ｎｍ、面抵抗値０．０８９Ω／□の低抵抗な薄膜であることが確認された。また、パターン形状についてはエッヂの直線性が良く、オーバーエッチ寸法が０．５５μｍであり、オーバーエッチ量の少ないクリアーなパターンが得られたことが確認された。
これらの結果を表１に示す。
これらの結果を表１に示す。
（実施例２）
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ（第１薄膜３０ａ），Ａｌ（第２薄膜３０ｂ），Ｎｉ（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ（第１薄膜３０ａ），Ａｌ（第２薄膜３０ｂ），Ｎｉ（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚５０ｎｍのＭｏ薄膜（第１薄膜３０ａ）を、その上に膜厚４００ｎｍのＡｌ薄膜（第２薄膜３０ｂ）、さらにその上に膜厚５０ｎｍのＮｉ薄膜（第３薄膜３０ｃ）を連続して成膜した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、低抵抗薄膜３０のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は燐酸，硝酸，水の混合液である。さらに、透明導電膜２０の膜厚調査目的のため、透明導電膜２０の一部を塩酸，硝酸の混合液でエッチングをした。
そして、実施例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、低抵抗薄膜３０の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
（実施例３）
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ合金（第１薄膜３０ａ），Ａｌ（第２薄膜３０ｂ），Ｍｏ合金（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ合金（第１薄膜３０ａ），Ａｌ（第２薄膜３０ｂ），Ｍｏ合金（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚５０ｎｍのＭｏ合金薄膜（第１薄膜３０ａ）、その上に膜厚４００ｎｍのＡｌ薄膜（第２薄膜３０ｂ）、さらにその上に膜厚５０ｎｍのＭｏ合金薄膜（第３薄膜３０ｃ）を連続して成膜した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、低抵抗薄膜３０のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は燐酸，硝酸，水の混合液である。さらに、透明導電膜２０の膜厚調査目的のため、透明導電膜２０の一部を塩酸，硝酸の混合液でエッチングをした。
そして、実施例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、低抵抗薄膜３０の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
（実施例４）
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ合金（第１薄膜３０ａ），Ａｌ合金（第２薄膜３０ｂ），Ｍｏ合金（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ合金（第１薄膜３０ａ），Ａｌ合金（第２薄膜３０ｂ），Ｍｏ合金（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３０ｎｍのＭｏ合金薄膜（第１薄膜３０ａ）、その上に膜厚４５０ｎｍのＡｌ合金薄膜（第２薄膜３０ｂ）、さらにその上に膜厚２０ｎｍのＭｏ合金薄膜（第３薄膜３０ｃ）を連続して成膜した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、低抵抗薄膜３０のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は燐酸，硝酸，水の混合液である。さらに、透明導電膜２０の膜厚調査目的のため、透明導電膜２０の一部を塩酸，硝酸の混合液でエッチングをした。
そして、実施例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、低抵抗薄膜３０の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
（実施例５）
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ（第１薄膜３０ａ），Ａｌ合金（第２薄膜３０ｂ），Ｍｏ（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏ（第１薄膜３０ａ），Ａｌ合金（第２薄膜３０ｂ），Ｍｏ（第３薄膜３０ｃ）を用いた例である。本例でも実施例１と同様に低抵抗薄膜３０を図１に示すような３層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３０ｎｍのＭｏ薄膜（第１薄膜３０ａ）、その上に膜厚４５０ｎｍのＡｌ合金薄膜（第２薄膜３０ｂ）、さらにその上に膜厚２０ｎｍのＭｏ薄膜（第３薄膜３０ｃ）を連続して成膜した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、低抵抗薄膜３０のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は燐酸，硝酸，水の混合液である。さらに、透明導電膜２０の膜厚調査目的のため、透明導電膜２０の一部を塩酸，硝酸の混合液でエッチングをした。
そして、実施例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、低抵抗薄膜３０の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
（実施例６）
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＡｇ合金（第２薄膜３０ｂ），ＩＴＯ（第３薄膜３０ｃ）を用いた例である。本例では実施例１〜５と異なり低抵抗薄膜３０を図５に示すような２層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
本実施例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＡｇ合金（第２薄膜３０ｂ），ＩＴＯ（第３薄膜３０ｃ）を用いた例である。本例では実施例１〜５と異なり低抵抗薄膜３０を図５に示すような２層構造としている。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３５０ｎｍのＡｇ合金薄膜（第２薄膜３０ｂ）、その上に膜厚１０ｎｍのＩＴＯ薄膜（第３薄膜３０ｃ）を連続して成膜した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、低抵抗薄膜３０のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は塩酸，硝酸の混合液と、燐酸，硝酸，水の混合液である。さらに、透明導電膜の膜厚調査目的のため、透明導電膜２０の一部を塩酸，硝酸の混合液でエッチングをした。
そして、実施例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、低抵抗薄膜３０の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
（比較例１）
本比較例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＣｒのみを用いた例である。本例では、実施例１〜６と異なり、低抵抗薄膜３０を図７に示すような一層のみで構成した例である。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３００ｎｍのＣｒ薄膜を形成した。
本比較例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＣｒのみを用いた例である。本例では、実施例１〜６と異なり、低抵抗薄膜３０を図７に示すような一層のみで構成した例である。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３００ｎｍのＣｒ薄膜を形成した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、Ｃｒ膜のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は硝酸セリウムアンモニウム，水，硝酸の混合液である。さらに、透明導電膜の膜厚調査目的のため、透明導電膜の一部を塩酸，硝酸の混合液でエッチングをした。
そして、実施例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、Ｃｒ膜の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
透明導電膜２０であるＩＴＯの表面形状と凹凸を観察した結果、ドメインは形成されず、グレインのみの結晶形状であった。また、Ｒｍａｘは９．５３ｎｍ、Ｒａは０．９４ｎｍの平坦性有する良好な薄膜であることが確認された。
また、面抵抗値は９．５Ω／□、膜厚は１５０ｎｍで、比抵抗は１．４３×１０−４Ω・ｃｍであった。透過率は波長５５０ｎｍにおいて９０．２％であり、結晶性を確認した結果（２２２）、（４００）、（４４０）の結晶方位を持つ安定性の良い透明導電膜であることが確認された。
Ｃｒ膜は、膜厚が３０２ｎｍであり、面抵抗値は０．６８Ω／□であった。面抵抗値については、実施例１〜６の低抵抗薄膜３０と比較して７〜９倍程度高い抵抗値であった。パターン形状については、エッヂの直線性が良く、オーバーエッチ寸法が０．４５μｍと少ないクリアーなパターンを得た。
このように、比較例１では、低抵抗薄膜３０のパターン形状は良好であるものの、面抵抗が実施例１〜６と比較して大きいため、全体として表示用電極パターンの抵抗値をそれほど低下させることができない。
このように、比較例１では、低抵抗薄膜３０のパターン形状は良好であるものの、面抵抗が実施例１〜６と比較して大きいため、全体として表示用電極パターンの抵抗値をそれほど低下させることができない。
（比較例２）
本比較例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏのみを用いた例である。本例では、比較例１と同様に、低抵抗薄膜３０を図７に示すような一層のみで構成した例である。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３００ｎｍのＭｏ薄膜を形成した。
本比較例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＭｏのみを用いた例である。本例では、比較例１と同様に、低抵抗薄膜３０を図７に示すような一層のみで構成した例である。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３００ｎｍのＭｏ薄膜を形成した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、Ｍｏ膜のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は硝酸セリウムアンモニウム，水，硝酸の混合液である。さらに、透明導電膜の膜厚調査目的のため、透明導電膜の一部を塩酸，硝酸の混合液でエッチングをした。
そして、比較例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、Ｍｏ膜の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
本例では、パターン形状については、オーバーエッチ寸法が０．７６μｍであり、実施例１〜６と比較してやや大きな値となっているもののクリアーなパターン形状を得た。また、面抵抗値、実施例１〜６の低抵抗薄膜３０と比較して５〜６倍程度高い抵抗値であった。
このように、比較例２では、低抵抗薄膜３０のパターン形状は良好である。しかしながら、面抵抗が実施例１〜６と比較して大きいため、全体として表示用電極パターンの抵抗値をそれほど低下させることができない。
このように、比較例２では、低抵抗薄膜３０のパターン形状は良好である。しかしながら、面抵抗が実施例１〜６と比較して大きいため、全体として表示用電極パターンの抵抗値をそれほど低下させることができない。
（比較例３）
本比較例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＡｌのみを用いた例である。本例では、比較例１と同様に、低抵抗薄膜３０を図７に示すような一層のみで構成した例である。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３００ｎｍのＡｌ薄膜を形成した。
本比較例は、基板１０にガラス基板、透明導電膜２０にＩＴＯ、低抵抗薄膜３０にＡｌのみを用いた例である。本例では、比較例１と同様に、低抵抗薄膜３０を図７に示すような一層のみで構成した例である。
本例でも、透明なガラス基板１０上に膜厚１５０ｎｍの透明導電膜２０（ＩＴＯ膜）を実施例１と同条件でスパッタリング法にて成膜した。
次に、透明ガラス基板１０上に形成された透明導電膜２０の上に、スパッタリング装置にて膜厚３００ｎｍのＡｌ薄膜を形成した。
その後、成膜完了基板を装置から取り出し、実施例１と同様に洗浄を実施した後に、レジストを塗布して、Ａｌ膜のみを選択エッチングして簡易パターンを形成した。この時のエッチング液は燐酸，硝酸，水の混合液である。さらに、透明導電膜の膜厚調査目的のため、透明導電膜の一部を塩酸，硝酸の混合液でエッチングをした。
そして、比較例１と同じ評価機器を使用し、同様に透明導電膜２０の表面形状（Ｒａ，Ｒｍａｘ），膜厚，抵抗値（面抵抗），透過率と、Ａｌ膜の膜厚，抵抗値（面抵抗），オーバーエッチ寸法，パターン形状を測定して膜評価を実施した。これらの得られた結果を表１に記す。
本例では、パターン形状については、オーバーエッチ寸法が０．９６μｍと実施例１〜６と比較してやや大きいもののエッヂの直線性が良く、クリアーなパターン形状を得た。また、面抵抗値は０．１１２Ω／□であり、実施例１〜６の低抵抗薄膜３０と比較してやや高いものの低抵抗な薄膜が得られた。
ただし、本例の構成では、湿度や温度に対する耐久性において、表面からの酸化が激しく、また、エッチング工程での水分，アルカリへの耐久性が低いため、利用上の注意が必要である。
ただし、本例の構成では、湿度や温度に対する耐久性において、表面からの酸化が激しく、また、エッチング工程での水分，アルカリへの耐久性が低いため、利用上の注意が必要である。
以上のように、比較例１〜３では、低抵抗薄膜３０を１層構造としている。比較例１〜３では、エッチング後の面抵抗値が０．１Ω／□よりも大きいか、オーバーエッチ寸法が０．７μｍよりも大きくなってしまう。面抵抗値が大きい場合は、全体として表示用電極パターンの抵抗をそれほど低下させることができない。また、面抵抗値が比較的小さな値である場合でも、１層構造であるため、表面からの酸化や、その後の表示装置形成工程におけるエッチング工程での水分やアルカリに対する耐久性が低く、取扱いが面倒となる不都合がある。
これに対して、実施例１〜６では、低抵抗薄膜３０を３層構造又は２層構造としている。この構成により、実施例１〜６では、低抵抗薄膜３０の面抵抗値をいずれも０．１Ω／□以下として、全体として表示用電極パターンの抵抗を低下させることができる。また、低抵抗薄膜３０のパターン形状としては、オーバーエッチ寸法が０．７μｍ以下と良好に形成することが可能である。
さらに、最上層には保護膜としての第３薄膜３０ｃが形成されているため、表面からの酸化や、その後のエッチング工程での水分やアルカリに対する耐久性を確保することができ、取扱いが極めて容易となる。
さらに、最上層には保護膜としての第３薄膜３０ｃが形成されているため、表面からの酸化や、その後のエッチング工程での水分やアルカリに対する耐久性を確保することができ、取扱いが極めて容易となる。
また、低抵抗薄膜３０の膜構成としては、上記構成に限らず、第１薄膜３０ａにＭｏまたはＭｏ合金、第２薄膜３０ｂにＡｌまたはＡｌ合金、第３薄膜３０ｃにＭｏ，Ｍｏ合金またはＮｉを適宜に選択して３層構成としてもよい。また、２層構成とする場合は、透明導電膜２０側からの積層順が、Ｍｏ−Ａｌ合金，Ｍｏの組合せや、Ｍｏ−Ａｌ合金，Ｎｉの組合せであってもよい。
１‥表示用電極膜
２‥表示用電極パターン
２ａ‥表示部
２ｂ‥配線引き回し部
１０‥基板
２０‥透明導電膜
３０‥低抵抗薄膜
３０ａ‥第１薄膜
３０ｂ‥第２薄膜
３０ｃ‥第３薄膜
２‥表示用電極パターン
２ａ‥表示部
２ｂ‥配線引き回し部
１０‥基板
２０‥透明導電膜
３０‥低抵抗薄膜
３０ａ‥第１薄膜
３０ｂ‥第２薄膜
３０ｃ‥第３薄膜
Claims (2)
- 基板上に、透明導電膜と、該透明導電膜上に形成される低抵抗薄膜パターンを有し、表示装置を形成するための表示用電極パターン製造方法であって、
基板上に透明導電膜を形成する透明導電膜形成工程と、
前記透明導電膜上に低抵抗薄膜を形成する低抵抗薄膜形成工程と、
前記低抵抗薄膜のみを選択的にエッチングしてパターニングする低抵抗薄膜パターニング工程と、を有し、
前記透明導電膜形成工程では、酸化インジウム又は酸化錫を主材料とし、Ｚｎ，Ｓｎ，Ｇａ，Ａｌ，Ｔａ，Ｖ，Ｎｂのうち１以上の材料を含む酸化物が添加された組成からなる前記透明導電膜を、スパッタリング法により前記基板の温度が１５０〜３００℃の範囲で結晶質の薄膜として形成し、
前記低抵抗薄膜パターニング工程では、燐酸，硝酸，水の混合液であるエッチング液によって前記透明導電膜にダメージを与えることなく、前記低抵抗薄膜のみを一括でエッチングし、
前記低抵抗薄膜形成工程では、Ｍｏ又はＭｏ合金からなる薄膜と，Ａｌ又はＡｌ合金からなる薄膜と，Ｍｏ，Ｍｏ合金又はＮｉからなる薄膜の３層の薄膜を、膜厚の合計が５００ｎｍ以下、面抵抗値が０．１Ω／□以下となるように積層して、前記低抵抗薄膜を形成することを特徴とする表示用電極パターン製造方法。 - 前記透明導電膜形成工程では、前記透明導電膜が、表面処理を行うことなく表面平均粗さＲａが１ｎｍ以下，表面突起Ｒｍａｘが１０ｎｍ以下、比抵抗が５．０×１０−４Ω・ｃｍ以下、（２２２），（４００），（４４０）の混在した結晶方位を有するように前記透明導電膜を形成することを特徴とする請求項１に記載の表示用電極パターン製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005287977A JP4971618B2 (ja) | 2005-09-30 | 2005-09-30 | 表示用電極パターン製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005287977A JP4971618B2 (ja) | 2005-09-30 | 2005-09-30 | 表示用電極パターン製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007101622A JP2007101622A (ja) | 2007-04-19 |
| JP4971618B2 true JP4971618B2 (ja) | 2012-07-11 |
Family
ID=38028656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005287977A Expired - Fee Related JP4971618B2 (ja) | 2005-09-30 | 2005-09-30 | 表示用電極パターン製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4971618B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007163995A (ja) * | 2005-12-15 | 2007-06-28 | Geomatec Co Ltd | 透明導電膜付き基板およびその製造方法 |
| JP5080180B2 (ja) * | 2006-09-29 | 2012-11-21 | 鶴見曹達株式会社 | 導電性高分子用エッチング液、及び、導電性高分子をパターニングする方法 |
| US8609994B2 (en) | 2008-09-24 | 2013-12-17 | Alliance For Sustainable Energy, Llc | Thin film electronic devices with conductive and transparent gas and moisture permeation barriers |
| JP4958020B2 (ja) * | 2009-03-31 | 2012-06-20 | 大日本印刷株式会社 | タッチパネルセンサ、タッチパネルセンサを作製するための積層体、および、タッチパネルセンサの製造方法 |
| JP2013193440A (ja) * | 2012-03-22 | 2013-09-30 | Sekisui Nano Coat Technology Co Ltd | 光透過性導電性フィルム、その製造方法及びその用途 |
| JP5984570B2 (ja) * | 2012-08-09 | 2016-09-06 | 日東電工株式会社 | 導電性フィルム |
| JP6140970B2 (ja) | 2012-10-12 | 2017-06-07 | 三菱電機株式会社 | 表示装置およびその製造方法 |
| JP6422676B2 (ja) * | 2014-06-04 | 2018-11-14 | 日東電工株式会社 | 透明導電性フィルム |
| JP6663668B2 (ja) * | 2015-09-10 | 2020-03-13 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
| JP6251782B2 (ja) * | 2016-08-02 | 2017-12-20 | 日東電工株式会社 | 導電性フィルム |
| JP7458164B2 (ja) * | 2019-10-23 | 2024-03-29 | 株式会社ジャパンディスプレイ | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3055237B2 (ja) * | 1991-08-29 | 2000-06-26 | セイコーエプソン株式会社 | 液晶表示パネル及びその製造方法 |
| JPH06250217A (ja) * | 1993-02-24 | 1994-09-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH1096937A (ja) * | 1996-09-24 | 1998-04-14 | Canon Inc | 液晶素子及びその製造方法 |
| JP3233086B2 (ja) * | 1997-12-17 | 2001-11-26 | 株式会社デンソー | Ｅｌ素子 |
| JP2000128698A (ja) * | 1998-10-22 | 2000-05-09 | Toyota Motor Corp | Ｉｔｏ材、ｉｔｏ膜及びその形成方法、並びにｅｌ素子 |
| JP2000171812A (ja) * | 1998-12-04 | 2000-06-23 | Canon Inc | 液晶素子 |
| JP2002083693A (ja) * | 2000-06-21 | 2002-03-22 | Nippon Sheet Glass Co Ltd | 透明導電膜付き基板及び該透明導電膜付き基板を使用した有機エレクトロルミネッセンス素子 |
| JP2002047559A (ja) * | 2000-07-31 | 2002-02-15 | Sumitomo Heavy Ind Ltd | Ｉｔｏ膜及びその成膜方法 |
| JP4620298B2 (ja) * | 2001-07-23 | 2011-01-26 | パイオニア株式会社 | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| JP2003163080A (ja) * | 2001-11-27 | 2003-06-06 | Asahi Glass Co Ltd | 有機ｅｌ素子用配線基板およびその製造方法 |
| JP4493902B2 (ja) * | 2002-10-15 | 2010-06-30 | 大阪府 | 透明導電膜の製造方法 |
| WO2004105055A1 (ja) * | 2003-05-26 | 2004-12-02 | Nippon Soda Co., Ltd. | 透明導電膜付透光性基板 |
| JP4363928B2 (ja) * | 2003-07-30 | 2009-11-11 | オプトレックス株式会社 | 有機エレクトロルミネッセンス表示素子 |
| JP4884674B2 (ja) * | 2004-01-16 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2005268616A (ja) * | 2004-03-19 | 2005-09-29 | Tosoh Corp | 透明導電膜およびその製造方法 |
| JP3928970B2 (ja) * | 2004-09-27 | 2007-06-13 | 株式会社アルバック | 積層型透明導電膜の製造方法 |
-
2005
- 2005-09-30 JP JP2005287977A patent/JP4971618B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007101622A (ja) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102018414B1 (ko) | 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스 | |
| JP5540517B2 (ja) | 画像表示装置 | |
| CN108885922B (zh) | 层叠透明导电膜、层叠布线膜及层叠布线膜的制造方法 | |
| JP2010157497A (ja) | 透明導電膜付き基板とその製造方法 | |
| JP2013510397A (ja) | 光電子デバイス用多層金属電極 | |
| KR102546803B1 (ko) | 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판 | |
| KR101314428B1 (ko) | 전극 및 이를 포함하는 전자소자 | |
| JP4971618B2 (ja) | 表示用電極パターン製造方法 | |
| KR101519888B1 (ko) | 하이브리드 투명전극 및 이의 제조방법 | |
| KR20150022964A (ko) | 산화막이 형성된 도전성 필름 및 그 제조방법 | |
| CN106504987B (zh) | 用于银层的蚀刻溶液组合物、使用其制作金属图案的方法和制作显示基板的方法 | |
| KR101977852B1 (ko) | 전도성 구조체 및 이의 제조방법 | |
| JP2017137572A (ja) | 積層透明導電膜、積層配線膜及び積層配線膜の製造方法 | |
| JP7114446B2 (ja) | 導電性フィルム、および、そのパターニング方法 | |
| KR102531401B1 (ko) | 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판 | |
| JP6494001B2 (ja) | 透明導電性基板及び透明積層構造体 | |
| JP6096869B2 (ja) | 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス | |
| JP6597284B2 (ja) | 積層透明導電膜、積層配線膜及び積層配線膜の製造方法 | |
| JP6565666B2 (ja) | 積層透明導電膜、積層配線膜及び積層配線膜の製造方法 | |
| KR101940757B1 (ko) | 전도성 구조체 및 이의 제조방법 | |
| CN110117792B (zh) | 金属层用蚀刻剂组合物和制造导电图案的方法 | |
| KR20090122546A (ko) | 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법 | |
| WO2017131183A1 (ja) | 積層透明導電膜、積層配線膜及び積層配線膜の製造方法 | |
| JP4521565B2 (ja) | 透明電極膜 | |
| JP2020037253A (ja) | 積層体およびターゲット材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4971618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |