JP4981282B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

本発明は、酸化物、該酸化物を用いた薄膜トランジスタ（ＴＦＴ）の製造方法に関する。

ＩＴＯは、透明電極として透過型の液晶デバイスなどに用いられているが、ＩＴＯの主原料であるＩｎ_２Ｏ_３は希少金属であり、今後も継続的に、所望の供給ができるかどうかが懸念されている。

そこで、ＩＴＯに代替し得る材料の研究開発が盛んに行われており、例えば酸化亜鉛膜（ＺｎＯ）、亜鉛―インジウム系酸化物（特許文献１）、亜鉛―インジウム系酸化物に所定量のガリウムなどを加えた酸化物（特許文献２）がある。

また、近年では、電極のみならず、たとえばトランジスタのチャネル層をも透明な膜で形成しようとする試みもある。

たとえば、ＺｎＯを主成分として用いた透明導電性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている（特許文献３）。

上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
一方、製造方法という観点から見た場合は、高導電性酸化物として、Ｚｎ、Ｇａ、Ｉｎを含んだ酸化物をスパッタ法で形成する方法が開示されている。（特許文献２、４）
また、透明導電性酸化物スパッタ成膜時に、水蒸気を添加し緻密で良質な膜を形成する方法、又は安定した透明導電性酸化物を製造する方法が開示されている。（特許文献５、６）
特開平０７−２３５２１９号公報 特開２０００−０４４２３６号公報 特開２００２−７６３５６号公報 特開平０８−２４５２２０号公報 特開昭６１−６４８７４号公報 特開２００１−３４２５５５号公報

しかし、ＺｎＯを主成分とした導電性透明酸化物では、酸素欠陥が入りやすく、キャリア電子が多数発生し、電気伝導度を小さくすることが難しい。
このために、ゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、ＴＦＴのノーマリーオフ動作を実現できない。また、トランジスタのオン・オフ比を大きくすることも難しい。

また、特許文献２に記載されているような非晶質酸化物膜をＴＦＴのチャネル層に用いたのでは、該非晶質膜の電子キャリア濃度は、１０^１８／ｃｍ^３以上であり、ノーマリーオフ型のＴＦＴチャネル層としては好ましくない。
ここで上記特許文献２に記載の非晶質酸化物膜とは、Ｚｎ_ｘＭ_ｙＩｎ_ｚＯ_{（ｘ+３ｙ/３ｚ/２）}（式中、ＭはＡｌ及びＧａのうち少なくとも一つの元素であり、比率x／yが０．２〜１２の範囲であり、比率ｚ／ｙが０．４〜１．４の範囲にあるものである。

透明アモルファス酸化物膜
従来、このような透明なアモルファス酸化物膜で、電子キャリア濃度が１０^１８／ｃｍ^３未満の膜を得ることはできていなかった。

そこで、本発明の目的は、電子キャリア濃度が１０^１８／ｃｍ^３未満の酸化物を安定して製造できる製造方法を提供することにある。

本発明の目的は、ノーマリーオフ型のＴＦＴを安定して製造できる製造方法を提供することでもある。

本発明者らは、ＩｎＧａＯ_３（ＺｎＯ）_ｍの膜及びこれに関する膜の成長条件に関する研究開発を精力的に進めた。その結果、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度が１０^１８／ｃｍ^３未満の透明アモルファス酸化物膜を作製可能となることを見出した。

本発明は、上記電子キャリア濃度を実現した膜自体に更なる改良を加えたり、これらの膜を用いて素子や装置を提供するものである。

以下、具体的に本発明について説明する。

本発明は、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを含む薄膜トランジスタの製造方法において、前記活性層はＩｎ、Ｚｎ及びＯを含み、電子キャリア濃度が１０ ^１８ ／ｃｍ ^３ 未満の透明アモルファス酸化物膜からなり、前記透明アモルファス酸化膜をスパッタ法により形成する工程を含み、前記透明アモルファス酸化膜を形成する工程は、成膜中の全圧は０．３Ｐａ以上６．６５Ｐａ以下であり、酸素ガス比は０．５ｖｏｌ．％以上１０ｖｏｌ．％以下であり、雰囲気ガス中に５．０×１０ ^−５ Ｐａ以上１．０×１０ ^−１ Ｐａ以下の分圧の水を含むことを特徴とする。

また、本発明は、前記スパッタ法における水蒸気分圧は、５．０×１０^−５Ｐａ以上１．０×１０^−１Ｐａ以下であることを特徴とする。

また、本発明は、前記スパッタ法における水蒸気分圧は、７．５×１０^−５Ｐａ以上５．０×１０^−２Ｐａ以下であることを特徴とする。

また、本発明は、前記スパッタ法における水蒸気分圧は、１．０×１０^−４Ｐａ以上１．５×１０^−２Ｐａ以下であることを特徴とする。

本発明によれば、透明なアモルファス酸化物膜を用いたＴＦＴにおいて、性能の高い素子を提供したり、それを用いた回路、装置などの提供が可能となる。

また、本発明によれば、透明なアモルファス酸化物膜を用いたＴＦＴを大面積に形成した回路、装置などの提供が可能となる。

透明アモルファス酸化物膜
まず、本発明者らが作製することに成功した電子キャリア濃度が１０^１８／ｃｍ^３未満の透明アモルファス酸化物膜について詳述する。

上記透明アモルファス酸化物膜とは具体的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ_３(ＺｎＯ)_ｍ (ｍは６未満の自然数)で表され、電子キャリア濃度が１０^１８／ｃｍ^３未満であるものである。
なお、この膜において、電子移動度が１ｃｍ^２／（Ｖ・秒）以上にすることも好ましい形態である。
上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が０．１μＡ未満のノーマリーオフで、オン・オフ比が１０^３超のトランジスタ特性を持ち、かつ可視光に透明でフレキシブルなＴＦＴを作成することができる。
なお、上記透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなる。
透明アモルファス酸化物膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
本発明においては、上記透明アモルファス酸化物膜の電子キャリア濃度を１０^１４／ｃｍ^３未満とすることでゲート絶縁膜として機能させることもできる。
本発明者らは、この透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなるという特異な特性を見出した。

そして、その膜を用いてＴＦＴを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性がさらに向上することを見出した。

透明アモルファス酸化物膜を薄膜トランジスタのチャネル層として用いると、電子移動度が１ｃｍ^２／（Ｖ・秒）以上、かつ電子キャリア濃度が１０^１８／ｃｍ^３未満とすることが好ましい。

さらに、好ましくは５ｃｍ^２／（Ｖ・秒）以上、かつ１０^１６／ｃｍ^３未満とすることが好ましい。

この範囲に電子移動度と電子キャリア濃度を制御することにより、オフ時（ゲート電圧無印加時）のドレイン・ソース端子間の電流を、１０μＡ未満、好ましくは０．１μＡ未満にすることができる。

また、該薄膜を用いれば、電子移動度が１ｃｍ^２／（Ｖ・秒）以上、好ましくは５ｃｍ^２／（Ｖ・秒）以上の時は、ピンチオフ後の飽和電流を１０μＡ超にできる。そしてオン・オフ比を１０^３以上とすることができる。

ＴＦＴでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。

したがって、本発明によれば、電子移動度が増加した分だけより飽和電流値を大きくすることができる。

この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。

なお、通常の化合物中では、電子数が増大すると、電子間の衝突により電子移動度は減少する。
上記ＴＦＴの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ（トップゲート）構造が採用できる。
さらに、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ（ボトムゲート）構造が採用できる。
（膜組成について）
結晶状態における組成がＩｎＧａＯ_３(ＺｎＯ)_ｍ(ｍは６未満の自然数)で表される透明アモルファス酸化物薄膜は、ｍの値が６未満の場合は８００℃以上の高温までアモルファス状態が安定に保たれる。

しかし、ｍの値が大きくなるにつれＩｎＧａＯ_３に対するＺｎＯの比が増大し、ＺｎＯ組成に近づくにつれ結晶化しやすくなる。
したがって、アモルファスＴＦＴのチャネル層としては、ｍの値が６未満であることが好ましい。

（成膜ガスの制御について）
Ｉｎ-Ｇａ-Ｚｎのアモルファス酸化物を得るには、ＩｎＧａＯ_３(ＺｎＯ)_ｍ(ｍは６未満の自然数)を有する多結晶焼結体をターゲットとして、雰囲気ガスとして、アルゴンガスと酸素ガスを用いたスパッタ蒸着法で作成した。

基板温度は１００℃にコントロールし、スパッタ圧力は０．５３Ｐａとし、水蒸気の分圧を１．２×１０^−３Ｐａとし、酸素ガス比が０．２％〜１３％で成膜した。

図１に示すように、酸素ガス比が０．５％以上で電子キャリア密度を１０^１８／ｃｍ^３未満に低下させることができた。

ただし、酸素ガス比が１０％以上のところでは、高抵抗過ぎるのか上手く測定できなかった。

酸素ガス比をさらに大きくすることにより、電子キャリア数を低下させることが予測できる。

さらに、電子キャリア密度と電子移動度との関係を図２に示した。

酸素ガス比が０．５％以上１０％以下のＩｎ−Ｇａ−Ｚｎ−Ｏから構成され透明アモルファス酸化物薄膜を活性層に用いたＴＦＴで、ノーマリーオフ、かつオン・オフ比を１０^３超のトランジスタを構成することができた。

また、スパッタ法で作成された薄膜では、図２に示すように、伝導電子数の増加とともに電子移動度が増加する。

上記のとおり、酸素ガス比を制御することにより、酸素欠陥を低減でき、その結果、特定の不純物イオンを添加することなしに、電子キャリア濃度を減少できる。

また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。

さらに、特定の不純物を添加せずに伝導電子数を減少できるので、不純物による散乱がなく、電子移動度を高く保つことができる。

上記した透明アモルファス酸化物膜を用いた薄膜トランジスタに用いるゲート絶縁膜としては、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、ＨｆＯ_２が好ましい。

さらに、本発明のＩｎ−Ｇａ−Ｚｎ−Ｏを含み、電子キャリア濃度が１０^１４／ｃｍ^３未満である酸化膜、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。
また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。
Ａｌ_２Ｏ_３膜を用いればリーク電流を低減できる。また、Ｙ_２Ｏ_３膜を用いればヒステリシスを小さくできる。
さらに、高誘電率のＨｆＯ_２膜を用いれば、電子移動度を大きくすることができる。
また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなＴＦＴを形成できる。
また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、ゲート端子、ソース端子及びドレイン端子を備えた３端子素子である。
そして、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いる。
動作時にはゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。

次に、本発明を具体的に説明する。

透明アモルファス酸化物膜ＴＦＴのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、高周波スパッタ法で行うだけでなく、以下の方法を用いることができる。

即ち、ＤＣスパッタ法、ＤＣスパッタ法にパルスを重畳する方法、高周波スパッタ法にＤＣを印加する方法、又は対向にある基板を電気的に浮かす方法も条件に合わせて行うことが好ましい。

これにより、通常のスパッタ法と同等又はそれ以上の品質の活性層又はゲート絶縁膜が大面積の基板上に堆積できる、という効果が得られる。

透明アモルファス酸化物膜ＴＦＴのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、雰囲気ガス中にアルゴンガスと酸素ガス以外に水蒸気を微量含むことによりスパッタ放電の安定化とスパッタターゲットの長時間安定性を維持することができる。

さらに、酸素ガスの活性化をも引き出すため、酸素ガスの消費も抑制できる以外にスパッタ放電の投入パワーを抑制することができ、必要以上の投入パワーによる堆積膜へのプラズマダメージ又は熱ダメージを抑えることができる。

また、アルゴンガス、酸素ガス、水蒸気を成膜室に導入する際、少なくとも３種類のガスが良く混合するように、成膜室に入る前に混合する。

本発明者らの知見によれば、効果的な水蒸気量としては、５．０×１０^−５Ｐａ以上１．０×１０^−１Ｐａ以下である。

好ましくは、７．５×１０^−５Ｐａ以上５．０×１０^−２Ｐａ以下である。

さらに、好ましくは１．０×１０^−４Ｐａ以上１．５×１０^−２Ｐａ以下である。

これにより、通常のスパッタ法以上の品質の活性層又はゲート絶縁膜が、大面積の基板上に均一に堆積できるという効果が得られる。

また、上記透明アモルファス酸化物膜を製造する際に、更なる改良を行っている。

具体的には、ＴＦＴのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、スパッタ圧力を０．３Ｐａ以上６．６５Ｐａ以下とすることで、所望の電子キャリア密度が得られ、長時間安定した品質を持つ堆積膜が形成できる。
スパッタ圧力がこの範囲より低い場合には、活性なイオン種が堆積膜をアタックし、ダメージを与えてしまったり堆積速度が極端に遅くなったりする。

また、スパッタ圧力がこの範囲より大きい場合には、ターゲット側に高密度プラズマが偏り、ターゲット−基板間距離を極端に近づけないと高い堆積速度が得られなくなる。

したがって、スパッタ圧力をこの範囲にすることにより、通常のスパッタ法以上の品質の活性層又はゲート絶縁膜が、大面積に高速で基板上に堆積できるという効果が得られる。
また、上記透明アモルファス酸化物膜を製造する際に、更なる改良を行っている。
具体的には、ＴＦＴのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、スパッタターゲットが大気に触れた場合、以下の処理を行うことが好ましい。

具体的には、スパッタターゲットの表面に発生するのノジュール等を除去するポリッシングすることでターゲット表面を平坦化処理を行うことが挙げられる。

また、大気に触れた際の吸着ガスを脱離するために、ターゲット表面の加熱、真空加熱、又は水素プラズマ処理等により、吸着ガス脱離処理を行うことも挙げられる。

この際、必要に応じてターゲット上に落ちる剥離した堆積膜を除去することが好ましい。

また、本スパッタの前に、プレスパッタをすることにより、より安定した堆積膜を維持することができる。

これにより、通常のスパッタ法以上の品質の活性層又はゲート絶縁膜が、大面積に高速で基板上に堆積できるという効果が得られる。

なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが重要である。

透明アモルファス酸化物膜の酸素量（酸素欠損量）の制御を、スパッタ時の圧力、水蒸気量、酸素ガス比及び基板温度により制御している。

しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御（低減又は増加）することも好ましいものである。

効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を０℃以上４５０℃以下、好ましくは、２５℃以上４００℃以下、さらに好ましくは１００℃以上３５０℃以下で行うのがよい。

なお、電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路又は装置に用いるかにもよるが、例えば１０^１４／ｃｍ^３以上である。

以上では、Ｉｎ−Ｇａ−Ｚｎを含み構成されるアモルファス酸化物を例示して説明しているが、Ｓｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物に適用できる。

さらに、アモルファス酸化物の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ_１−ｘＭ４_ｘ（０＜ｘ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、Ｇｅ又はＺｒから選ばれる。）に置換することもできる。

また、アモルファス酸化物の構成元素の少なくとも一部にＩｎを選択する場合、Ｉｎを、Ｉｎ_１−ｙＭ３_ｙ（０＜ｙ＜１、Ｍ３は、Ｌｕ又はＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ又はＹから選ばれる。）に置換することもできる。

また、アモルファス酸化物の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ_１−ｚＭ２_ｚ（０＜ｚ＜１、Ｍ２はＺｎより原子番号の小さい２族元素のＭｇ又はＣａから選ばれる。）に置換することもできる。

具体的に本発明に適用できるアモルファス材料は、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物などである。

もちろん、構成材料の組成比は必ずしも１：１である必要はない。

なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス層が形成され易くなる。

例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約２０原子％以上含まれる組成にするのがよい。

Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約８０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約１５原子％以上含まれる組成にするのがよい。

また、アモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるＸ線回折を行った場合に明瞭な回折ピークが検出されない（即ちハローパターンが観測される）ことで確認できる。

なお、本発明は、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。

なお、上記記載においては、透明アモルファス酸化物膜をＴＦＴのチャネル層を使用する場合に主眼をおいて説明したが、本発明はこのようにチャネル層に使用する場合に限定されるものではない。

（実施例１：アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜の作製）
雰囲気ガスとしてアルゴンガス、酸素ガス、水蒸気を含んだ高周波スパッタ法により成膜する場合について説明する。

スパッタ法は図３に示す装置を用いて行った。図３において、３０１は成膜室（チャンバー）、３０２はターゲット、３０３はシャッター、３０４は被成膜基板である。

３０５は加熱冷却機構付き基板保持手段、３１１はガス導入管、３０６はピラニ真空計、３０７はイオン真空計、３０８はゲートバルブ、３０９はターボ分子ポンプ、３１０はロータリーポンプである。

被成膜基板としてはＳｉＯ_２ガラス基板（コーニング社製１７３７）を用意した。成膜前処理としてはこの基板の超音波脱脂洗浄をアセトン、ＩＰＡ、超純水により各５分ずつ行った後、空気中１００℃で乾燥させた。

ターゲット材料としては、ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。

この焼結体は出発原料として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ（各４Ｎ試薬）を湿式混合（溶媒：エタノール）し、仮焼結(１０００度：２ｈ)乾式粉砕、本焼結(１５００℃：２ｈ)を経て作製した。

このターゲット３０２の電気伝導度は１０（Ｓ/ｃｍ）であり、半絶縁体状態であった。

成膜室３０１の到達真空は、４．０×１０^−４Ｐａであり、成膜中の水蒸気分圧は、８．０×１０^−４Ｐａとし、成膜中の全圧を０．５Ｐａで一定の値とし、酸素ガス比を０．２％〜１３％の範囲で変化させた。

水蒸気、アルゴンガス、酸素ガスは成膜室３０１に入る前に混合され、ガス導入管３１１より導入した。

また、基板温度は、１００℃とし、ターゲット３０２と被成膜基板３０４間の距離は４０(ｍｍ)であった。投入電力は、ＲＦ３５０Ｗであり、成膜レートは、７（ｎｍ/ｍｉｎ）で行った。

得られた膜に関し、測定対象面に対して入射角 ０．５度でＸ線を入射させＸ線回折測定を行った（薄膜法）。その結果明瞭な回折ピークは認められなかったことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜はアモルファスであるといえる。

さらに、酸素ガス比を３．５％にしたサンプルのＸ線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約１１０ｎｍであることが分かった。

蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ:Ｇａ:Ｚｎ＝０．９７:１．０３:４であった。

電気伝導度は、約１０^−２Ｓ／ｃｍ未満であった。電子キャリア濃度は約１０^１６／ｃｍ^３以下、電子移動度は約７ｃｍ^２／（Ｖ・秒）と推定される。

光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は約３．２ｅｖと求まった。

以上のことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜は、結晶のＩｎＧａＯ_３(ＺｎＯ)_４の組成に近いアモルファス層であり、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。

（ＭＩＳＦＥＴ素子の作製）
図４に示すトップゲート型ＭＩＳＦＥＴ素子を作製した。

まず、ガラス基板（１）上に上記のアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜の作製法により、チャンネル層（２）として用いる厚さ５０ｎｍの半絶縁性アモルファスＩｎＧａＯ_３(ＺｎＯ)_４膜を形成した。

さらにその上に、電子ビーム蒸着法でＴｉ及び金をそれぞれ５ｎｍ、３０ｎｍ積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。

最後にゲート絶縁膜（３）として用いるＹ_２Ｏ_３膜を所望のスパッタ法により成膜した。（厚み：１２０ｎｍ、比誘電率：約１５、リーク電流密度：０．５ＭＶ／ｃｍ印加時に１０^−３Ａ／ｃｍ^２）その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。

（ＭＩＳＦＥＴ素子の特性評価）
図５に、室温下で測定したＭＩＳＦＥＴ素子の電流−電圧特性を示す。

ドレイン電圧Ｖ_ＤＳの増加に伴い、ドレイン電流Ｉ_ＤＳが増加したことからチャネルがｎ型半導体であることが分かる。

これは、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体がｎ型であるという事実と矛盾しない。

Ｉ_ＤＳはＶ_ＤＳ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。

利得特性を調べたところ、Ｖ_ＤＳ＝４Ｖ印加時におけるゲート電圧Ｖ_ＧＳの閾値は約１．２Ｖであった。また、Ｖ_Ｇ＝５Ｖ時には、Ｉ_ＤＳ＝１．２×１０^−４Ａの電流が流れた。

これはゲートバイアスにより絶縁体側のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、１０^５超であった。

また、出力特性から電界効果移動度を算出したところ、飽和領域において約８ｃｍ^２(ＶＳ)^−１の電界効果移動度が得られた。

作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化はほとんど認められなかった。

（実施例２：アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜の作製）
次に、ＤＣスパッタ法により成膜する場合について説明する。実施例１と同様にスパッタ法は図３に示す装置を用いて行った。

図３において、３０２のターゲットに接続する不図示の高周波電源をＤＣ電源に変え、ＤＣスパッタを行った。

ターゲット材料としては、ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する実施例1よりも低抵抗な多結晶焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。このターゲット３０２の電気伝導度は１００（Ｓ/ｃｍ）であり導体であった。

成膜室３０１の到達真空は、５．０×１０^−４Ｐａであり、成膜中の水蒸気分圧は、２．０×１０^−３Ｐａとし、成膜中の全圧を０．５４Ｐａで一定の値とし、酸素ガス比を８％とした。

実施例１よりも水蒸気分圧、酸素ガス比とも多めにした。また、基板温度は、１２０℃とし、ターゲット３０２と被成膜基板３０４間の距離は５０(ｍｍ)であった。投入電力は、ＤＣ５５０Ｗであり、成膜レートは、８（ｎｍ/ｍｉｎ）で行った。

得られた膜に関し、測定対象面に対して入射角０．５度でＸ線を入射させＸ線回折測定を行った。
その結果明瞭な回折ピークは認められなかったことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜はアモルファスであるといえる。
さらに、Ｘ線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約１２０ｎｍであることが分かった。
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ:Ｇａ：Ｚｎ＝０．９８:１．０２:４であった。
電気伝導度は、約１０^−２Ｓ／ｃｍ未満であった。電子キャリア濃度は約１０^１６／ｃｍ^３以下、電子移動度は約７ｃｍ^２／（Ｖ・秒）と推定される。光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約３．２ｅＶと求まった。
以上のことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜は、結晶のＩｎＧａＯ_３(ＺｎＯ)_４の組成に近いアモルファス層であり、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。
（ＭＩＳＦＥＴ素子の作製）
実施例１と同様に、図４に示すトップゲート型ＭＩＳＦＥＴ素子を作製した。まず、ガラス基板（１）上に上記のアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜の作製法により、チャンネル層（２）として用いる厚さ４５ｎｍの半絶縁性アモルファスＩｎＧａＯ_３(ＺｎＯ)_４膜を形成した。

さらにその上に、電子ビーム蒸着法でＴｉ及び金をそれぞれ５ｎｍ、４０ｎｍ積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。

最後にゲート絶縁膜（３）として用いるＹ_２Ｏ_３膜を所望のスパッタ法により成膜した。（厚み：１３０ｎｍ、比誘電率：約１５、リーク電流密度：０．５ＭＶ／ｃｍ印加時に１０^−３Ａ／ｃｍ^２）その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。

（ＭＩＳＦＥＴ素子の特性評価）
実施例１と同様に、室温下でＭＩＳＦＥＴ素子の電流−電圧特性を測定した。

ドレイン電圧Ｖ_ＤＳの増加に伴い、ドレイン電流Ｉ_ＤＳが増加したことからチャネルがｎ型半導体であることが分かる。

これは、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体がｎ型であるという事実と矛盾しない。

Ｉ_ＤＳはＶ_ＤＳ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。

利得特性を調べたところ、Ｖ_ＤＳ＝５Ｖ印加時におけるゲート電圧Ｖ_ＧＳの閾値は約１．１Ｖであった。

また、Ｖ_Ｇ＝５Ｖ時には、Ｉ_ＤＳ＝１．０×１０^−４Ａの電流が流れた。

これはゲートバイアスにより絶縁体側のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は１０⁵超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７ｃｍ^２(Ｖｓ)^−１の電界効果移動度が得られた。

作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化はほとんど認められなかった。

（実施例３）
実施例１において、雰囲気ガスとして、導入した水蒸気量を変化させて、実施例１と同様に、ＴＦＴの試作した。

結果を図６に示した。この結果から、水蒸気分圧は、１．５×１０^−２Ｐａ以下でないと、酸化が進み過ぎるせいか、電子移動度が急激に落ち込んでしまう。

また、水蒸気分圧が低い方は、電子移動度は向上する傾向にあるが、電子キャリア濃度が増加するためか、オン／オフ比が低下する傾向にあり、１．０×１０^−４Ｐａ以下ではオン／オフ比が１０²以下となり、現実的では無くなる。

したがって、水蒸気分圧としては、１．５×１０^−２Ｐａ以下が好ましく、下限界は、電子移動度とオン／オフ比の最適値から設定すべきである。

（実施例４）
実施例１において、酸素ガス比を０．２％〜１３％の範囲で変化させたサンプルのＴＦＴを試作し評価した。

その結果を図７に示す。この結果から、酸素ガス比は、１０％以下でないと、酸化が進み過ぎるせいか、電子移動度が急激に落ち込んでしまう。

また、酸素ガス比が低い方は、電子移動度は向上する傾向にあるが、電子キャリア濃度が増加するためか、オン／オフ比が低下する傾向にある。したがって、酸素ガス比としては、０．５％以上１０％以下が好ましい範囲である。

（実施例５）
実施例１において、成膜中の全圧を０．１Ｐａ〜１０Ｐａの範囲で変化させＴＦＴを試作・評価した。その結果を図８に示す。

この結果から、成膜中の全圧は、０．３Ｐａ〜６．６５Ｐａの範囲が良好であり、０．３Ｐａ未満では、プラズマダメージが強すぎるせいか、又は堆積速度が速すぎるせいか、電子移動度が急激に低下してしまう。

また、成膜中の全圧を高くすると、プラズマダメージは緩和され、堆積速度も低下する傾向にある。

しかし、気相中での酸素との反応が増え、むしろ酸化が進み、高抵抗な膜となるため、電子キャリア密度は低下し、電子移動度は低下する傾向となる。

したがって、成膜中の全圧は６．６５Ｐａ超では、所望の電子移動度は得られない。

（実施例６）
実施例1において、同様な成膜を７回繰り返し、７００個のＴＦＴを試作した。

この時、大気に接したスパッタターゲットの表面を処理して成膜した場合と、全く処理しないで成膜した場合について、電子移動度が５以上、オン／オフ比が１０^５以上の歩留まりで比較した。

また、今回の表面処理は、スパッタターゲットの表面に発生するのジュール等を除去するポリッシング及びターゲット上に落ちる剥離した堆積膜を除去することも表面処理として行った。その結果を図９に示す。
この結果から、表面を処理したものは、回数が増えても合格個数は変化無く、総計合格率も９９．７％であるのに対し、表面処理をしないものは回数が増すごとに、合格個数が減少する傾向が認められた。
そして７回目の実験では、６５個しか合格できず、総計合格率も８９．３％に留まった。このことから、大気に接したスパッタターゲットの表面処理を行うことは、高い歩留まりを維持するために有効であることが分かった。

（実施例７）
実施例１において、同様な成膜を８回繰り返し、８００個のＴＦＴを試作した。

この時、スパッタターゲットが大気に触れた際、本スパッタの前にプレスパッタをして成膜した場合と、全くプレスパッタしないで成膜した場合について、電子移動度が５以上、オン／オフ比が１０^５以上の歩留まりで比較した。

また、今回のプレスパッタは、７分とした。その結果を図１０に示す。この結果から、スパッタターゲットが大気に触れた際、本スパッタの前にプレスパッタをすることで、安定した歩留まりが得られることがわかる。

スパッタターゲットが大気に触れた際、その時の湿度等の影響を受け、堆積初期膜が低抵抗過ぎたり、あるいは高抵抗過ぎたりして、ばらつくものと考えられる。

（実施例８）
実施例１において、チャネル層に用いたＩｎ-Ｇａ-ＺｎＯのスパッタターゲットより、Ｇａ_２Ｏ_３を若干多めに含んだターゲットを用い、酸素ガス比を変えながら、Ｉｎ-Ｇａ-Ｚｎ-Ｏを含み構成されたゲート絶縁層をＹ_２Ｏ_３膜の代わりに形成した。

サンプルにおいて電子キャリア密度が１×１０^−１４よりも酸素ガス比を高めにして、ゲート絶縁層を作成した。

トランジスタのオン・オフ比は、１０^４超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約３ｃｍ^２(Ｖｓ)^−１の電界効果移動度が得られた。

このことから、Ｉｎ-Ｇａ-Ｚｎ-Ｏを含み構成された電子キャリア密度が１×１０^−１４未満のゲート絶縁層が有効に動作することが確認された。

本発明に係る透明アモルファス酸化物膜は、当該膜をチャネル層に用いたトランジスタはＬＣＤや有機ＥＬディスプレイのスイッチング素子として利用できる。

また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電子キャリア濃度と成膜中の酸素ガス比との関係を示すグラフである。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電子移動度と電子キャリア濃度との関係を示すグラフである。 本発明に用いた代表的なスパッタ装置を示す模式図である。 実施例１で作製したトップゲート型ＭＩＳＦＥＴ素子構造を示す模式図である。 実施例１で作製したトップゲート型ＭＩＳＦＥＴ素子の電流−電圧特性を示すグラフである。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電子移動度と水蒸気分圧との関係を示すグラフである。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電子移動度と酸素ガス比との関係を示すグラフである。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電子移動度とスパッタ圧力との関係を示すグラフである。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の成膜回数と所望の特性が得られたＴＦＴの個数との関係を示す表である。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の成膜回数と所望の特性が得られたＴＦＴの個数との関係を示す表である。

符号の説明

３０１ 成膜室
３０２ ターゲット
３０３ シャッター
３０４ 被成膜基板
３０５ 基板保持手段
３０６ ピラニ真空計
３０７ イオン真空計
３０８ ゲートバルブ
３０９ ターボ分子ポンプ
３１０ ロータリーポンプ
３１１ ガス導入室

Claims (10)

1. 活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを含む薄膜トランジスタの製造方法において、
   前記活性層はＩｎ、Ｚｎ及びＯを含み、電子キャリア濃度が１０ ^１８ ／ｃｍ ^３ 未満の透明アモルファス酸化物膜からなり、
   前記透明アモルファス酸化膜をスパッタ法により形成する工程を含み、
   前記透明アモルファス酸化膜を形成する工程は、
   成膜中の全圧は０．３Ｐａ以上６．６５Ｐａ以下であり、
   酸素ガス比は０．５ｖｏｌ．％以上１０ｖｏｌ．％以下であり、
   雰囲気ガス中に５．０×１０ ^−５ Ｐａ以上１．０×１０ ^−１ Ｐａ以下の分圧の水を含むことを特徴とする薄膜トランジスタの製造方法。
2. 前記スパッタ法は、ＤＣスパッタ法であることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
3. 前記スパッタ法における水の分圧は、７．５×１０^−５Ｐａ以上５．０×１０^−２Ｐａ以下であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
4. 前記スパッタ法における水の分圧は、１．０×１０^−４Ｐａ以上１．５×１０^−２Ｐａ以下であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
5. 前記スパッタ法における雰囲気ガスとして、アルゴンガスと酸素ガスを少なくとも用いることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
6. 前記スパッタ法におけるスパッタ時の、雰囲気の温度は４５０℃以下であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
7. 前記スパッタ法により活性層を形成する工程の前に、スパッタターゲット表面を平坦化処理又は吸着ガス脱離処理を行う工程をさらに有することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
8. 前記スパッタ法において本スパッタの前にプレスパッタすることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
9. 前記ゲート絶縁膜が、スパッタ法により形成される工程を含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
10. 前記ゲート絶縁膜が、Ｉｎ、Ｚｎ及びＯを含み、電子キャリア濃度が１０^１４／ｃｍ^３未満であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。

Images