JP4982098B2 - 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 - Google Patents
電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 Download PDFInfo
- Publication number
- JP4982098B2 JP4982098B2 JP2006094630A JP2006094630A JP4982098B2 JP 4982098 B2 JP4982098 B2 JP 4982098B2 JP 2006094630 A JP2006094630 A JP 2006094630A JP 2006094630 A JP2006094630 A JP 2006094630A JP 4982098 B2 JP4982098 B2 JP 4982098B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistance change
- crystal
- semiconductor device
- fluorite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
アモルファスなZrおよびHfの少なくとも一方を主成分として含む金属酸化物または金属酸窒化物を有する膜が設けられていてもよい。
組成式がM2ON2(ここでMはZr、Hfのいずれか一種類以上)によって記述されしかも結晶の属する空間群がIa/3(国際表記の206番)、
組成式がM7O8N4(ここでMはZr、Hfのいずれか一種類以上)によって記述されしかも結晶の属する空間群がR/3(国際表記の146番)、
組成式がM7O2(4p+3)/pN4(p−1)/p(ここでMはZr、Hfのいずれか一種類以上、pは1以上の整数でかつ、pが奇数であるかまたはpが6の倍数である場合)によって記述されしかも結晶の属する空間群がP/3(国際表記の143番)
および組成式がM7O2(4p+3)/pN4(p−1)/p(ここでMはZr、Hfのいずれか一種類以上、pは1以上の整数でかつ、pが6の倍数に2を足した整数であるかまたはpが6の倍数に4を足した整数である場合)によって記述されしかも結晶の属する空間群がR/3(国際表記の146番)
のいずれかであってもよい。
前記第1の膜上に、800℃以下の温度で結晶化する物質を含む第2の膜を成膜するステップと、800℃を超える温度でアニールを施すことによって前記第1の膜と前記第2の膜との界面におけるエネルギーが最も低くなる方向が前記第1の膜の主面に実質的に垂直なるように配向させるステップと、を備えたことを特徴とする。
本発明の第1実施形態による半導体装置を図1に示す。本実施形態の半導体装置は電気抵抗変化素子(不揮発性記憶素子)1を備えている。この電気抵抗変化素子1は、基板11上に設けられ、抵抗変化膜4と、この抵抗変化膜4を挟むように形成された2つの電極2、6とを備えている。抵抗変化膜4は図1に示すように、111方向が基板11に対して垂直となるような配向を持っている。
次に、本発明の第2実施形態による半導体装置を説明する。
次に、本発明の第3実施形態による半導体装置を説明する。
次に、本発明の第4実施形態による半導体装置を説明する。
次に、本発明の第5実施形態による半導体装置を、図11を参照して説明する。本実施形態の半導体装置は、図1に示す第1実施形態の半導体装置において、電気抵抗変化素子1を、図11に示す電気抵抗変化素子1Aに置き換えた構成となっている。本実施形態に係る電気抵抗変化素子1Aは、図1に示す電気抵抗変化素子において、抵抗変化膜4を非晶質膜7と、膜厚方向(膜面に垂直な方向)に絶縁破壊誘導路を有する膜8との積層膜に置き換えた構成となっている。
次に、本発明の第6実施形態による半導体装置を説明する。
次に、本発明の第7実施形態による半導体装置を説明する。
次に、本発明の第8実施形態による半導体装置の製造方法を図16乃至図18を参照して説明する。本実施形態の製造方法によって製造される半導体装置は、少なくとも1個のメモリセルを有する記憶装置であって、メモリセルは、上記第1乃至第7実施形態のいずれかの電気抵抗変化素子、例えば第1実施形態の電気抵抗変化素子1と、選択トランジスタとを備えている。
次に、本発明の第9実施形態による半導体装置の製造方法を、図16乃至図18を参照して説明する。本実施形態の製造方法によって製造される半導体装置は記憶装置であって、第8実施形態の製造方法によって製造される抵抗変化膜の窒素の組成を変えた構成となっている。
次に、本実施形態の半導体装置を、図20を参照して説明する。本実施形態の半導体装置は、選択トランジスタ型(1T1R型)配置の集積記憶装置であって、その模式的な構成を図20に示す。本実施形態の集積記憶装置は、上記第1乃至第7実施形態で説明した電気抵抗変化素子を、メモリセルの不揮発性記憶素子183として用いた構成となっている。この場合、メモリセルは、不揮発性記憶素子183と、選択トランジスタ182とを備えている。メモリセルをこのような構成にすると、高速動作が可能となる利点があるが、メモリセルが大きくなる欠点がある。なお、メモリセルは、ビット線185と、ワード線184の交差領域に設けられる。不揮発性記憶素子183の一端はビット線185に接続され、他端は選択トランジスタ182のソース・ドレインの一方に接続される。選択トランジスタ182のソース・ドレインの他方が読み出しワード線186に接続され、ゲートがワード線184に接続される。
2 電極
4 抵抗変化膜
6 電極
7 非晶質膜
8 絶縁破壊誘導路を有する膜
11 基板
20 選択トランジスタ
22a、22b ソース/ドレイン領域
24 ゲート絶縁膜
24a 界面層
24b 界面層
26 電極
Claims (11)
- ZrおよびHfの少なくとも一方の元素を主成分として含む金属酸窒化物を有し、前記金属酸窒化物が蛍石型構造、蛍石型構造において陰イオンサイトが欠損した構造、立方晶の蛍石型結晶系が六方晶の結晶系となる状態に歪んだ構造、立方晶の蛍石型結晶系が菱面体晶の結晶系となる状態に歪んだ構造のいずれかである結晶構造を有する抵抗変化膜と、
前記抵抗変化膜を挟むように設けられた1対の第1および第2電極と、
を備え、
前記抵抗変化膜の結晶構造は、一部または全部にBevanクラスターを有し、Vを蛍石型結晶構造における陰イオンサイトに陰イオンが存在しない空孔、Mを上記金属酸窒化物の金属元素、Sを蛍石型結晶構造における最大の8面体型空隙サイトとしたとき、前記Bevanクラスターのユニットセルにおける「−S−V−M−V−S−」となる直鎖状の連鎖の配列の方向が前記膜の主面に対して実質的に垂直である結晶の向きを有することを特徴とする電気抵抗変化素子。 - 前記抵抗変化膜は、少なくとも2個以上のBevanクラスターが「−V−M−V−」方向に接することで、「−S−(V−M−V−S−)n」(ただしnは2以上の整数)となる連鎖を有し、前記連鎖の方向が前記抵抗変化膜の主面に対して実質的に垂直であるような結晶の向きを有することを特徴とする請求項1記載の電気抵抗変化素子。
- 前記第1および第2電極の少なくとも一方の電極と、前記抵抗変化膜との間に、アモルファスなZrおよびHfの少なくとも一方を主成分として含む金属酸化物または金属酸窒化物を有する膜が設けられていることを特徴とする請求項1または2記載の電気抵抗変化素子。
- 前記抵抗変化膜は、酸窒化物を有し、窒素の含有比率が10.0原子%以上57.1原子%以下であることを特徴とする請求項1乃至3のいずれかに記載の電気抵抗変化素子。
- 前記抵抗変化膜の連鎖の方向が、前記抵抗変化膜の主面の法線に対して10度以下の角度であることを特徴とする請求項1乃至4のいずれかに記載の電気抵抗変化素子。
- 前記抵抗変化膜中の結晶は、
組成式がM2ON2(ここでMはZr、Hfのいずれか一種類以上)によって記述されしかも結晶の属する空間群がIa/3(国際表記の206番)、
組成式がM7O8N4(ここでMはZr、Hfのいずれか一種類以上)によって記述されしかも結晶の属する空間群がR/3(国際表記の146番)、
組成式がM7O2(4p+3)/pN4(p−1)/p(ここでMはZr、Hfのいずれか一種類以上、pは1以上の整数でかつ、pが奇数であるかまたはpが6の倍数である場合)によって記述されしかも結晶の属する空間群がP/3(国際表記の143番)
および組成式がM7O2(4p+3)/pN4(p−1)/p(ここでMはZr、Hfのいずれか一種類以上、pは1以上の整数でかつ、pが6の倍数に2を足した整数であるかまたはpが6の倍数に4を足した整数である場合)によって記述されしかも結晶の属する空間群がR/3(国際表記の146番)
のいずれかであることを特徴とする請求項1乃至5のいずれかに記載の電気抵抗変化素子。 - 請求項1乃至6のいずれかに記載の前記電気抵抗変化素子を、記憶装置の不揮発性記憶素子として備えていることを特徴とする半導体装置。
- 前記電気抵抗変化素子に一端が接続されたトランジスタを備えていることを特徴とする請求項7記載の半導体装置。
- 請求項1乃至6のいずれかに記載の前記電気抵抗変化素子と、前記電気抵抗変化素子に一端が接続されたトランジスタとを含む不揮発性ロジック素子を備えていることを特徴する半導体装置。
- 請求項1乃至9のいずれかに記載の半導体装置の製造方法であって、
基板上にZrおよびHfの少なくとも一方を主成分として含む前記金属酸窒化物からなる第1の膜を成膜するステップと、
前記第1の膜上に、800℃以下の温度で結晶化する物質を含む第2の膜を成膜するステップと、
800℃を超える温度でアニールを施すことによって前記第1の膜と前記第2の膜との界面におけるエネルギーが最も低くなる方向が前記第1の膜の主面に実質的に垂直になるように配向させるステップと、
を備え、前記第1の膜は、前記アニール後にZrおよびHfの少なくとも一方の元素を主成分として含む金属酸窒化物を有し、前記金属酸窒化物が蛍石型構造、蛍石型構造において陰イオンサイトが欠損した構造、立方晶の蛍石型結晶系が六方晶の結晶系となる状態に歪んだ構造、立方晶の蛍石型結晶系が菱面体晶の結晶系となる状態に歪んだ構造のいずれかである結晶構造を有し、
前記結晶構造は、一部または全部にBevanクラスターを有し、Vを蛍石型結晶構造における陰イオンサイトに陰イオンが存在しない空孔、Mを上記金属酸窒化物の金属元素、Sを蛍石型結晶構造における最大の8面体型空隙サイトとしたとき、前記Bevanクラスターのユニットセルにおける「−S−V−M−V−S−」となる直鎖状の連鎖の配列の方向が前記膜の主面に対して実質的に垂直である結晶の向きを有することを特徴とする半導体装置の製造方法。 - 800℃以下の温度で結晶化する前記物質は、シリコンを主成分とすることを特徴とする請求項10記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006094630A JP4982098B2 (ja) | 2006-03-30 | 2006-03-30 | 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006094630A JP4982098B2 (ja) | 2006-03-30 | 2006-03-30 | 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007273548A JP2007273548A (ja) | 2007-10-18 |
| JP4982098B2 true JP4982098B2 (ja) | 2012-07-25 |
Family
ID=38676079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006094630A Expired - Fee Related JP4982098B2 (ja) | 2006-03-30 | 2006-03-30 | 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4982098B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4857014B2 (ja) * | 2006-04-19 | 2012-01-18 | パナソニック株式会社 | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
| JP4655021B2 (ja) * | 2006-10-12 | 2011-03-23 | セイコーエプソン株式会社 | 可変抵抗素子 |
| JP5332149B2 (ja) * | 2007-08-20 | 2013-11-06 | 富士通株式会社 | 抵抗変化素子、抵抗変化メモリおよびそれらの作製方法 |
| JP5208538B2 (ja) * | 2008-02-21 | 2013-06-12 | 株式会社東芝 | 半導体記憶素子 |
| JP5512525B2 (ja) | 2008-09-08 | 2014-06-04 | 株式会社東芝 | 不揮発性記憶素子及び不揮発性記憶装置 |
| WO2010029645A1 (ja) * | 2008-09-12 | 2010-03-18 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
| JP4774109B2 (ja) | 2009-03-13 | 2011-09-14 | シャープ株式会社 | 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法 |
| WO2011024271A1 (ja) * | 2009-08-26 | 2011-03-03 | 株式会社 東芝 | 不揮発性記憶素子及び不揮発性記憶装置 |
| KR101902392B1 (ko) | 2011-10-26 | 2018-10-01 | 엘지이노텍 주식회사 | 발광 소자 |
| JP6009867B2 (ja) * | 2012-08-31 | 2016-10-19 | 株式会社東芝 | 不揮発性記憶装置 |
| JP6581446B2 (ja) * | 2015-09-09 | 2019-09-25 | 東芝メモリ株式会社 | 絶縁膜及び記憶装置 |
| EP3654378A1 (en) * | 2018-09-19 | 2020-05-20 | Shenzhen Goodix Technology Co., Ltd. | Memristor electrode and method for manufacturing same, memristor, and resistive random access memory |
| JP2021150523A (ja) | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61146713A (ja) * | 1984-12-21 | 1986-07-04 | Asahi Chem Ind Co Ltd | チタン酸バリウムの製造方法 |
-
2006
- 2006-03-30 JP JP2006094630A patent/JP4982098B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007273548A (ja) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2548238B1 (en) | Method of forming bottom electrodes for use with metal oxide resistivity switching layers | |
| JP4982098B2 (ja) | 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 | |
| US7888711B2 (en) | Continuous plane of thin-film materials for a two-terminal cross-point memory | |
| US8237142B2 (en) | Continuous plane of thin-film materials for a two-terminal cross-point memory | |
| US8603854B2 (en) | Preparation method for resistance switchable conductive filler for ReRAM | |
| TW201232544A (en) | Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same | |
| US7580276B2 (en) | Nonvolatile memory element | |
| EP2361438B1 (en) | Electrically actuated device and method of controlling the formation of dopants therein | |
| TW200913171A (en) | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same | |
| JP2008235704A (ja) | 半導体素子および半導体集積回路 | |
| US9224951B1 (en) | Current-limiting electrodes | |
| US9831426B2 (en) | CBRAM device and manufacturing method thereof | |
| US10249818B1 (en) | Memory element | |
| JP5464148B2 (ja) | 抵抗変化素子 | |
| US20130062590A1 (en) | Method for manufacturing nonvolatile storage device and nonvolatile storage device | |
| KR101481920B1 (ko) | 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀 | |
| KR20220074677A (ko) | 반도체 소자 | |
| US20090050868A1 (en) | Nonvolatile Memory Element | |
| KR20170107453A (ko) | 음의 저항 온도 계수 재료를 갖는 저항 메모리 어레이 | |
| US20250311238A1 (en) | Selection device, manufacturing method therefor, and non-volatile memory device comprising selection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |