JP4982918B2

JP4982918B2 - 液晶表示用基板及びその製造方法

Info

Publication number: JP4982918B2
Application number: JP2000312812A
Authority: JP
Inventors: 大輔伊賀
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-10-13
Filing date: 2000-10-13
Publication date: 2012-07-25
Anticipated expiration: 2020-10-13
Also published as: JP2002124677A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示用基板及びその製造方法に関し、特に、同一基板上に薄膜トランジスタと蓄積容量とが形成されるアクティブマトリクス型液晶表示用基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化に伴いＭＯＳトランジスタのゲート長が短くなり、ホットキャリアの注入やショートチャネル効果によりトランジスタの信頼性が低下するという問題が生じている。そこで、ドレイン近傍の高電界領域におけるデバイスの信頼性の低下を防止するために、不純物濃度に勾配を設けたＬＤＤ(Lightly Doped Drain)構造が広く用いられている。このＬＤＤ構造は、ゲートとソース／ドレイン間の基板表面に不純物濃度の低いオフセットゲート層を形成することによって、パンチスルー電圧やホットキャリア耐圧を高めるものである。
【０００３】
ここで、Ｓｉ基板上に形成される一般的なＬＤＤ構造のＭＯＳＦＥＴの製造方法について図６を参照して説明する。まず、図６（ａ）に示すように、Ｓｉ基板１３上にＬＯＣＯＳ法により分離酸化膜１４を形成し、この分離酸化膜１４で挟まれたフィールド領域に、熱酸化法によりシリコン酸化膜からなるゲート絶縁膜５を形成した後、減圧ＣＶＤ法等を用いてポリシリコンを成長させ、フォトリソグラフィー技術及びドライエッチング技術を用いてゲート電極６を形成する。その後、ゲート電極６をマスクとしてイオン注入法により基板全面に低濃度のイオンを注入し、所定の条件でアニールを行い、低濃度注入領域３ａ、３ｂを形成する。
【０００４】
次に、図６（ｂ）に示すように、減圧ＣＶＤ法等により基板全面にシリコン酸化膜等を堆積し、異方性ドライエッチングによりシリコン酸化膜をエッチバックして、ゲート電極６の側壁にサイドウォール酸化膜１５を形成する。そして、図６（ｃ）に示すように、ゲート電極６及びサイドウォール酸化膜１５をマスクとして高濃度のイオン注入を行い、高濃度注入領域４ａ、４ｂを形成する。すると、サイドウォール酸化膜１５直下ではオフセットゲート層となる低濃度注入領域３ａ、３ｂが、その外側には高濃度注入領域４ａ、４ｂが自己整合的に形成される。
【０００５】
このようなＬＤＤ構造のＭＯＳＦＥＴにおいては、ドレイン側では低濃度注入領域３ａによってパンチスルー電圧及びホットキャリア耐圧を高めることができるが、サイドウォール酸化膜１５直下のオフセット層がゲート電極６に対して対称に形成されるため、ソース側では低濃度注入領域３ｂによって寄生抵抗が高くなり、トランジスタのＯＮ抵抗が上昇してしまう。
【０００６】
そこで、この問題を解決するために、特開平１０−７０１９６号公報、特開平１０−１２８８１号公報等に、低濃度注入領域３ａ、３ｂをゲート電極６に対して非対称に形成する方法が記載されている。この非対称型ＬＤＤ構造のＭＯＳＦＥＴをＳｉ基板上に形成する方法について説明すると、まず、前記した対称型ＬＤＤ構造の場合と同様に、Ｓｉ基板１３上にゲート絶縁膜５としてシリコン酸化膜を形成した後、減圧ＣＶＤ法等を用いてポリシリコンを堆積し、所定の形状にエッチングしてゲート電極６を形成する。そして、このゲート電極６をマスクとしてイオン注入法により基板全面に低濃度のイオンを注入し、所定の条件でアニールを行って低濃度注入領域３ａ、３ｂを形成する。
【０００７】
次に、減圧ＣＶＤ法等により基板全面にシリコン酸化膜等を堆積し、異方性ドライエッチングによりシリコン酸化膜をエッチバックするが、その際、プラズマエッチングのイオンの打ち込み角度を垂直から所定の角度だけ傾けてドライエッチングを行うことにより、ゲート電極６側壁に左右非対称の厚みを持ったサイドウォール酸化膜１５ａ、１５ｂを形成する。そして、ゲート電極６及びサイドウォール酸化膜１５ａ、１５ｂをマスクとして高濃度のイオン注入を行い、高濃度注入領域４ａ、４ｂを形成することにより、図７に示すように、ソース側（図の左側）の低濃度注入領域３ｂがドレイン側の低濃度注入領域３ａよりも短い、非対称のＬＤＤ構造が形成される。
【０００８】
【発明が解決しようとする課題】
上述した方法で形成した左右非対称のＬＤＤ構造によって、ホットキャリアの注入を抑制し、かつ、ソース領域でのトランジスタのＯＮ抵抗を減少させることができるが、上記手法はＳｉ基板１３上に形成されるＭＯＳトランジスタにおいて有効な製造方法であり、液晶表示装置のアクティブマトリクス基板に形成される薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）にそのまま適用することは困難である。その理由は、液晶表示用基板にはガラス基板等が用いられるため、シリコン酸化膜からなるサイドウォール酸化膜１５をエッチングする際にガラス基板もエッチングされてしまい、また、ガラス基板の耐熱温度を考慮すると、製造工程中の温度は５５０℃以下に抑えければならず、半導体層形成プロセスに制約が生じる等の問題があるからである。
【０００９】
そこで、例えば、特開平２−８１４３９号公報には、ガラス基板上にゲート絶縁膜を介して形成するゲート電極にシリサイド膜を形成し、このシリサイド膜をマスクとしてイオン注入を行う方法が記載されている。この方法について図８を参照して説明すると、まず、図８（ａ）に示すように、ガラス基板１上に減圧ＣＶＤ法等により半導体層２を堆積し、ドライエッチングにより所定の形状に加工した後、ゲート絶縁膜５を形成し、その上にポリシリコン等からなるゲート電極６を形成する。その後、このゲート電極６をマスクとして半導体層２に低濃度のイオンを注入し、低濃度注入領域３を形成する。
【００１０】
次に、図８（ｂ）に示すように、ゲート電極６表面にＴｉ等の金属をスパッタ法等により成膜した後、金属膜をシリサイド化することによりシリサイド膜１６からなるサイドウォールを形成する。その後、図８（ｃ）に示すように、ゲート電極６及びシリサイド膜１６をマスクとして半導体層２に高濃度のイオン注入を行い、高濃度注入領域４を形成する。
【００１１】
しかしながら、この方法では、ゲート電極６側壁に成長したシリサイド膜１６によってオフセット領域の幅が決定されることになるが、ゲート電極６側壁に成膜する金属膜の膜厚を正確に制御することは困難であり、また、シリサイド膜１６がゲート電極６の左右両側に対称に形成されるため、非対称のＬＤＤ構造を形成することができない。また、金属膜を堆積した後、シリサイド化してサイドウォールを形成する方法に代えて、シリサイド膜１６を堆積した後、異方性エッチングによりサイドウォールを形成する方法を用いた場合には、異方性エッチングの工程が追加されるために製造工程が複雑になってしまう。
【００１２】
更に、アクティブマトリクス基板上にＴＦＴと共に蓄積容量部を形成する場合には、この蓄積容量部にも高濃度のイオン注入を行わなければならないが、上述した方法では、蓄積容量部への高濃度イオン注入工程を別途追加する必要があり、工程の増加を招いてしまう。
【００１３】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、同一基板上にＴＦＴと蓄積容量とが形成される液晶表示用基板において、蓄積容量形成のためのイオン注入工程を別途追加することなく、かつ、ソース領域でのキャリアの注入による信頼性の低下を防止することができる非対称ＬＤＤ構造のＴＦＴを有する液晶表示用基板及びその製造方法を提供することにある。
【００１４】
【問題を解決するための手段】
上記目的を達成するため、本発明は、絶縁基板上に設けられた薄膜トランジスタ領域及び蓄積容量領域に半導体層を備え、前記薄膜トランジスタ領域の前記半導体層には低濃度注入領域と高濃度注入領域とからなり、ソース電極側の高濃度領域とソース電極側のゲート電極の端部との距離がドレイン電極側の高濃度領域とドレイン電極側のゲート電極の端部との距離よりも短い非対称ＬＤＤ構造が形成され、前記蓄積容量領域の前記半導体層には高濃度注入領域が形成される液晶表示用基板の製造方法において、前記半導体層配設後、少なくとも前記半導体層を覆う犠牲層を介して、ゲート電極形成領域のソース／ドレイン両電極方向に所定のマージンを見込んで形成したレジストパターンをマスクとして、前記薄膜トランジスタ領域と前記蓄積容量領域とに同時に高濃度のイオン注入を行い、前記レジストパターン及び前記犠牲層を除去した後、少なくとも前記半導体層を覆うゲート絶縁膜を介して形成したゲート電極をマスクとして、前記高濃度のイオン注入よりも高い注入エネルギーで、前記薄膜トランジスタ領域に自己整合的に低濃度のイオン注入を行うものである。
【００１５】
また、本発明は、（ａ）絶縁基板上の薄膜トランジスタ領域及び蓄積容量領域に、各々低温ポリシリコンからなる半導体層を配設する工程と、（ｂ）前記半導体層上に所定の膜厚の犠牲層を堆積する工程と、（ｃ）前記薄膜トランジスタ領域のゲート電極を形成する領域とソース／ドレイン両電極を形成する領域との間にソース電極側がドレイン電極側よりも短い所定のマージンを見込んだレジストパターンを形成する工程と、（ｄ）前記レジストパターンをマスクとして、前記薄膜トランジスタ領域と前記蓄積容量領域とに、同時に高濃度のイオン注入を行い、前記半導体層に浅く高濃度注入領域を形成する工程と、（ｅ）前記レジストパターンと前記犠牲層とを除去した後、前記半導体層上に所定の膜厚のゲート絶縁膜を堆積する工程と、（ｆ）前記薄膜トランジスタ領域の前記ゲート絶縁膜上にゲート電極を配設し、同時に前記蓄積容量領域の前記ゲート絶縁膜上に対電極を配設する工程と、（ｇ）前記ゲート電極をマスクとして、前記高濃度のイオン注入よりも高いエネルギーで、前記薄膜トランジスタ領域に自己整合的に低濃度のイオン注入を行い、前記高濃度注入領域を覆うように前記半導体層に深く低濃度注入領域を形成する工程と、を少なくとも有するものである。
【００１６】
本発明においては、前記絶縁基板の法線方向から見て、前記レジストパターンに見込む前記マージンが、ドレイン電極方向は所望の低濃度注入領域の距離に、ソース電極方向はリソグラフィーの精度誤差に等しく設定されることが好ましい。
【００１７】
また、本発明においては、前記犠牲層が１０ｎｍの膜厚で形成され、前記高濃度イオンが、１０ｋｅＶ〜３０ｋｅＶの加速電圧で前記半導体層表面から３０ｎｍの深さまで注入され、また、前記半導体層が６０ｎｍの膜厚で形成され、前記低濃度イオンが、８０ｋｅＶ〜９０ｋｅＶの加速電圧で前記半導体層の底面まで注入される構成とすることができる。
【００１８】
本発明の薄膜トランジスタは、絶縁基板上に半導体層を備え、前記半導体層には低濃度注入領域と高濃度注入領域とが形成され、ソース電極側の低濃度注入領域の距離がドレイン電極側の低濃度注入領域の距離よりも短い非対称ＬＤＤ構造が形成されてなる薄膜トランジスタにおいて、前記半導体層には、ゲート電極からソース／ドレイン両電極方向に所定の距離だけ離間して浅く前記高濃度注入領域が形成され、前記高濃度注入領域を覆うように前記低濃度注入領域が深く、かつ、前記ゲート電極と相重ならないように形成されているものである。
【００１９】
本発明の液晶表示用基板は、絶縁基板上に設けられた薄膜トランジスタ領域及び蓄積容量領域に半導体層を備え、前記半導体層には低濃度注入領域と高濃度注入領域とが形成され、ソース電極側の低濃度注入領域の距離がドレイン電極側の低濃度注入領域の距離よりも短い非対称ＬＤＤ構造をなし、前記蓄積容量領域の前記半導体層には高濃度注入領域が形成されてなる液晶表示用基板において、前記薄膜トランジスタ領域の前記半導体層には、ゲート電極からソース／ドレイン両電極方向に所定の距離だけ離間して浅く前記高濃度注入領域が形成され、前記高濃度注入領域を覆うように前記低濃度注入領域が深く形成され、前記蓄積容量領域には、前記薄膜トランジスタの前記高濃度注入領域とイオン注入濃度及び注入深さが等しい高濃度注入領域が形成されているものである。
【００２０】
また、本発明の液晶表示用基板は、絶縁基板上に設けられた薄膜トランジスタ領域及び蓄積容量領域に、低温ポリシリコンからなる半導体層を有し、前記薄膜トランジスタ領域及び前記蓄積容量領域の前記半導体層には、犠牲層を介してゲート電極形成領域のソース／ドレイン両電極方向にソース電極側がドレイン電極側よりも短い所定のマージンを見込んで形成されたレジストパターンをマスクとして、イオン注入濃度及び注入深さが等しい条件でイオン注入された高濃度注入領域が各々浅く形成され、更に、前記薄膜トランジスタ領域の前記半導体層には、ゲート絶縁膜を介して形成されたゲート電極をマスクとして、前記高濃度のイオン注入よりも高いエネルギーで自己整合的にイオン注入された低濃度注入領域が深く形成されているものである。
【００２１】
本発明においては、前記絶縁基板の法線方向から見て、前記高濃度注入領域が、ドレイン電極側では所望の低濃度注入領域の距離±リソグラフィーの精度誤差だけ前記ゲート電極から離間して形成され、ソース電極側では前記ゲート電極と相重ならず、かつ、前記ゲート電極との距離が前記ドレイン電極側よりも短く、リソグラフィーの精度誤差の２倍以下であることが好ましい。
【００２２】
また、本発明においては、前記高濃度注入領域が、前記半導体層表面から３０ｎｍの深さまで形成され、前記低濃度注入領域が、前記高濃度注入領域を覆い、前記半導体層底面まで到達している構成とすることができる。
【００２３】
【発明の実施の形態】
本発明に係る液晶表示用基板の製造方法は、その好ましい一実施の形態において、ガラス基板１上に設けられた薄膜トランジスタ領域と蓄積容量領域とに、低温ポリシリコンからなる半導体層２を配設し、その上に犠牲層７を堆積した後、薄膜トランジスタ領域のゲート電極形成部に、該ゲート電極のソース／ドレイン両端側に所定のマージンを見込んだレジストパターン８を形成し、これをマスクとして、薄膜トランジスタ領域と蓄積容量領域とに同時に高濃度のイオン注入を行った後、ゲート絶縁膜５、ゲート電極６を形成し、ゲート電極６をマスクとして、薄膜トランジスタ領域に高い加速電圧で自己整合的に低濃度のイオン注入を行うことにより、蓄積容量領域へのイオン注入工程を別途追加することなく非対称ＬＤＤ構造を有するＴＦＴを形成する。
【００２４】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について、図１乃至図５を参照して説明する。図１は、本発明の一実施例に係る液晶表示装置のアクティブマトリクス基板におけるＴＦＴと同一基板上に形成される蓄積容量部の構造を示す断面図である。また、図２及び図３は、ＴＦＴ及び蓄積容量部のレイアウトを示す平面図であり、図２は画素部の全体図、図３（ａ）は画素部ＴＦＴの部分拡大図、図３（ｂ）は画素部周囲に形成される回路部ＴＦＴの部分拡大図である。また、図４は、アクティブマトリクス基板の製造方法を模式的に示す工程断面図であり、図５は、ソース／ドレイン領域における不純物濃度の分布を示す図である。なお、以下の説明では、図３（ａ）に示す画素部ＴＦＴについて述べるが、図３（ｂ）に示すような、蓄積容量部１１が接続されない回路部ＴＦＴも同様の手法を用いて形成することができる。
【００２５】
まず、図１乃至図３を参照して、本実施例の液晶表示装置のアクティブマトリクス基板におけるＴＦＴ及び蓄積容量部の構造について説明すると、本実施例のアクティブマトリクス基板は、ゲート線９とドレイン線とが互いに直交するように形成され、その交差部にＴＦＴが配設され、ゲート線９とドレイン線とで囲まれる各々の画素には、単位ＴＦＴのソース／ドレイン部１０に接続される蓄積容量部１１が形成されている。
【００２６】
そして、ガラス基板１上の薄膜トランジスタ領域と蓄積容量領域には低温ポリシリコンからなる半導体層２が形成され、その上に半導体層２を覆うようにシリコン酸化膜等からなるゲート絶縁膜５が堆積され、更に、薄膜トランジスタ領域には、微結晶シリコン６ａとタングステンシリサイド６ｂの積層構造からなるゲート電極６が、蓄積容量領域には同構造の対電極６ｃが形成されている。ここで、低温ポリシリコンとは、ａ−Ｓｉを前駆体とし、レーザーアニール、炉アニール等によって結晶化エネルギーを与え、Ｓｉの結晶化を行ったもので、最終的な結晶構造が多結晶となるものであり、この低温ポリシリコンを用いることにより、プロセス全工程を通して基板としてガラスを使用できる温度範囲（５５０℃以下）におさめることができる。
【００２７】
また、ＴＦＴのソース／ドレイン部１０には、蓄積容量部１１と同時に、浅く不純物が注入されて高濃度注入領域４ａ、４ｂが設けられ、ゲート電極６を中心にドレイン電極側（図の右側）にＬＤＤを形成する低濃度注入領域３ａが、ソース電極側（図の左側）にはＬＤＤ長よりも距離の短い低濃度注入領域３ｂが形成されている。この低濃度注入領域３ａ、３ｂは、深さ方向で濃度分布が少なく、かつ、高濃度注入領域４ａ、４ｂを覆うように深く形成されている。
【００２８】
このような非対称ＬＤＤ構造のＴＦＴの製造方法について、図４を参照して説明する。まず、図４（ａ）に示すように、ガラス基板１上に減圧ＣＶＤ法等を用いて所定の膜厚の低温ポリシリコンを堆積し、公知のリソグラフィー技術及びドライエッチング技術を用いて、薄膜トランジスタ領域と蓄積容量領域とに半導体層２を形成する。この半導体層２は、膜厚が厚すぎると光吸収によるリーク電流が大きくなり誤動作の原因となってしまい、また、薄すぎると後の工程で行う高濃度注入領域の活性化が困難になってしまうこと等を勘案して最適な膜厚に設定されるが、本実施例では６０ｎｍ程度の膜厚としている。
【００２９】
そして、この半導体層２上にＣＶＤ法等を用いて犠牲層７となるシリコン酸化膜等を所定の膜厚で堆積する。この犠牲層は、後の工程で行う高濃度イオン注入において、半導体層２の表層のみに高濃度注入領域４ａ、４ｂが形成されるように薄く形成する必要があり、その膜厚はゲート絶縁膜５よりも薄く、例えば、１０ｎｍ程度の膜厚で形成される。
【００３０】
次に、図４（ｂ）に示すように、公知のリソグラフィー技術を用いて、ゲート電極６が形成される領域に、所定のマージンを見込んでゲート電極６よりも大きいフォトレジストパターン８を形成し、このレジストパターン８をマスクとして、イオンドーピング装置によりソース／ドレイン部１０に高濃度のイオン注入を行うと同時に、蓄積容量部１１にも高濃度のイオン注入を行う。このようにＴＦＴのソース／ドレイン領域形成のためのイオン注入と、蓄積容量形成のためのイオン注入とを同時に行うことによって工程を簡略化することができる。
【００３１】
なお、この高濃度のイオン注入は、半導体層２の全領域がアモルファス化されて活性化不良が発生するのを防止するため、できるだけ浅く打ち込むことが好ましく、例えば、本実施例ではその深さは２０〜３０ｎｍ程度としている。その場合のイオン注入条件としては、例えば、不純物原料ガスとして水素希釈ＰＨ₃／（Ｈ₂＋ＰＨ₃）＝０．０５〜０．１５を用い、加速電圧１０〜３０ｋｅＶ程度、ドーズ量１．０×１０¹⁵〜２．０×１０¹⁵／ｃｍ²で行うことが好ましい。
【００３２】
また、この工程で形成するレジストパターン８は、ドレイン側ではＬＤＤ構造を形成するために、後に形成されるゲート電極６に対してＬＤＤ長だけ大きく、また、ソース側ではゲート電極６とソース側の高濃度注入領域４ｂとがオーバーラップしないように、リソグラフィーの精度ばらつきを吸収できるだけのオフセット長を持つようにマージンを見込んで形成する。
【００３３】
例えば、図１に示すように、ソース／ドレイン部１０の高濃度注入領域４ａ、４ｂの端部とゲート電極６の端部との距離を、ソース側でＬ_S、ドレイン側でＬ_Dとし、露光の光源としてｉ線を用いる場合には、レジストパターン８のドレイン側マージンは１．５μｍ、ソース側マージンは０．５μｍ程度に設定することが好ましく、その場合、Ｌ_S、Ｌ_Dはリソグラフィーの精度誤差分（±０．５μｍ）だけ変動するため、Ｌ_S＝０〜１．０μｍ、Ｌ_D＝１．０μｍ〜２．０μｍ程度となる。
【００３４】
そして、高濃度のイオン注入後、レジストパターン８をウェット又はドライエッチングにより除去し、犠牲層７として用いたシリコン酸化膜をＢＨＦ等を用いてエッチングした後、図４（ｃ）に示すように、ＣＶＤ法等を用いてゲート絶縁膜５となるシリコン酸化膜等を９０ｎｍ程度の膜厚で堆積する。その後、減圧ＣＶＤ法等を用いて微結晶シリコン６ａとタングステンシリサイド６ｂとを各々７０ｎｍ、１１０ｎｍ程度の膜厚で堆積し、所定の形状にエッチングしてゲート電極６及び対電極６ｃを形成する。
【００３５】
次に、図４（ｄ）に示すように、薄膜トランジスタ領域にゲート電極６をマスクとして自己整合的に低濃度のイオン注入を行う。この低濃度イオン注入は、例えば、不純物原料ガスとして水素希釈ＰＨ₃／（Ｈ₂＋ＰＨ₃）＝０．１５を用い、加速電圧８０〜９０ｋｅＶ程度、ドーズ量１．０×１０¹³〜１．５×１０¹³／ｃｍ²の条件で行うことが好ましい。なお、蓄積容量部１１上には対電極６ｃが半導体層２と略同じ幅で形成されているため、蓄積容量部１１には低濃度のイオン注入は行われない。
【００３６】
ここで、この低濃度のイオン注入は前の工程で行った高濃度イオン注入よりも高いエネルギーの条件で行うことが重要であり、これにより高濃度注入領域４ａ、４ｂの下部にも低濃度注入領域３ａ、３ｂが分布し、また、注入される不純物の深さ方向の分布がブロード化することにより、ソース側の低濃度注入領域３ｂ領域及びＬＤＤ領域の特性ばらつきを抑えることができ、トランジスタの信頼性を向上させることができる。
【００３７】
以上の工程により、高濃度注入領域４ａ、４ｂを覆うように低濃度注入領域３ａ、３ｂが形成され、ゲート電極６の両端で非対称な長さの低濃度注入領域３ａ、３ｂを有するＴＦＴが完成する。ここで、各々の不純物領域の濃度を一例として記載すると、半導体層２の膜厚が６０ｎｍ、ゲート絶縁膜５の膜厚が９０ｎｍの構成を持つＴＦＴにおいて、図５に示すように、高濃度注入領域４は、ゲート絶縁膜５と半導体層２界面において、５．０×１０²⁰／ｃｍ²〜１．０×１０²¹／ｃｍ²程度、界面から３０ｎｍ下層で、１．０×１０¹⁷／ｃｍ²程度の不純物濃度となる。一方、低濃度注入領域３は、ゲート絶縁膜５と半導体層２界面において、６．０×１０¹⁷／ｃｍ²〜９．０×１０¹⁷／ｃｍ²程度、ガラス基板１との界面において、５．０×１０¹⁷／ｃｍ²程度の不純物濃度になる。
【００３８】
このように本実施例の液晶表示装置のアクティブマトリクス基板におけるＴＦＴの製造方法によれば、ＴＦＴの高濃度イオン注入と蓄積容量の高濃度イオン注入とを同時に行うために、製造工程を増加させることなくＴＦＴのＬＤＤ形成と蓄積容量の形成を行うことができる。
【００３９】
また、ソース側に低濃度注入領域３ｂを形成する際に、意図的にオフセットを設けない場合には、ゲート電極６と高濃度注入領域４ｂとがオーバーラップするためにゲート電極６のソース側で電界の集中が起き、これが酸化膜へのキャリアの注入などＴＦＴ特性の劣化の原因となり、一方、ソース側を単純にオフセットとした場合には、ＯＮ時抵抗が増大し、やはりトランジスタの性能が低下してしまう。しかしながら、本実施例では、リソグラフィーの精度誤差を見込んで最小限の長さの低濃度注入領域３ｂが設けられているため、トランジスタのＯＮ時抵抗の増大を最小限に抑え、かつ、電界を緩和してトランジスタ特性の劣化を抑えることができる。
【００４０】
更に、本実施例では、低濃度イオン注入は高濃度イオン注入よりも高いエネルギーで行っているために、低濃度注入領域３ａ、３ｂともに深さ方向での不純物濃度分布のばらつきを小さくすることができ、トランジスタの特性ばらつきを抑制することができる。
【００４１】
なお、本実施例では、液晶表示装置のアクティブマトリクス基板における画素部ＴＦＴの製造方法を例として説明したが、本発明は上記実施例に限定されるものではなく、高濃度注入領域４が浅く、低濃度注入領域３が深く、かつ濃度勾配が小さく形成され、ソース側においてゲート電極６と高濃度注入領域４ｂとが重ならず最小限のオフセットが形成される任意のＭＯＳトランジスタ、例えば、図３（ｂ）に示すような蓄積容量部１１が接続されない回路部ＴＦＴや、半導体基板に形成されるＭＯＳトランジスタにも適用できることは明らかである。また、犠牲層７及びゲート絶縁膜５の材料は、シリコン酸化膜に限定されるものではなく、通常用いられるシリコン窒化膜等の他の材料を用いることもできる。
【００４２】
【発明の効果】
以上説明したように、本発明の液晶表示用基板及びその製造方法によれば下記記載の効果を奏する。
【００４３】
本発明の第１の効果は、ＴＦＴのＬＤＤ構造形成に際し、高濃度イオン注入を先に行い、かつ、ＴＦＴの高濃度イオン注入と蓄積容量部形成のイオン注入とを同時に行うことにより、製造工程を増加させることなく、ＴＦＴの非対称ＬＤＤ構造と蓄積容量部とを形成することができるということである。
【００４４】
本発明の第２の効果は、フォトリソグラフィーにより高濃度注入用マスクを形成する段階で、あらかじめリソグラフィーの精度誤差を吸収できるだけのオフセットを設けておくことにより、ゲート電極のソース端と高濃度注入領域とのオーバーラップを完全に防止することができるため、ソース領域におけるホットキャリア注入を抑制することができ、かつ、ゲート電極をマスクとして自己整合的にオフセット部分にも低濃度イオン注入を行うことにより、低濃度注入領域によるトランジスタ性能の低下を最低限に抑え、信頼性を向上させることができるということである。
【００４５】
また、本発明の第３の効果は、高エネルギー条件で低濃度イオン注入を行うことにより、注入される不純物の分布をブロード化することができ、オフセット領域の特性ばらつきを抑制することができるということである。
【図面の簡単な説明】
【図１】本発明の一実施例に係る液晶表示装置のアクティブマトリクス基板におけるＴＦＴ及び蓄積容量の構造を示す断面図である。
【図２】本発明の一実施例に係る液晶表示装置のアクティブマトリクス基板におけるＴＦＴ及び蓄積容量のレイアウトを示す全体図である。
【図３】本発明の一実施例に係る液晶表示装置のアクティブマトリクス基板におけるＴＦＴ及び蓄積容量のレイアウトを示す部分拡大図である。
【図４】本発明の一実施例に係る液晶表示装置のアクティブマトリクス基板におけるＴＦＴの製造方法を模式的に示す工程断面図である。
【図５】本発明の一実施例に係るＴＦＴのＬＤＤ領域における深さ方向の不純物濃度を示す図である。
【図６】従来の対称型ＬＤＤ構造を有するＭＯＳＦＥＴの構造を示す図である。
【図７】従来の非対称型ＬＤＤ構造を有するＭＯＳＦＥＴの構造を示す図である。
【図８】従来の液晶表示装置のアクティブマトリクス基板における対称型ＬＤＤ構造を有するＴＦＴの構造を示す図である。
【符号の説明】
１ガラス基板
２半導体層
３低濃度注入領域
３ａドレイン側低濃度注入領域
３ｂソース側低濃度注入領域
４高濃度注入領域
４ａドレイン側高濃度注入領域
４ｂソース側高濃度注入領域
５ゲート絶縁膜
６ゲート電極
６ａ微結晶シリコン
６ｂタングステンシリサイド
６ｃ対電極
７犠牲層
８レジストパターン
９ゲート線
１０ソース／ドレイン部
１１蓄積容量部
１２チャネル部
１３Ｓｉ基板
１４分離酸化膜
１５サイドウォール酸化膜
１５ａドレイン側サイドウォール酸化膜
１５ｂソース側サイドウォール酸化膜
１６シリサイド膜

Claims

絶縁基板上に設けられた薄膜トランジスタ領域及び蓄積容量領域に半導体層を備え、前記薄膜トランジスタ領域の前記半導体層には低濃度注入領域と高濃度注入領域とからなり、ソース電極側の高濃度領域とソース電極側のゲート電極の端部との距離がドレイン電極側の高濃度領域とドレイン電極側のゲート電極の端部との距離よりも短い非対称ＬＤＤ構造が形成され、前記蓄積容量領域の前記半導体層には高濃度注入領域が形成される液晶表示用基板の製造方法において、
前記半導体層配設後、少なくとも前記半導体層を覆う犠牲層を介して、ゲート電極形成領域のソース／ドレイン両電極方向に所定のマージンを見込んで形成したレジストパターンをマスクとして、前記薄膜トランジスタ領域と前記蓄積容量領域とに同時に高濃度のイオン注入を行い、前記レジストパターン及び前記犠牲層を除去した後、少なくとも前記半導体層を覆うゲート絶縁膜を介して形成したゲート電極をマスクとして、前記高濃度のイオン注入よりも高い注入エネルギーで、前記薄膜トランジスタ領域に自己整合的に低濃度のイオン注入を行うことを特徴とする液晶表示用基板の製造方法。
（ａ）絶縁基板上の薄膜トランジスタ領域及び蓄積容量領域に、各々低温ポリシリコンからなる半導体層を配設する工程と、
（ｂ）前記半導体層上に所定の膜厚の犠牲層を堆積する工程と、
（ｃ）前記薄膜トランジスタ領域のゲート電極を形成する領域とソース／ドレイン両電極を形成する領域との間にソース電極側がドレイン電極側よりも短い所定のマージンを見込んだレジストパターンを形成する工程と、
（ｄ）前記レジストパターンをマスクとして、前記薄膜トランジスタ領域と前記蓄積容量領域とに、同時に高濃度のイオン注入を行い、前記半導体層に浅く高濃度注入領域を形成する工程と、
（ｅ）前記レジストパターンと前記犠牲層とを除去した後、前記半導体層上に所定の膜厚のゲート絶縁膜を堆積する工程と、
（ｆ）前記薄膜トランジスタ領域の前記ゲート絶縁膜上にゲート電極を配設し、同時に前記蓄積容量領域の前記ゲート絶縁膜上に対電極を配設する工程と、
（ｇ）前記ゲート電極をマスクとして、前記高濃度のイオン注入よりも高いエネルギーで、前記薄膜トランジスタ領域に自己整合的に低濃度のイオン注入を行い、前記高濃度注入領域を覆うように前記半導体層に深く低濃度注入領域を形成する工程と、を少なくとも有することを特徴とする液晶表示用基板の製造方法。
前記絶縁基板の法線方向から見て、前記レジストパターンに見込む前記マージンが、ドレイン電極方向は所望の低濃度注入領域の距離に、ソース電極方向はリソグラフィーの精度誤差に等しく設定されることを特徴とする請求項１又は２に記載の液晶表示用基板の製造方法。
前記ドレイン電極方向の前記マージンが１．５μｍ、前記ソース電極方向の前記マージンが０．５μｍに設定されることを特徴とする請求項３記載の液晶表示用基板の製造方法。
前記犠牲層が１０ｎｍの膜厚で形成され、前記高濃度イオンが、１０ｋｅＶ〜３０ｋｅＶの加速電圧で前記半導体層表面から３０ｎｍの深さまで注入されることを特徴とする請求項１乃至４のいずれか一に記載の液晶表示用基板の製造方法。
前記半導体層が６０ｎｍの膜厚で形成され、前記低濃度イオンが、８０ｋｅＶ〜９０ｋｅＶの加速電圧で前記半導体層の底面まで注入されることを特徴とする請求項１乃至５のいずれか一に記載の液晶表示用基板の製造方法。
前記高濃度注入領域が、前記半導体層表面で１０²¹／ｃｍ²の最大不純物濃度となり、前記半導体層表面から３０ｎｍの深さで１０¹⁶／ｃｍ²の不純物濃度を有し、前記低濃度注入領域は、前記半導体層の表面と底面とにおける不純物濃度の差が、４．０×１０¹⁷／ｃｍ²以下となる条件でイオンが注入されることを特徴とする請求項１乃至６のいずれか一に記載の液晶表示用基板の製造方法。
前記ゲート電極が、微結晶シリコンとタングステンシリサイドとの積層膜により形成されることを特徴とする請求項１乃至７のいずれか一に記載の液晶表示用基板の製造方法。
絶縁基板上に設けられた薄膜トランジスタ領域及び蓄積容量領域に半導体層を備え、前記半導体層には低濃度注入領域と高濃度注入領域とが形成され、ソース電極側の高濃度領域とソース電極側のゲート電極の端部との距離がドレイン電極側の高濃度領域とドレイン電極側のゲート電極の端部との距離よりも短い非対称ＬＤＤ構造をなし、前記蓄積容量領域の前記半導体層には高濃度注入領域が形成されてなる液晶表示用基板において、
前記薄膜トランジスタ領域の前記半導体層には、ゲート電極からソース／ドレイン両電極方向に所定の距離だけ離間して浅く前記高濃度注入領域が形成され、前記高濃度注入領域を覆うように前記低濃度注入領域が深く、かつ、前記ゲート電極をマスクとして自己整合的にイオン注入されることで形成され、
前記蓄積容量領域には、前記薄膜トランジスタ領域の前記高濃度注入領域とイオン注入濃度及び注入深さが等しい高濃度注入領域が形成されていることを特徴とする液晶表示用基板。
絶縁基板上に設けられた薄膜トランジスタ領域及び蓄積容量領域に、低温ポリシリコンからなる半導体層を有し、前記薄膜トランジスタ領域及び前記蓄積容量領域の前記半導体層には、犠牲層を介してゲート電極形成領域のソース／ドレイン両電極方向にソース電極側がドレイン電極側よりも短い所定のマージンを見込んで形成されたレジストパターンをマスクとして、イオン注入濃度及び注入深さが等しい条件でイオン注入された高濃度注入領域が各々浅く形成され、更に、前記薄膜トランジスタ領域の前記半導体層には、ゲート絶縁膜を介して形成されたゲート電極をマスクとして、前記高濃度注入領域を形成する際のイオン注入よりも高いエネルギーで自己整合的にイオン注入された低濃度注入領域が前記高濃度注入領域によりも深く形成されていることを特徴とする液晶表示用基板。
前記絶縁基板の法線方向から見て、前記高濃度注入領域が、ドレイン電極側では所望の低濃度注入領域の距離±リソグラフィーの精度誤差だけ前記ゲート電極から離間して形成され、ソース電極側では前記ゲート電極と相重ならず、かつ、前記ゲート電極との距離が前記ドレイン電極側よりも短く、リソグラフィーの精度誤差の２倍以下であることを特徴とする請求項９又は１０に記載の液晶表示用基板。
前記ドレイン側の前記高濃度注入領域と前記ゲート電極との離間距離が１．０μｍ〜２．０μｍ、前記ソース側の前記高濃度注入領域と前記ゲート電極との離間距離が１．０μｍ以下であることを特徴とする請求項１１記載の液晶表示用基板。
前記高濃度注入領域が、前記半導体層表面から３０ｎｍの深さまで形成され、前記低濃度注入領域が、前記高濃度注入領域を覆い、前記半導体層底面まで到達していることを特徴とする請求項９乃至１２のいずれか一に記載の液晶表示用基板。
前記高濃度注入領域が、前記半導体層表面で１０ ²¹ ／ｃｍ ² の最大不純物濃度となり、前記半導体層表面から３０ｎｍの深さで１０ ¹⁶ ／ｃｍ ² の不純物濃度を有し、前記低濃度注入領域は、前記半導体層の表面と底面とにおける不純物濃度の差が４．０×１０ ¹⁷ ／ｃｍ ² 以下であることを特徴とする請求項９乃至１３のいずれか一に記載の液晶表示用基板。
前記ゲート電極が微結晶シリコンとタングステンシリサイドとの積層膜を含むことを特徴とする請求項９乃至１４のいずれか一に記載の液晶表示用基板。