JP4982948B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4982948B2
JP4982948B2 JP2005017486A JP2005017486A JP4982948B2 JP 4982948 B2 JP4982948 B2 JP 4982948B2 JP 2005017486 A JP2005017486 A JP 2005017486A JP 2005017486 A JP2005017486 A JP 2005017486A JP 4982948 B2 JP4982948 B2 JP 4982948B2
Authority
JP
Japan
Prior art keywords
conductivity type
main surface
groove
region
separation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005017486A
Other languages
English (en)
Other versions
JP2006156926A (ja
Inventor
治雄 中澤
和男 下山
学 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005017486A priority Critical patent/JP4982948B2/ja
Priority to DE102005038152A priority patent/DE102005038152A1/de
Priority to US11/208,459 priority patent/US7741192B2/en
Priority to US11/389,495 priority patent/US7776672B2/en
Publication of JP2006156926A publication Critical patent/JP2006156926A/ja
Priority to US12/575,730 priority patent/US8697558B2/en
Priority to US12/785,932 priority patent/US8119496B2/en
Priority to US12/824,541 priority patent/US8759870B2/en
Priority to US13/352,581 priority patent/US20120184083A1/en
Application granted granted Critical
Publication of JP4982948B2 publication Critical patent/JP4982948B2/ja
Priority to US14/338,140 priority patent/US20140327041A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H10P50/644—Anisotropic liquid etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer

Landscapes

  • Element Separation (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

この発明は、電力変換装置などに使用されるパワー半導体装置の製造方法に関し、特に、双方向の耐圧特性を有する双方向型デバイスまたは逆阻止型デバイスにおける分離層の形成プロセスに関する。
逆阻止型の半導体装置においては、順阻止能力と同等の逆阻止能力が必要となる。この逆阻止能力を確保するために、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させる必要がある。この裏面から表面に延在したｐｎ接合を形成するための拡散層が分離層である。
図２８（図２８−１〜図２８−３）は、従来の逆阻止型ＩＧＢＴの分離層を形成する場合で、同図−１から同図−３は工程順に示した要部製造工程断面図である。これは、分離層を塗布拡散によって形成する方法である。まず、半導体ウェハ１５１上に膜厚がおおよそ２．５μｍ程度の熱酸化で形成した酸化膜１５２をドーパントマスクとして形成させる（図２８−１）。つぎに、この酸化膜１５２にパターニング・エッチングにより、分離層を形成するための開口部１５３を形成する（図２８−２）。
つぎに、開口部１５３にボロンソース１５４を塗布し、その後、拡散炉により高温、長時間の熱処理を行い、おおよそ数百μｍ程度のｐ型の拡散層を形成する（図２８−３）。このｐ型の拡散層が分離層１５５となる。その後、特に図示しないが、表面構造を形成した後、裏面を分離層１５５付近に達するまで研削して半導体ウェハ１５１を薄くし、この研削面１５６にｐコレクタ領域とコレクタ電極で構成される裏面構造を形成し、分離層１５５の中心部に位置するスクライブラインで半導体ウェハ１５１を切断してＩＧＢＴチップを形成する。
図２９は、図２８−１〜図２８−３の方法で分離層が形成された従来の逆阻止型ＩＧＢＴの要部断面図である。なお、図中の１６１はｐウェル領域、１６２はｐ耐圧領域、１６３はエミッタ領域、１６４はゲート絶縁膜、１６５はゲート電極、１６６は層間絶縁膜、１６７はエミッタ電極、１６８はフィールド酸化膜、１６９はフィールドプレート、１７０はｐコレクタ領域、１７１はコレクタ電極、１７２はダイシング面である。
図３０（図３０−１〜図３０−３）は、従来の逆阻止型ＩＧＢＴの分離層を形成する別の場合で、同図−１から同図−３は工程順に示した要部製造工程断面図である。これは、トレンチ（溝）を掘ってその側面に拡散層を形成して分離層を形成する方法である。数μｍの厚い酸化膜１７３でエッチングマスクを形成する（図３０−１）。つぎに、数百μｍ程度の深さのトレンチ１７４をドライエッチングで形成する（図３０−２）。つぎに、気相拡散１７５にてトレンチ１７４の側壁へ不純物を導入して分離層１７６を形成する（図３０−３）。
図３１は、図３０−１〜図３０−３の方法で分離層が形成された従来の逆阻止型ＩＧＢＴの要部断面図である。トレンチ１７４に補強材１７７を充填した後、スクライブラインに沿ってダイシングして半導体ウェハ１５１からＩＧＢＴチップが切り出されて、逆阻止型ＩＧＢＴができあがる。１７８はダイシング面である。
このように、トレンチ１７４を掘ってその側面に分離層１７６を形成する方法としては、特許文献１〜３が開示されている。特許文献１において、デバイス上面から下側接合まで活性層を取り囲むようにトレンチを形成し、このトレンチの側面に拡散層を形成し、デバイスの下側接合の終端をデバイスの上面まで延在させて分離層を形成することが示されている。特許文献２および特許文献３において、これも特許文献１と同様に、デバイス上面から下側接合までトレンチを形成し、このトレンチの側面に拡散層を形成することで逆阻止能力のあるデバイスとしている。
特開平２−２２８６９号公報 特開２００１−１８５７２７号公報 特開２００２−７６０１７号公報
図２８−１〜図２８−３に示す逆阻止型ＩＧＢＴの分離層の形成方法において、表面からボロンソース１５４（ボロンの液状の拡散源）を塗布し熱処理にてボロンを拡散し、数百μｍ程度の拡散深さの分離層１５５を形成するためには、高温、長時間の拡散処理を必要とする。このため、拡散炉を構成する石英ボード、石英管（石英チューブ）、石英ノズルなど石英治具のへたりや、ヒーターからの汚染、石英治具の失透現象による強度低下などを発生させてしまう。
またこの塗布拡散法による分離層１５５の形成では、マスク酸化膜（酸化膜１５２）の形成が必要となる。このマスク酸化膜は長時間のボロン拡散に耐えるようにするためには良質で厚い酸化膜が必要となる。この耐マスク性が高い、つまり良質なシリコン酸化膜を得る方法としては熱酸化の方法がある。
しかし、高温で長時間（例えば１３００℃、２００時間）のボロンによる分離層１５５の拡散処理においてボロンがマスク酸化膜を突き抜けないためには、膜厚が約２．５μｍの熱酸化膜を形成させる必要がある。この膜厚２．５μｍの熱酸化膜形成のためには、例えば１１５０℃の酸化温度において必要な酸化時間は、良質な酸化膜が得られるドライ（乾燥酸素雰囲気）酸化では、約２００時間必要である。
膜質がやや劣るものの、ドライ酸化に比べて酸化時間が短くて済むウェットもしくはパイロジェニック酸化でも、約１５時間と長い酸化時間を必要とする。さらにこれらの酸化処理中には、大量の酸素がシリコンウェハ中に導入されるために、酸素析出物や酸化誘起積層欠陥などの結晶欠陥が導入されたり、酸素ドナーが発生したりすることによるデバイス特性劣化や信頼性低下の弊害が生じる。
さらに、ボロンソース１５４塗布後の拡散でも、通常は酸化雰囲気下で上記高温長時間の拡散処理が行われるため、ウェハ内に格子間酸素が導入され、この工程でも酸素析出物や酸素ドナー化現象、酸化誘起積層欠陥（ＯＳＦ：Ｏｘｉｄａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）や、スリップ転位など結晶欠陥が導入されてしまう。これら結晶欠陥が導入されたウェハに形成されたｐｎ接合ではリーク電流が高くなってしまったり、ウェハ上に熱酸化により形成された絶縁膜の耐圧、信頼性が大幅に劣化することが知られている。また、拡散中に取り込まれた酸素がドナー化し、耐圧が低下するという弊害を生じさせる。
図２８−１〜図２８−３に示す分離層の形成方法では、ボロンによる拡散はマスク酸化膜の開口部から、シリコンバルクへとほぼ等方的に進行するため、深さ方向に２００μｍのボロン拡散を行う場合、必然的に横方向にもボロンは１６０μｍ拡散されてしまうため、デバイスピッチやチップサイズの縮小に対しての弊害を生じさせる。
図３０−１〜図３０−３に示す分離層の形成方法では、ドライエッチングにてトレンチ１７４を形成し、形成したトレンチ１７４側壁にボロンを導入して分離層を形成する。その後、トレンチ１７４を絶縁膜などの補強材１７７で充填し、高アスペクト比のトレンチが形成できるため、図３０−１〜図３０−３の形成方法は図２８−１〜図２８−３の形成方法と比べてデバイスピッチの縮小に有利である。
しかし２００μｍ程度のエッチングに要する時間は、典型的なドライエッチング装置を用いた場合、１枚あたり、１００分程度の処理時間が必要であり、リードタイムの増加、メンテナンス回数の増加など弊害をもたらす。また、ドライエッチングによって深いトレンチを形成する場合、マスクとしてシリコン酸化膜（ＳｉＯ2）を用いた場合、選択比が５０以下なので、数μｍ程度の厚いシリコン酸化膜が必要とするため、コストの上昇や酸化誘起積層欠陥や酸素析出物などのプロセス誘起結晶欠陥導入による良品率低下という弊害を生じさせる。
さらにドライエッチングによる高アスペクト比の深堀りトレンチを利用した分離層形成プロセスでは、図３２に示すように、トレンチ内で薬液残渣１７９やレジスト残渣１８０などが発生し、歩留まりの低下や信頼性の低下など弊害を生じさせてしまう問題がある。通常、トレンチ側壁に対してリンやボロンなどのドーパントを導入する場合、トレンチ側壁が垂直となっているので、ウェハを斜めにしてイオン注入することによりトレンチ側壁へのドーパント導入を行っている。
しかし、アスペクト比の高いトレンチ側壁へのドーパント導入は、実効ドーズ量の低下（それに伴う注入時間の増加）、実効投影飛程の低下、スクリーン酸化膜によるドーズ量ロス、注入均一性の低下などの弊害を生じさせる。このため、アスペクト比の高いトレンチ内へ不純物を導入するための手法として、イオン注入の代わりにＰＨ3（ホスフィン）やＢ2Ｈ6（ジボラン）などのガス化させたドーパント零囲気中にウェハを暴露させる気相拡散法が用いられるが、ドーズ量の精密制御性において、イオン注入法に比べて劣る。
またアスペクト比の高いトレンチに絶縁膜を充填させる場合、トレンチ内にボイドと呼ばれる隙間ができてしまい、信頼性などの問題が発生する。そこで、本出願人は、異方性ドライエッチングによりトレンチを形成し、このトレンチの内面からボロンを拡散させて分離層を形成する方法を先に提案している（特願２００４−３６２７４号）。この提案によれば、ウェハの横方向へのボロンの広がりを抑えることができる。また、前記の特許文献１〜３の製造方法では、トレンチ内に補強材を充填してウェハをスクライブラインで切断して半導体チップ化する工程が必要となることが想定され、製造コストが高くなる。
この発明は、上述した従来技術による問題点を解消するため、信頼性が高く、デバイスピッチやチップサイズの小さい半導体装置を提供することを目的とする。また、この発明は、高温で長時間の拡散処理や、長時間の酸化処理を行わずに分離層を形成することができる半導体装置の製造方法を提供することを目的とする。さらに、この発明は、高い信頼性を有する半導体装置を低コストで製造することができる半導体装置の製造方法を提供することを目的とする。
この発明にかかる半導体装置の製造方法は、第１導電型半導体基板の第１主面の表面領域に選択的に設けられた第２導電型ベース領域と、前記ベース領域の表面領域に選択的に設けられた第１導電型エミッタ領域と、前記ベース領域の、前記半導体基板と前記エミッタ領域に挟まれた部分の表面上に設けられたゲート絶縁膜、および該ゲート絶縁膜上に設けられたゲート電極を含むＭＯＳゲート構造と、前記エミッタ領域および前記ベース領域に接触するエミッタ電極と、前記半導体基板の第２主面の表面層に設けられた第２導電型コレクタ層と、前記コレクタ層に接触するコレクタ電極と、前記ＭＯＳゲート構造を囲み、かつ前記第１主面から前記第２主面に対して傾斜して前記第２主面まで至り、前記コレクタ層に連結された第２導電型分離層と、を有し、前記第１主面および前記第２主面は、｛１００｝面であり、前記半導体基板に形成された溝の側壁は、｛１１１｝面である半導体装置を製造するにあたって、第１導電型半導体基板の第１主面を所望のパターンのマスクで被覆する工程と、前記半導体基板の、前記マスクにより被覆されていない部分をアルカリ溶液に接触させて湿式異方性エッチングを行い、前記半導体基板に、断面形状がＶ字状または台形状である溝を形成する工程と、前記溝の側壁に第２導電型不純物を導入して第２導電型分離層を形成する工程と、を含み、前記溝の側壁に第２導電型不純物を導入した後に、前記第１主面に半導体膜を堆積して前記溝を当該半導体膜で埋め、その後に熱処理を行うことを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝は、５４．７°の角度で傾斜するよう形成し、前記側壁にイオン注入法により第２導電型不純物を導入することを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１主面側にゲート絶縁膜およびゲート電極を含むＭＯＳゲート構造を形成した後に、前記溝の形成と第２導電型不純物の導入を順次行って前記第２導電型分離層を形成することを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１主面側にゲート絶縁膜およびゲート電極を含むＭＯＳゲート構造を形成し、エミッタ電極を形成した後に、前記溝の形成と第２導電型不純物の導入を順次行って前記第２導電型分離層を形成することを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１主面側にゲート絶縁膜およびゲート電極を含むＭＯＳゲート構造を形成し、エミッタ電極を形成し、前記第１主面側の表面保護膜を形成した後に、前記溝の形成と第２導電型不純物の導入を順次行って前記第２導電型分離層を形成することを特徴とする。
上述した発明によれば、アルカリ溶液による湿式異方性エッチングにおいて、エッチングマスクを、マスク選択比が非常に高いシリコン酸化膜やシリコン窒化膜（Ｓｉ 3 Ｎ 4 ）で形成することによって、エッチングマスクを薄くすることができる。例えば、エッチングマスクとしてシリコン酸化膜を用い、エッチング溶液として水酸化カリウム（ＫＯＨ）水溶液を用いる場合、マスク選択比は１：３５０〜５００と非常に大きいので、マスク酸化膜であるシリコン酸化膜の厚さを非常に小さくすることができる。従って、熱酸化によりマスク酸化膜を形成する際の酸化温度を低くし、また酸化時間を大幅に短くすることができるので、従来のリードタイムの増加という問題や、酸化時の酸素導入に起因する結晶欠陥の発生という問題を抑制することができる。
また、化学気相成長法（ＣＶＤ）により形成したシリコン酸化膜は、熱酸化膜よりも膜質（耐マスク性）がやや劣るが、エッチングマスクとして十分なマスク選択比を有しているので、減圧ＣＶＤ法やプラズマＣＶＤ法により形成されたＴＥＯＳ膜またはシリコン窒化膜などをエッチングマスクとして用いることもできる。この場合には、ＣＶＤの形成温度が２００〜６８０℃と低温であるので、ウェハ形成プロセスの後半、すなわちＭＯＳゲート構造を形成した後や、エミッタ電極を形成した後や、表面保護膜を形成した後などに、分離層を形成するための溝を形成することができる。
また、アルカリ溶液による湿式異方性エッチングでは、エッチングレートを非常に高く設定することができる。例えば、５４重量％濃度の水酸化カリウム水溶液を用いて、１１０℃でエッチングを行う場合、エッチングレートは、おおよそ８μｍ／分である。加えて、湿式エッチングでは、数〜数十枚のウェハを同時に処理するバッチ式と呼ばれる方法でエッチングを行うことができるので、リードタイムの短縮やコストの削減において非常に大きな効果を奏する。
また、アルカリ溶液による湿式異方性エッチングでは、エッチング温度は、２００℃以下である。従って、サーマルバジェットが非常に小さくなり、活性領域のドーパントプロファイルへの影響がない。また、湿式異方性エッチングにより溝を形成する前に、アルミニウム（Ａｌ）などの比較的低融点の金属や、熱に弱い材料がウェハ上に形成されていても、エッチングを行ったことによるそれらに対する影響はない。
また、アルカリ溶液による湿式異方性エッチングによって溝を形成した後に、ボロンのイオン注入を行うことによって、従来よりも熱処理温度を低くすることができ、また熱処理時間を短くすることができるので、分離層を形成する際のリードタイムの削減と、それに伴う良品率の改善という効果が得られる。また、溝（トレンチ）の側壁のテーパー角度が、ドライエッチングによって形成されたトレンチに比べて非常に大きいので、イオン注入における従来の弊害、すなわち実効ドーズ量の低下、スクリーン酸化膜によるドーズ量ロス、イオンビームの反射や再放出によるドーズ量ロス、実効投影飛程の低下などを抑制することができる。さらに、溝の側壁のテーパー角度が大きいことにより、溝内の薬液や残渣を容易に除去することができるので、歩留まりと信頼性の向上に大きな効果がある。
また、アルカリ溶液による異方性エッチングでは、例えば（１００）面を主面とするシリコンウェハを用いて、＜１１０＞方向に等価な結晶方向である｛１１０｝方向にマスクアライメントを配置する場合、溝の側壁のテーパー角度が５４．７°に固定される。従って、プロセスのばらつきが少ないという効果がある。また、溝の側壁のテーパー角度が５４．７°に固定されることによって、エッチングが進行して溝の断面形状がＶ字状になった時点で、エッチングの進行が自動的に停止する。つまり、Ｖ字状の溝の深さは、エッチングマスクの開口幅によって決定されるので、溝の深さのばらつきが従来よりも非常に小さくなるという効果を奏する。
この発明にかかる半導体装置の製造方法は、半導体ウェハの第１主面側に複数の拡散層と第１主電極および制御電極を形成する工程と、前記半導体ウェハの第２主面を研削して該半導体ウェハを薄くする工程と、該薄い半導体ウェハの第２主面側に拡散層と該拡散層と接する第２主電極とを形成する工程と、前記第２主電極を接着層を介して支持基板に接着する工程と、前記第１主面側から前記第２主面側の拡散層に達する溝を形成する工程と、該溝の側壁面の全域に前記第２主面側の拡散層と同一導電型の分離層を前記第２主面側の拡散層と接するように形成する工程と、前記接着層を前記薄い半導体ウェハから剥離して、前記半導体ウェハを半導体チップ化する工程と、を含むことを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記接着層が、少なくとも発泡テープで構成されることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記薄い半導体ウェハの第１主面の結晶面が｛１００｝面であり、前記溝の表面の結晶面が｛１１１｝面であることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝が、湿式異方性エッチングで形成されることを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離層が、イオン注入と５００℃以下の低温アニールで形成されることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離層が、イオン注入とレーザーアニールで形成されることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の側壁面に照射されるレーザーの照射エネルギー密度が側壁面全域に亘って一定であることを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記レーザーの照射エネルギー密度が１．５Ｊｏｕｌｅ／ｃｍ 2 以上であることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の底面までの深さが、１ｍｍ以下であることを特徴とする。
上述した発明によれば、逆阻止型半導体チップを構成する表面構造、裏面構造を形成した薄い半導体ウェハを支持基板に貼り付け、スクライブラインとなる溝（トレンチ）を薄い半導体ウェハに形成し、このトレンチの側面に分離層を形成し、半導体ウェハを支持基板から剥がして半導体チップとすることで、従来のようなダイシング工程が削減でき、分離層形成に塗布拡散法を用いないので、酸素起因による特性劣化の影響が低減でき、低コストで、高い信頼性の逆阻止型の半導体装置を提供することができる。また、分離層の活性化に低温アニールやレーザーアニールを用いることで一様で拡散深さの浅い分離層とすることができて、従来の塗布拡散法に比べて、分離層の半導体チップに占める占有面積を小さくできてデバイスピッチを縮小することができる。
この発明にかかる半導体装置の製造方法は、半導体ウェハの第１主面側に複数の拡散層と第１主電極および制御電極を形成する工程と、前記半導体ウェハの第２主面を研削して該半導体ウェハを薄くする工程と、該薄い半導体ウェハの第２主面側に拡散層と該拡散層と接する第２主電極とを形成する工程と、前記第２主電極を接着層を介して支持基板に接着する工程と、前記第１主面側から前記第２主面側の拡散層に達する溝を形成する工程と、該溝の側壁面の全域に不純物をイオン注入し、その不純物注入領域にレーザー照射を行って前記第２主面側の拡散層と同一導電型の分離層を前記第２主面側の拡散層と接するように形成する工程と、前記溝の底面にレーザー照射を行って前記第２主面側の拡散層とその下の前記第２主電極を切断する工程と、前記接着層を前記薄い半導体ウェハから剥離して、前記半導体ウェハを半導体チップ化する工程と、を含むことを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離層を形成する際のレーザー照射と、前記第２主面側の拡散層と前記第２主電極を切断する際のレーザー照射を、同一のレーザー照射装置により行うことを特徴とする。
上述した発明によれば、デバイスを先に形成してから、分離層を形成し、空乏層を制御するためにその分離層と第２主面側の拡散層をつなぐ必要があるが、支持基板を貼り付けて分離層の形成を行うことによって、分離層形成のためにトレンチを形成しても、そのトレンチ形成部のイオン注入工程とアニール工程が終了するまでにウェハがチップ状にばらばらになってしまうことはない。また、デバイスと支持基板との接着に、発泡テープとＵＶテープを貼り合わせた両面粘着テープを用い、デバイス面に発泡テープを貼り付け、支持基板にＵＶテープを貼り付けることによって、アニール処理後に容易にデバイスから両面粘着テープを発泡剥離させることができる。
また、イオン注入後のアニール工程をレーザーアニールにすることによって、瞬時にシリコンの融点に近い温度まで活性化することができるので、分離層を形成するためにイオン注入したドーパント（例えば、ＢやＡｌ等のｐ型ドーパント）を５００℃以下の低温炉アニールよりも高活性化することができる。その際、表面から数μｍまでの距離しか活性化しないので、既に形成された表面電極への影響はない。
また、レーザーアニール後に、分離層の底面の拡散層と第２主電極をレーザー照射により切断してから、両面粘着テープの発泡剥離を行って個々のチップにするので、分離層の下で第２主電極を過不足なくきれいに切断することができる。従って、第２主電極がチップ端面から少し飛び出た状態で残ったり、第２主電極が分離層の下の部分で欠けてしまったりすることがない。また、第２主電極の切断面にバリ等が残らないので、きれいなチップ断面（切断面）を得ることができる。
上述した発明によれば、レーザー照射装置は、レーザーアニール工程ではイオン注入層の活性化として作用し、レーザーダイシング工程では加工モードで加工するように作用する。第２主電極の厚さは数μｍと薄いので、レーザーダイシングの時間も短くて済み、通常のダイシングを使うよりも効果的である。また、この２つの工程は、同じ装置で照射エネルギー密度を変えることにより連続工程として実施することができる。従って、一台の装置で２つの工程を連続して行うことができるので、投資コストを抑えることができる。
本発明にかかる半導体装置の製造方法によれば、アルカリ溶液による湿式異方性エッチングによりシリコン半導体基板に溝を形成し、この溝の側壁に不純物をイオン注入することによって、高温で長時間の拡散処理や、長時間の酸化処理を行わずに分離層を形成することができる。また、支持基板を貼り付けて分離層の形成を行うことによって、第２主面側の拡散層につながる分離層を容易に形成することができる。さらに、レーザー照射によるダイシングを行ってから支持基板を取り外すことにより、分離層の下で第２主電極を過不足なくきれいに切断することができる。従って、信頼性が高く、デバイスピッチやチップサイズの小さい半導体装置が低コストで得られるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。ここでは、本発明を逆阻止型ＩＧＢＴに適用した例について説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎまたはｐに付す「+」および「-」は、それぞれ比較的高不純物濃度および比較的低不純物濃度であることを意味する。なお、以下の説明および添付図面において、同一の符号を付した構成は同様の構成であるので、重複する説明を省略する。
実施の形態１．
図１は、本発明の実施の形態１にかかる逆阻止型ＩＧＢＴの構成を示す断面図である。図１に示すように、高比抵抗のｎ-シリコン半導体基板１の第１主面１５に、ｐベース領域２が選択的に複数形成されている。基板裏面側の第２主面１６には、ｐ+コレクタ層３が形成されている。ｐベース領域２とｐ+コレクタ層３とによって基板厚さ方向に挟まれる領域は、もともとｎ-シリコン半導体基板１であり、ｎベース領域となる。特に限定しないが、ｎ-シリコン半導体基板１の厚さ、すなわち第１主面１５から第２主面１６までの寸法は、例えば２００μｍである。
矢印で示す活性領域１４において、ｐベース領域２内の表面層には、ｎ+エミッタ領域４が選択的に形成されている。この活性領域１４の外側には、プレーナ型ｐｎ接合表面の終端構造の一種として、矢印で示す耐圧構造１３が形成されており、このＩＧＢＴの順方向阻止耐圧を確保している。この耐圧構造１３は、第１主面１５内で活性領域１４の外側にあって、ｎ-シリコン半導体基板１の表面層にリング状に形成されるｐ+半導体領域１１のガードリング、酸化膜１２および金属膜２４のフィールドプレート等を複数段組み合わせて作られている。
ｎ+エミッタ領域４とｎベース領域（ｎ-シリコン半導体基板１）とに挟まれたｐベース領域２の表面と、複数のｐベース領域２間のｎベース領域の表面には、ゲート絶縁膜５を介してそれぞれゲート電極６が形成されている。ｎ+エミッタ領域４の表面は、エミッタ電極８により被覆されている。ｐ+コレクタ層３の表面は、コレクタ電極９により被覆されている。エミッタ電極８とゲート電極６との間には、層間絶縁膜７が設けられている。
耐圧構造１３の外側には、ｐ+分離層２０が形成されている。ｐ+分離層２０は、第１主面１５から形成された溝（トレンチ）２１の側壁に沿って形成されている。この溝２１の側壁は、第２主面１６に対しておおよそ５４．７°の角度で傾斜している。従って、ｐ+分離層２０は、断面形状が帯状で、第２主面１６に対しておおよそ５４．７°の角度で傾斜している。
ｐ+分離層２０とダイシング等による切断面２５との間に形成された充填領域２２は、ＳＯＧ（スピンオングラス）やＢＰＳＧ、ポリシラザン、ポリイミドなどの絶縁膜、もしくはポリシリコンやエピタキシャルシリコンなどの半導体膜によって充填された領域である。この充填領域２２は、切断面２５で切断される前の溝２１内に充填されたものである。ｐ+分離層２０が設けられていることによって、逆バイアス時にｐｎ接合の前後に広がる空乏層が切断面２５およびその周辺のダメージ領域に広がるのを防ぐことができるので、十分な逆耐圧を得ることができる。
本実施の形態では、ｐ+分離層２０を形成するために、アルカリ溶液による湿式異方性エッチングを行うことによって、ｎ-シリコン半導体基板１に、断面形状がＶ字状または台形状であり、かつ側壁がｎ-シリコン半導体基板１の第２主面１６に対しておおよそ５４．７°の角度で傾斜する溝２１を形成する。この溝２１の形成方法について、図５〜図９を参照しながら説明する。図５は、アルカリ溶液によるシリコンの湿式異方性エッチングを説明するための断面斜視図である。図５において、符号３１は、シリコンウェハであり、符号３２は、シリコン酸化膜やシリコン窒化膜よりなるエッチングマスクである。
また、図６および図８は、アルカリ溶液によるシリコンの湿式異方性エッチングによって形成されたチップ９個分の溝のパターンを示す平面図である。図７および図９は、それぞれ図６の切断線Ａ−Ａおよび図８の切断線Ｂ−Ｂにおける構成を示す断面図である。図６〜図９において、符号３３は、デバイスの活性領域１４となる（１００）面であり、符号３４は、エッチングにより露出した（１００）面であり、符号３５、３６、３７および３８は、それぞれ溝２１の側壁である（１１１）面、（１１−１）面、（１−１−１）面および（１−１１）面である。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
シリコンの湿式異方性エッチング溶液には、水酸化カリウム、ヒドラジン、エチレンジアミン、アンモニア、ＴＭＡＨ（水酸化テトラメチルアンモニウム）などの水溶液を用いる。これらアルカリ溶液を用いたシリコンのエッチングには、シリコンの面方位によってエッチングレートが異なるという特性、すなわち異方性がある。具体的には、例えば水酸化カリウム溶液を用いた場合、（１１０）面および（１００）面のエッチングレートは、それぞれ（１１１）面のエッチングレートの６００倍および４００倍である。つまり、事実上、（１１１）面に等価な結晶面でエッチングがストップする。
そのため、（１００）ウェハ上に予め｛１１０｝方位に沿ってエッチングマスクを形成してエッチングを行えば、Ｖ字状の溝やピラミッド形のピット、あるいはピラミッド形の空洞構造を形成することができるということが知られている。また、エッチングマスクの開口幅やエッチング時間を調整することにより、任意の深さと任意の大きさのＶ字状や台形状の溝、あるいはピラミッド形のピットを形成することができるということが知られている。
エッチングを途中で停止させた場合には、図５〜図７に示すように、断面が逆台形状の溝２１を形成することができる。この場合には、溝２１の側壁となる（１１１）面３５、（１１−１）面３６、（１−１−１）面３７および（１−１１）面３８と、エッチングにより露出した（１００）面３４とのなす角度は、おおよそ１２５．３゜であり、後述するＶ字状溝の底部の角度よりも大きい。従って、Ｖ字状溝の場合よりも、レジストや薬液の残渣を取り除きやすく、また容易に溝２１内に空洞を生じさせずに絶縁膜を埋め込むことができる。
エッチングをさらに進行させると、溝２１の側壁の｛１１１｝面が増加する一方で、溝２１の底部の（１００）面３４が減少していく。そして、最終的には、図８および図９に示すように、溝２１の底部の（１００）面３４が消滅し、相対峙する両側の｛１１１｝面がおおよそ７０．６°の角度をなして交差すると、それ以上のエッチングが実質的に停止する。このため、エッチング時間がばらついても、Ｖ字状の溝２１の深さにばらつきは生じない。つまり、Ｖ字状の溝２１の深さは、エッチング時間に応じて決まるのではなく、エッチングマスク３２の開口幅に応じて決まる。
具体的には、Ｖ字状の溝２１の深さは、エッチングマスク３２の開口幅の１／２にｔａｎ５４．７°を乗じた値となる。逆に、所望の深さのＶ字状の溝２１を形成するには、エッチングマスク３２の開口幅を、溝２１の深さに２／ｔａｎ５４．７°を乗じた値とすればよい。例えば、溝の深さを２００μｍにする場合には、エッチングマスク３２の開口幅を２８３μｍにすればよいので、デバイスピッチの縮小化に有利である。ただし、この場合には、溝２１の底部の角度がおおよそ７０．６°とやや鋭角的であるため、水素アニール処理、角部の丸め酸化処理またはＣＤＥ（ケミカルドライエッチング）処理などを行って、角部が丸みを帯びるようにしておくとよい。
つぎに、図１に示す構成の逆阻止型ＩＧＢＴの製造プロセスについて、図２（図２−１〜図２−３）を参照しながら説明する。まず、例えば熱酸化によりシリコンウェハ３１上にマスク酸化膜３０を形成する（図２−１）。アルカリ溶液によるシリコンの湿式異方性エッチングでは、エッチングマスク選択比が大きいため、マスク酸化膜３０を非常に薄くすることができる。熱酸化膜に対して膜質（耐マスク性）がやや劣るが、ＣＶＤで形成したシリコン酸化膜でも十分なエッチングマスク選択比が得られるので、減圧ＣＶＤ法やプラズマＣＶＤ法によりＴＥＯＳ膜などを形成し、これをマスク酸化膜３０としてもよい。
次いで、マスク酸化膜３０のパターニングおよびエッチングを行って、所望のパターンのエッチングマスク３２を形成する。そして、上述したアルカリ溶液によるシリコンの湿式異方性エッチングを行い、台形状（または、図２−２において点線で示すＶ字状）の溝２１を形成する。その後、溝２１の側壁に、例えばボロンをイオン注入法により導入する（図２−２）。その際、溝２１の側壁のテーパー角度がおおよそ５４．７°と非常に大きいので、シリコンウェハ３１を傾けずに溝２１の側壁に不純物を注入することができる。つまり、チルト角度０°でもってイオン注入を行うことができる。
この場合には、１回のイオン注入によって、（１１１）面３５、（１１−１）面３６、（１−１−１）面３７および（１−１１）面３８の４つの側壁に同時に不純物を注入することができるので、簡便である。ただし、通常のトレンチ側壁へのイオン注入のように、シリコンウェハ３１を斜めに傾けて、（１１１）面３５、（１１−１）面３６、（１−１−１）面３７および（１−１１）面３８の４つの側壁ごとに不純物を注入してもよい。しかる後、熱処理を行い、注入された不純物を活性化させて、溝２１の側壁および底部（台形状の溝２１の場合）に沿ってｐ型拡散層４０を形成する（図２−３）。このｐ型拡散層４０が前記ｐ+分離層２０となる。
つぎに、図示省略するが、溝２１内を、ＳＯＧやＢＰＳＧ、ポリシラザン、ポリイミドなどの絶縁膜や、ポリシリコンやエピタキシャルシリコン膜などの半導体膜で埋めて、充填領域２２を形成する。そして、アニール処理を行って、溝２１内の充填領域２２の膜質を改善するとともに、充填領域２２とシリコンとの密着性を改善する。ポリシリコン膜やエピタキシャルシリコン膜で溝２１を充填して充填領域２２を形成する場合、膜形成中の原料シラン系ガスにＢ2Ｈ6（ジボラン）などドーパントガスを混入させることによりｐ型半導体膜で充填させれば、Ｂ+（ボロン）イオン注入によるドーパント導入工程を省略できるので簡便である。ここまでで、ｐ+分離層２０の形成工程が終了する。
この後、周知のプロセスに従って、活性領域１４における素子の表面構造および耐圧構造１３を作製する。そして、第２主面１６を研削し、エッチングして薄ウェハ化する。その後、第２主面１６側に、例えばボロンのイオン注入と熱処理によりｐ+コレクタ層３を形成する。また、例えば第２主面１６側に、金（Ａｕ）の蒸着と熱処理によりコレクタ電極９を形成する。最後に、ダイシング等により個々のチップに切断して完成である。
実施の形態２．
図３は、本発明の実施の形態２にかかる逆阻止型ＩＧＢＴの構成を示す断面図である。図３に示すように、実施の形態２は、実施の形態１において、ｐ+分離層２０と切断面２５との間の充填領域２２が第１主面１５上に伸びて、耐圧構造１３および活性領域１４を覆っているものである。その他の構成は、実施の形態１と同じである。従って、実施の形態１と同様に、ｐ+分離層２０によって、逆バイアス時にｐｎ接合の前後に広がる空乏層が切断面２５およびその周辺のダメージ領域に広がるのを防ぐことができるので、十分な逆耐圧を得ることができる。なお、実施の形態１と同様の構成については、実施の形態１と同じ符号を付して説明を省略する。
つぎに、図３に示す構成の逆阻止型ＩＧＢＴの製造プロセスについて、図４（図４−１〜図４−４）を参照しながら説明する。ただし、各工程の詳細については、実施の形態１で説明した通りであるので、重複する説明を省略し、ここでは、大まかな流れについて説明する。まず、周知のプロセスに従って、シリコンウェハ３１の第１主面１５に、活性領域１４における素子の表面構造および耐圧構造１３を作製する（図４−１）。ただし、この時点ではまだ、エミッタ電極８となるアルミニウム電極を形成しない。なお、図４−１において、符号４１は、活性領域１４における素子の表面構造および耐圧構造１３を含む素子領域であり、素子領域４１と素子領域４１との間は、分離領域４２である。
つぎに、アルカリ溶液によるシリコンの湿式異方性エッチングを行って、分離領域４２に溝２１を形成する。そして、溝２１の側壁に、例えばボロンをイオン注入法により導入する。その後、第１主面１５側にアルミニウムをスパッタし、これをエッチングしてエミッタ電極８を形成する（図４−２）。つぎに、第１主面１５側にＳＯＧやＢＰＳＧ、ポリシラザン、ポリイミド、ポリシリコン、エピタキシャルシリコンなどの絶縁膜や半導体膜を堆積して、溝２１内を絶縁膜や半導体膜で埋めた後、アニール処理を行う（図４−３）。ここまでで、ｐ+分離層２０の形成工程が終了する。この後、第２主面１６を研削し、エッチングして薄ウェハ化する（図４−４）、その後、第２主面１６側に、ｐ+コレクタ層３およびコレクタ電極９を形成する。最後に、ダイシング等により個々のチップに切断して完成である。
このように、湿式異方性エッチングによる溝２１の形成処理は、ダメージのない処理であり、処理温度も２００℃以下であるので、第１主面１５側にＭＯＳゲート構造を形成した後や、アルミニウムのエミッタ電極８を形成した後や、ＢＰＳＧなどの表面保護膜を形成した後など、素子の表面構造を作製するプロセスの大半を終了した後、つまりデバイス作製プロセスの後半に、溝２１を形成することができる。また、溝２１内を絶縁膜や半導体膜で埋めることによって、裏面研削によって薄ウェハ化する際に、溝２１において個々のチップに分離してしまうことや、シリコンウェハ３１が切断されてしまうのを防ぐことができる。
実施の形態１または２によれば、溝２１を形成する際のエッチングマスク３２を厚くしなくてもよいので、従来よりも低い温度で、かつ短時間で熱酸化を行ってエッチングマスク３２となるマスク酸化膜３０を形成することができる。従って、リードタイムの増加という問題や、酸化時の酸素導入に起因する結晶欠陥の発生という問題を抑制することができる。また、アルカリ溶液による湿式異方性エッチングでは、エッチングレートを非常に高く設定して、バッチ式でエッチングを行うことができるので、リードタイムの短縮やコストの削減において非常に大きな効果を奏する。
また、アルカリ溶液による湿式異方性エッチングでは、エッチング温度が２００℃以下と低いので、サーマルバジェットが非常に小さくなり、活性領域１４のドーパントプロファイルへの影響がない。また、湿式異方性エッチングにより溝２１を形成する前に、アルミニウムなどの比較的低融点の金属や、熱に弱い材料がシリコンウェハ３１上に形成されていても、エッチングを行ったことによるそれらに対する影響がない。
また、溝２１の側壁に対してボロンのイオン注入を行うことによって、従来よりも熱処理温度が低くなり、また熱処理時間が短くなるので、ｐ+分離層２０を形成する際のリードタイムの削減と、それに伴う良品率の改善という効果が得られる。また、溝２１の側壁のテーパー角度が、ドライエッチングによって形成されたトレンチに比べて非常に大きいので、実効ドーズ量の低下、スクリーン酸化膜によるドーズ量ロス、イオンビームの反射や再放出によるドーズ量ロス、実効投影飛程の低下などの弊害を抑制することができる。さらに、溝２１の側壁のテーパー角度が大きいことにより、溝２１内の薬液や残渣を容易に除去することができるので、歩留まりと信頼性の向上に大きな効果がある。
また、溝２１の側壁のテーパー角度がばらつかないので、イオン注入時のドーズ量や飛程のばらつきが飛躍的に小さくなる。さらに、Ｖ字状の溝２１を形成する場合には、溝２１の深さが、エッチングマスク３２の開口幅によって決定されるので、溝２１の深さのばらつきが従来よりも非常に小さくなるという効果を奏する。
実施の形態３．
図１０は、この発明の半導体装置（ここでは、逆阻止型ＩＧＢＴ）の半導体チップ形成箇所が多数集積した薄い半導体ウェハの構成を示す平面図である。図１１は、図１０のＣ−Ｃ線で切断した要部断面図であり、図１２は、図１１のＤ部とＥ部を拡大した図である。この薄い半導体ウェハは第１主面に表面構造が形成された厚い半導体ウェハの第２主面を研削し、この第２主面に裏面構造を形成した状態を示しており、スクライブラインとなるトレンチとこのトレンチに形成される分離層はまだ形成されていない状態を示す。
薄い半導体ウェハ１０１の第１主面１３１側のＩＧＢＴチップ形成箇所１３５には、ｐウェル領域１０２、ｐ耐圧領域１０３、ｎエミッタ領域１０４などの拡散層が形成され、ｐウェル領域１０２のチャネル領域上にはゲート絶縁膜１０５を介してゲート電極１０６が形成され、このゲート電極１０６上には層間絶縁膜１０７が形成され、ｎエミッタ領域１０４上とｐウェル領域１０２上（図示していない高濃度のｐコンタクト領域上）にはエミッタ電極１０８が形成され、表面に図示しないポリイミドなどの保護膜が形成される（これらを表面構造１３３という）。薄い半導体ウェハ１０１の第２主面にはｐコレクタ領域１１０が形成され、このｐコレクタ領域１１０上にコレクタ電極１１１が形成される（これらを裏面構造１３４という）。なお、ｐ耐圧領域１０３はフィールドプレートと接続する拡散層である。
図１３から図１８は、本発明の実施の形態３の逆阻止型ＩＧＢＴの製造方法を工程順に示す要部断面図である。例えば、３００μｍ程度の厚さの厚い半導体ウェハ１０１ａの第１主面１３１側のＩＧＢＴチップ形成箇所１３５に、ｐウェル領域１０２、ｐ耐圧領域１０３、ｎエミッタ領域１０４などの拡散層を形成し、ｐウェル領域１０２のチャネル領域上にはゲート絶縁膜１０５を介してゲート電極１０６を形成し、ゲート電極１０６上に層間絶縁膜１０７を形成する。ｎエミッタ領域１０４上とｐウェル領域１０２上（図示していない高濃度のｐコンタクト領域上）にはエミッタ電極１０８を形成し、これらの上に図示しないポリイミドなどの保護膜を形成する（これらが表面構造１３３となる）（図１３）。
つぎに、厚い半導体ウェハ１０１ａの第２主面１３２ａを研削し、エッチングした、例えば、１００μｍ程度の薄い半導体ウェハ１０１の研削面１０９（薄い半導体ウェハ１０１の第２主面１３２となる）側にｐコレクタ領域１１０を形成し、このｐコレクタ領域１１０上にコレクタ電極１１１を形成する（これらが半導体チップを構成する裏面構造１３４となる）。ここまでの工程が終了した薄い半導体ウェハ１０１を準備する（図１４）。
つぎに、薄い半導体ウェハ１０１のコレクタ電極１１１を石英ガラス（ガラスウェハ）などで形成された支持基板１４１に両面粘着テープ１３７を介して貼り付ける。その際、薄い半導体ウェハ１０１と支持基板１４１で両面粘着テープ１３７を挟み、上下から圧力をかける方法や、ローラで気泡が入らないように貼り合わせる方法を利用して、薄い半導体ウェハ１０１と支持基板１４１を貼り合わせる。
両面粘着テープ１３７は、加熱により発泡して剥離する発泡テープ１３８と、例えば、紫外線の照射により剥離するＵＶ（Ｕｌｔｒａｖｉｏ１ｅｔ）テープ１３９をＰＥＴ（ＰｏＩｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）フィルム１４０を介して貼り付けた構成をしており、薄い半導体ウェハ１０１のコレクタ電極１１１と発泡テープ１３８を貼り付け、支持基板１４１とＵＶテープ１３９を貼り付ける（図１５）。特に限定しないが、例えば発泡テープ１３８およびＵＶテープ１３９の厚さは５０μｍであり、ＰＥＴフィルム１４０の厚さは１００μｍである。また、支持基板１４１の厚さは例えば６００μｍである。
つぎに、薄い半導体ウェハ１０１の隣り合うＩＧＢＴチップ形成箇所１３５の間にスクライブライン領域１３６となるトレンチ１４２を湿式異方性エッチングで形成する（図１６）。このトレンチ１４２の底部はｐコレクタ領域１１０に達するようにする。この状態では、トレンチ１４２を形成しても支持基板１４１に薄い半導体ウェハ１０１が両面粘着テープ１３７を介して固着しているので、薄い半導体ウェハ１０１はばらばらの半導体チップになることはない。このトレンチ１４２の側壁はＩＧＢＴチップの端部となる。
このトレンチ１４２を形成するためのエッチング液の条件は、ＴＭＡＨ（水酸化テトラメチルアンモニウム水溶液）で、濃度が３〜２０％で、温度が５０〜９０℃である。また、ＮＨ4ＯＨ（アンモニア水溶液）で、濃度が１〜２０％で、温度が５０〜９０℃であってもよく、ＫＯＨ（水酸化カリウム水溶液）で、濃度が１０〜６０％で、温度が５０〜９０℃であってもよい。
このようにして形成されたトレンチ１４２の形状は、薄い半導体ウェハ１０１の第１主面１３１が｛１００｝面であるので、実施の形態１において図５〜図９を参照しながら説明した通りである。この湿式異方性エッチングでエッチングされた｛１１１｝面の平坦度は１ｎｍＲａ程度で極めて滑らかな面となる。図１９に示すように、エッチングが自動的に停止して断面形状がＶ字形になった場合には、そのＶ字形の底部をｐコレクタ領域１１０に接するようにする。また、図２０に示すように、エッチングを途中で停止して断面形状が逆台形になった場合には、その逆台形の底部をｐコレクタ領域１１０に接するようにする。
つぎに、薄い半導体ウェハ１０１の第１主面１３１側からトレンチ１４２の側壁へボロンのイオン注入１４４を行い、低温アニールし、注入されたボロンを活性化して、分離層１４５を形成する（図１７）。この分離層１４５の形成にあたっては、垂直なトレンチ側壁へのイオン注入のように斜めにウェハを傾けて上下左右４方向の側壁にそれぞれ４回に分けて注入してもよいが、イオン注入されるトレンチ１４２の側壁面１４３の第１主面１３１とのテーパー角度（交角）が５４．７°と非常に大きいのでウェハを傾けずに（チルト角度０°（垂直）で）注入してもよく、この場合は１回の注入で済むので簡便である（図１６〜図１８）。
従来技術のドライエッチングによるトレンチでは、アスペクト比が高いため、イオン注入における、実効ドーズ量の低下や、スクリーン酸化膜によるドーズ量ロス、イオンビームの反射や再放出によるドーズ量ロス、実効投影飛程の低下が発生したが、本発明では、テーパー角度が５４．７°と大きくアスペクト比が小さいため、それらの問題は発生しない。さらにはアスペクト比が小さいため、トレンチ内の薬液や残渣除去が容易になり、歩留まりと信頼性の向上に対して大きな効果がある。Ｖ字溝のテーパー角度は、前記したように（１００）主面とエッチングがストップする｛１１１｝面の交角５４．７°で固定され、側壁テーパー角度がばらつかないので、ドーズ量や飛程のばらつきも飛躍的に小さくなる。
一例として、例えば１×１０15ｃｍ-2／１００ｋｅＶでボロンをチルト角度０°でイオン注入する。イオン注入後の低温アニールは既に形成されているエミッタ電極やコレクタ電極に影響が及ばない温度と時間（例えば、４００℃のアニール温度で５時間のアニール時間）で行う。また、トレンチ１４２の側壁面１４３の平坦度が１ｎｍＲａであるので、拡散深さが１μｍの分離層１４５が確実に形成することができる。
つぎに、加熱して薄い半導体ウェハ１０１から発泡テープ１３８を発泡剥離して、半導体ウェハ１０１を支持基板１４１に固着している両面粘着テープ１３７から離す。また支持基板１４１については、紫外線（ＵＶ）をＵＶテープ１３９に照射することで、ＵＶテープ１３９を支持基板１４１から剥離し、両面粘着テープ１３７を支持基板１４１から離して、支持基板１４１を再利用する。ＩＧＢＴチップ形成箇所１３５同士は、数μｍの厚さ（ｐコレタタ領域１１０とコレクタ電極１１１を合わせた厚み）で繋がっているが、発泡テープ１３８を剥離するときに、この薄い箇所が切れて互いに分離してＩＧＢＴチップとなる（図１８）。
ここで、発泡剥離は、１３０℃程度に昇温したホットプレート上に支持基板１４１を下（ホットプレート面）にして載せて行う。トレンチ１４２の底面での残り厚さは、前記したように数μｍしかないため発泡剥離を行うと同時にチップ化することができる。もしも、ｐコレクタ領域１１０とコレクタ電極１１１が切断できずに残ってしまった場合には、レーザー光などで繋がっている部分を切断するとよい。このようにして、図１８のＦ部に示すＩＧＢＴチップが形成され、このチップを図示しないパッケージに組み込んで逆阻止型ＩＧＢＴが完成する。
実施の形態３によれば、ＩＧＢＴチップの表面構造１３３および裏面構造１３４が形成された薄い半導体ウェハ１０１を、両面粘着テープ１３７で支持基板１４１に貼り付けた後、スクライブラインを兼ねてトレンチ１４２を形成し、このトレンチ１４２側壁に分離層１４５を形成し、両面粘着テープ１３７を薄い半導体ウェハ１０１から剥離することで、ＩＧＢＴチップが完成する。そのため、トレンチ１４２の形成後、厚い半導体ウェハ１０１ａの裏面（第２主面１３２）を研削し、裏面構造１３４を形成する従来方法と比べてコンタミネーションが少なくなり、また従来の塗布拡散のような酸素に起因する特性劣化はなく、安定して９０％以上の高い良品率にすることができる。また、従来のようにトレンチ内に補強材を充填して半導体ウェハを切断し、チップ化する工程が削除できるので、低コストで高い信頼性の逆阻止型ＩＧＢＴを提供することができる。
図２１は、イオン注入と低温アニールで形成した分離層のＳＲ（広がり抵抗法）による濃度プロフィルである。トレンチ側壁の平坦性は１ｎｍＲａと良好であるので、１μｍ程度の拡散深さで１０18ｃｍ-3程度の不純物濃度の分離層１４５でも空乏層を確実に止めることができる。なお、前記の分離層を形成するドーパントをボロンとしたがアルミニウムとしても構わない。また、実施の形態３では支持基板１４１側のテープにＵＶテープ１３９を使用したが、通常の研削工程（バックグラインド工程）で使用するピール（引っ張る）により支持基板１４１から剥離できる剥離テープを用いてもよい。
実施の形態４．
図２２は、本発明の実施の形態４の逆阻止型ＩＧＢＴの製造方法を示す要部断面図である。この断面図は、図１７に相当する断面図である。図２２に示すように、実施の形態４が実施の形態３と異なるのは、分離層１４５を形成するために、イオン注入後、低温アニールではなくレーザーアニール１４７を行うことである。その他のプロセスは、実施の形態３と同じである。なお、実施の形態３と同様の構成については、実施の形態３と同じ符号を付して説明を省略する。
図２３は、レーザーアニールした場合の分離層の濃度プロフィルである。参考までに低温アニールした場合の不純物濃度プロフィルも合わせて示す。これは、ＹＡＧ２ωダブルパルスレーザー（照射エネルギー密度は２台合計で３Ｊ／ｃｍ2（１．５Ｊ／ｃｍ2＋１．５Ｊ／ｃｍ2）、波長５３２ｎｍ、２台のレーザーの遅延時間は３００ｎ秒）を照射した場合である。
この条件でトレンチ側壁にイオン注入したドーパントのボロンを活性化させると、不純物濃度は１×１０19ｃｍ-3を超え、深さも１μｍ程度のものが得られ、低温アニールを用いた場合よりも空乏化しにくいので逆耐圧良品率を向上させることができる。不純物濃度が低温アニールより高くなるのは、瞬時にＳｉ融点に近い温度まで加熱されるのでドーパントの活性化率が高いためである。
また、分離層形成部のイオン注入層領域にしか熱による影響は加わらないために再びデバイスに熱履歴を加えることもなく良好な方法である。レーザー照射時には、照射したい場所以外はＳＵＳ等のメタルマスクをするか、部分照射レーザーアニールによって行ってもよい。部分照射レーザーアニールは、レーザー光を部分的に走査させたり、シャッターをレーザー走査中に開閉して制御することにより部分的にアニールする方法である。
図２４は、レーザー焦点位置から高さ方向（離れる方向）に半導体基板をずらした場合のピーク不純物濃度とずれ量Ｚの関係を測定する場合の測定方法を示す図である。同一のドーズ量のボロンがイオン注入された半導体基板を２１枚用意し、これを３グループに分け、第１グループ（Ｎｏ．１）の７枚はレーザーの照射エネルギー密度を３Ｊ／ｃｍ2、第２グループ（Ｎｏ．２）の７枚はレーザーの照射エネルギー密度を１．５Ｊ／ｃｍ2、第３グループ（Ｎｏ．３）の７枚はレーザーの照射エネルギー密度を１．２Ｊ／ｃｍ2として、それぞれＺ＝０ｍｍ、０．２ｍｍ、０．４ｍｍ、０．６ｍｍ、０．８ｍｍ、１．０ｍｍ、１．２ｍｍずらした位置（７箇所）に半導体基板を置いてＹＡＧ２ωレーザーアニールし、その後ピーク不純物濃度を測定した。その結果について説明する。
図２５は、レーザー焦点位置から高さ方向（離れる方向）に半導体基板をずらした場合のピーク不純物濃度とずれ量Ｚの関係を示す図である。図２５より、照射エネルギー密度が１．２Ｊ／ｃｍ2の場合には、焦点位置がずれてくると照射エネルギー密度が変わってしまうことがわかる。また、１．５Ｊ／ｃｍ2と３．０Ｊ／ｃｍ2の照射エネルギー密度では焦点位置が１ｍｍを超えるまで不純物濃度が変化しないことがわかる。
つまり、実施の形態４の場合には、１．５Ｊ／ｃｍ2以上の照射エネルギー密度で照射すれば、側壁にイオン注入した層を十分に活性化できることがわかる。従って、トレンチ底面までの深さが１ｍｍ以下でトレンチの側壁にイオン注入で分離層を形成する場合には、１．５Ｊ／ｃｍ2以上の照射エネルギー密度で照射することで、十分活性化することができる。
逆阻止型ＩＧＢＴにおいては、１ｍｍの厚さのウェハまで耐圧等の電気的特性が確保できれば本レーザーアニールを用いた分離層形成を実施することができる。また、トレンチ底面までの深さが１０μｍ未満の場合ではレーザーアニールは集積回路を形成するときに既に行われており、従って、本レーザーアニール法はトレンチ底面までの深さが１０μｍ以上で１ｍｍ以下の場合に適用するとよい。
実施の形態３または４によれば、塗布型分離層形成法により分離層を形成した場合よりも、酸素起因の影響を除去することができるために格段に良好な良品率（＞９０％）を確保することができる。また、前記の分離層の活性化に低温アニール（実施の形態３）やレーザーアニール（実施の形態４）を用いることで一様で拡散深さの浅い分離層とすることができて、従来の塗布拡散法に比べて、分離層の半導体チップに占める面積を小さくできてデバイスピッチを縮小することができる。なお、実施の形態４では、分離層形成を後で行う場合に限定して述べたが、このレーザーアニールの技術は、貼り合せ等による方法によらなくても有効性が高い。
実施の形態５．
図２６および図２７は、本発明の実施の形態５の逆阻止型ＩＧＢＴの製造方法を順に示す要部断面図である。図２６および図２７に示すように、実施の形態５は、実施の形態４において、分離層１４５を形成した後、レーザー照射によるダイシング（レーザーダイシング）１４８を行ってトレンチ底面のｐコレクタ領域１１０とコレクタ電極１１１を切断してから、発泡テープ１３８を加熱して薄い半導体ウェハ１０１を両面粘着テープ１３７から離すようにしたものである。その他のプロセスは、実施の形態４と同じである。なお、実施の形態４と同様の構成については、実施の形態３と同じ符号を付して説明を省略する。
特に限定しないが、例えばＹＡＧ２ωダブルパルスレーザー（照射エネルギー密度は２台合計で６Ｊ／ｃｍ2（３Ｊ／ｃｍ2＋３Ｊ／ｃｍ2）、波長５３２ｎｍ、２台のレーザーの遅延時間は０ｎ秒（遅延時間は設けない））でレーザーダイシング１４８を実施する。その際、微細領域のダイシングを行えるようレーザー光のビーム径を絞る。そして、レーザーダイシング１４８を終了した後に、実施の形態３と同様に発泡テープ１３８を加熱発泡させて薄い半導体ウェハ１０１を両面粘着テープ１３７から離す。なお、イオン注入時には、トレンチ部にのみマスクを行うのが理想的である。
ここで、レーザーアニール工程では、加工痕が入らない状態（加工モードでない状態）でレーザーアニールを行う。このときの照射エネルギー密度は、本実施の形態５のようにＹＡＧ２ωレーザーを用いる場合には、１台あたり２Ｊ／ｃｍ2以下であるのが適当である。一方、レーザーダイシング工程では、加工モードに入る状態でダイシングを行う。加工モードにするには、照射エネルギー密度を１台あたり２Ｊ／ｃｍ2／以上にすればよい。数μｍの厚さのコレクタ電極１１１を切断する場合には、照射エネルギー密度は、１台あたり３Ｊ／ｃｍ2程度が適当である。
実施の形態５によれば、レーザーダイシング１４８を行ってから、両面粘着テープ１３７を剥がして個々のチップにするので、分離層１４５の下でコレクタ電極１１１を過不足なくきれいに切断することができる。従って、コレクタ電極１１１がチップ端面から少し飛び出た状態で残ったり、コレクタ電極１１１が分離層１４５の下の部分で欠けてしまったりすることがない。また、コレクタ電極１１１の切断面にバリ等が残らないので、きれいなチップ断面（切断面）を得ることができる。
さらに、照射エネルギー密度を調整することによって、同一のレーザー照射装置でもってレーザーアニールとレーザーダイシングを連続して行うことができる。そのようにすれば、レーザーアニール用の装置とレーザーダイシング用の装置を設けずに済み、装置メリットが高い。なお、ＹＡＧ２ωダブルパルスレーザー以外にも、エキシマレーザー（ＸｅＦ、ＸｅＣｌ等）、ＹＡＧ３ωレーザー、ＹＬＦ２ωレーザーあるいは半導体レーザーによっても、それぞれの照射エネルギー密度を調整することにより、本発明を実施することができる。
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。また、実施の形態では、第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は、その逆でも成り立つ。本発明は、逆阻止型ＩＧＢＴに限らず、その他の逆阻止型デバイスや双方向型デバイス、または分離層形成を伴うＭＯＳＦＥＴやバイポーラトランジスタ、ＭＯＳサイリスタなどの半導体デバイスにも適用でき、有効性がある。
以上のように、本発明にかかる半導体装置の製造方法は、電力変換装置などに使用されるパワー半導体装置に有用であり、特に、双方向型デバイスまたは逆阻止型デバイスに適している。
本発明の実施の形態１にかかる逆阻止型ＩＧＢＴの構成を示す断面図である。 図１に示す逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 図１に示す逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 図１に示す逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態２にかかる逆阻止型ＩＧＢＴの構成を示す断面図である。 図３に示す逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 図３に示す逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 図３に示す逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 図３に示す逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 アルカリ溶液によるシリコンの湿式異方性エッチングを説明するための断面斜視図である。 アルカリ溶液によるシリコンの湿式異方性エッチングによって形成された溝のパターンを示す平面図である。 図６の切断線Ａ−Ａにおける構成を示す断面図である。 アルカリ溶液によるシリコンの湿式異方性エッチングによって形成された溝のパターンを示す平面図である。 図８の切断線Ｂ−Ｂにおける構成を示す断面図である。 本発明の半導体装置の半導体チップ形成箇所が多数集積した薄い半導体ウェハの構成を示す平面図である。 図１０のＣ−Ｃ線で切断した構成を示す要部断面図である。 図１１のＤ部とＥ部の構成を拡大して示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態３にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 イオン注入と低温アニールで形成した分離層の濃度プロフィルを示す特性図である。 本発明の実施の形態４にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 レーザーアニールした場合の分離層の濃度プロフィルを示す特性図である。 レーザー焦点位置から高さ方向（離れる方向）に半導体基板をずらした場合のピーク不純物濃度とずれ量Ｚの関係を測定する場合の測定方法を示す図である。 レーザー焦点位置から高さ方向（離れる方向）に半導体基板をずらした場合のピーク不純物濃度とずれ量Ｚの関係を示す特性図である。 本発明の実施の形態５にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 本発明の実施の形態５にかかる逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 図２８の方法に従って製造された従来の逆阻止型ＩＧＢＴの構成を示す断面図である。 従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 従来の逆阻止型ＩＧＢＴの製造途中の状態を示す断面図である。 図３０の方法に従って製造された従来の逆阻止型ＩＧＢＴの構成を示す断面図である。 トレンチ内に薬液残渣やレジスト残渣などが発生した様子を示す断面図である。
符号の説明
１ 第１導電型シリコン半導体基板（ｎ-シリコン半導体基板）
２ 第２導電型ベース領域（ｐベース領域）
３ 第２導電型コレクタ層（ｐ+コレクタ層）
４ 第１導電型エミッタ領域（ｎ+エミッタ領域）
５ ゲート絶縁膜
６ ゲート電極
８ エミッタ電極
９ コレクタ電極
１５，１３１ 第１主面
１６，１３２，１３２ａ 第２主面
２０ 第２導電型分離層（ｐ+分離層）
２１，１４２ 溝（トレンチ）
２２ 充填領域
３１ シリコンウェハ
３２ エッチングマスク
３３，３４ ｛１００｝面
３５，３６，３７，３８ ｛１１１｝面
１０１ 薄い半導体ウェハ
１０１ａ 厚い半導体ウェハ
１０２，１０３，１０４，１１０ 拡散層（ｐウェル領域、ｐ耐圧領域、ｎエミッタ領域、ｐコレクタ領域）
１０６ 制御電極（ゲート電極）
１０８ 第１主電極（エミッタ電極）
１１１ 第２主電極（コレクタ電極）
１３７ 接着層（両面粘着テープ）
１３８ 発泡テープ
１４１ 支持基板
１４３ 側壁面
１４５ 分離層
１４７ レーザーアニール
１４８ レーザーダイシング

Claims (5)

  1. 第１導電型半導体基板の第１主面の表面領域に選択的に設けられた第２導電型ベース領域と、前記ベース領域の表面領域に選択的に設けられた第１導電型エミッタ領域と、前記ベース領域の、前記半導体基板と前記エミッタ領域に挟まれた部分の表面上に設けられたゲート絶縁膜、および該ゲート絶縁膜上に設けられたゲート電極を含むＭＯＳゲート構造と、前記エミッタ領域および前記ベース領域に接触するエミッタ電極と、前記半導体基板の第２主面の表面層に設けられた第２導電型コレクタ層と、前記コレクタ層に接触するコレクタ電極と、前記ＭＯＳゲート構造を囲み、かつ前記第１主面から前記第２主面に対して傾斜して前記第２主面まで至り、前記コレクタ層に連結された第２導電型分離層と、を有し、前記第１主面および前記第２主面は、｛１００｝面であり、前記半導体基板に形成された溝の側壁は、｛１１１｝面である半導体装置を製造するにあたって、
    第１導電型半導体基板の第１主面を所望のパターンのマスクで被覆する工程と、
    前記半導体基板の、前記マスクにより被覆されていない部分をアルカリ溶液に接触させて湿式異方性エッチングを行い、前記半導体基板に、断面形状がＶ字状または台形状である溝を形成する工程と、
    前記溝の側壁に第２導電型不純物を導入して第２導電型分離層を形成する工程と、
    を含み、
    前記溝の側壁に第２導電型不純物を導入した後に、前記第１主面に半導体膜を堆積して前記溝を当該半導体膜で埋め、その後に熱処理を行うことを特徴とする半導体装置の製造方法。
  2. 前記溝は、５４．７°の角度で傾斜するよう形成し、前記側壁にイオン注入法により第２導電型不純物を導入することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１主面側にゲート絶縁膜およびゲート電極を含むＭＯＳゲート構造を形成した後に、前記溝の形成と第２導電型不純物の導入を順次行って前記第２導電型分離層を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１主面側にゲート絶縁膜およびゲート電極を含むＭＯＳゲート構造を形成し、エミッタ電極を形成した後に、前記溝の形成と第２導電型不純物の導入を順次行って前記第２導電型分離層を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記第１主面側にゲート絶縁膜およびゲート電極を含むＭＯＳゲート構造を形成し、エミッタ電極を形成し、前記第１主面側の表面保護膜を形成した後に、前記溝の形成と第２導電型不純物の導入を順次行って前記第２導電型分離層を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
JP2005017486A 2004-08-19 2005-01-25 半導体装置の製造方法 Expired - Fee Related JP4982948B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005017486A JP4982948B2 (ja) 2004-08-19 2005-01-25 半導体装置の製造方法
DE102005038152A DE102005038152A1 (de) 2004-08-19 2005-08-12 Halbleiterbauteil und Verfahren zu seiner Herstellung
US11/208,459 US7741192B2 (en) 2004-08-19 2005-08-19 Semiconductor device and manufacturing method thereof
US11/389,495 US7776672B2 (en) 2004-08-19 2006-03-27 Semiconductor device and manufacturing method thereof
US12/575,730 US8697558B2 (en) 2004-08-19 2009-10-08 Semiconductor device and manufacturing method thereof
US12/785,932 US8119496B2 (en) 2004-08-19 2010-05-24 Semiconductor device and manufacturing method thereof
US12/824,541 US8759870B2 (en) 2004-08-19 2010-06-28 Semiconductor device
US13/352,581 US20120184083A1 (en) 2004-08-19 2012-01-18 Semiconductor device and manufacturing method thereof
US14/338,140 US20140327041A1 (en) 2004-08-19 2014-07-22 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004240094 2004-08-19
JP2004240094 2004-08-19
JP2004312590 2004-10-27
JP2004312590 2004-10-27
JP2005017486A JP4982948B2 (ja) 2004-08-19 2005-01-25 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011266344A Division JP5382098B2 (ja) 2004-08-19 2011-12-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006156926A JP2006156926A (ja) 2006-06-15
JP4982948B2 true JP4982948B2 (ja) 2012-07-25

Family

ID=35852697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017486A Expired - Fee Related JP4982948B2 (ja) 2004-08-19 2005-01-25 半導体装置の製造方法

Country Status (3)

Country Link
US (4) US7741192B2 (ja)
JP (1) JP4982948B2 (ja)
DE (1) DE102005038152A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021096067A1 (ko) * 2019-11-14 2021-05-20 (주)오이솔루션 반도체 웨이퍼를 가공하기 위한 방법

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
DE102006007053B4 (de) 2006-02-15 2008-08-14 Infineon Technologies Austria Ag Optimierte dielektrische Isolationsstrukturen und Verfahren zu deren Herstellung
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
TWI354382B (en) * 2007-06-01 2011-12-11 Huga Optotech Inc Semiconductor substrate with electromagnetic-wave-
JP5074172B2 (ja) 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
WO2009139417A1 (ja) * 2008-05-13 2009-11-19 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2010028018A (ja) * 2008-07-24 2010-02-04 Fuji Electric Device Technology Co Ltd 半導体ウエハおよび半導体装置と半導体装置の製造方法
JP5507118B2 (ja) * 2009-05-20 2014-05-28 富士電機株式会社 半導体装置およびその製造方法
JP5621271B2 (ja) * 2010-02-12 2014-11-12 富士電機株式会社 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法
JP2011187916A (ja) * 2010-02-12 2011-09-22 Fuji Electric Co Ltd 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
US8278690B2 (en) * 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
JP5195816B2 (ja) 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法
JP5621334B2 (ja) 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2011257317A (ja) 2010-06-10 2011-12-22 Shinagawa Corp 自動整準台
JP5648379B2 (ja) * 2010-06-14 2015-01-07 富士電機株式会社 半導体装置の製造方法
JP5605032B2 (ja) * 2010-07-09 2014-10-15 豊田合成株式会社 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP5614451B2 (ja) 2010-08-12 2014-10-29 富士電機株式会社 半導体装置の製造方法
JP5549532B2 (ja) * 2010-10-21 2014-07-16 富士電機株式会社 半導体装置の製造方法
JPWO2012056536A1 (ja) 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
US8853009B2 (en) 2011-01-18 2014-10-07 Fuji Electric Co., Ltd. Method for manufacturing reverse-blocking semiconductor element
JP5766462B2 (ja) * 2011-02-24 2015-08-19 ローム株式会社 半導体装置およびその製造方法
US8999768B2 (en) 2011-03-14 2015-04-07 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
US9093266B2 (en) * 2011-04-11 2015-07-28 Micron Technology, Inc. Forming high aspect ratio isolation structures
JP5866827B2 (ja) * 2011-06-30 2016-02-24 富士電機株式会社 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
JP5929063B2 (ja) * 2011-09-15 2016-06-01 富士電機株式会社 半導体装置の製造方法
CN103384910B (zh) 2012-02-23 2017-05-24 富士电机株式会社 半导体器件的制造方法
US9981844B2 (en) 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
US9219020B2 (en) 2012-03-08 2015-12-22 Infineon Technologies Ag Semiconductor device, wafer assembly and methods of manufacturing wafer assemblies and semiconductor devices
JP5772670B2 (ja) * 2012-03-12 2015-09-02 富士電機株式会社 逆阻止型半導体素子の製造方法
JPWO2013176037A1 (ja) 2012-05-22 2016-01-12 富士電機株式会社 半導体装置の製造方法
JP6135666B2 (ja) 2012-05-31 2017-05-31 富士電機株式会社 半導体装置の製造方法
US9082808B2 (en) * 2012-06-05 2015-07-14 Oracle International Corporation Batch process for three-dimensional integration
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
RU2509391C1 (ru) * 2012-09-21 2014-03-10 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ формирования граней чипа для мозаичных фотоприемных модулей
EP2913843A4 (en) 2012-10-23 2016-06-29 Fuji Electric Co Ltd METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
JP5991384B2 (ja) * 2013-01-16 2016-09-14 富士電機株式会社 半導体装置および半導体装置の製造方法
US8859361B1 (en) * 2013-04-05 2014-10-14 Alpha And Omega Semiconductor Incorporated Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN104332494B (zh) * 2013-07-22 2018-09-21 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法
JP6036603B2 (ja) 2013-08-21 2016-11-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
FR3011124A1 (fr) * 2013-09-26 2015-03-27 St Microelectronics Tours Sas Composant scr a caracteristiques stables en temperature
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
JP6238234B2 (ja) * 2014-06-03 2017-11-29 ルネサスエレクトロニクス株式会社 半導体装置
CN105448971B (zh) * 2014-09-01 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106711036A (zh) * 2015-11-12 2017-05-24 上海联星电子有限公司 逆阻型igbt芯片及其制作方法
US11037904B2 (en) * 2015-11-24 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Singulation and bonding methods and structures formed thereby
JP6476419B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および素子チップ
US9941256B1 (en) 2016-12-21 2018-04-10 Ixys Corporation Inverse diode stack
JP6940302B2 (ja) * 2017-05-25 2021-09-22 レーザーテック株式会社 欠陥検査装置及び欠陥検査方法
JP7175159B2 (ja) * 2018-11-05 2022-11-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器
CN111261710A (zh) * 2018-12-03 2020-06-09 珠海格力电器股份有限公司 一种绝缘栅双极型晶体管及其制备方法
CN109961057B (zh) * 2019-04-03 2021-09-03 罗克佳华科技集团股份有限公司 一种车辆位置获得方法及装置
JP2022121327A (ja) * 2021-02-08 2022-08-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN118412367A (zh) * 2023-01-30 2024-07-30 力特半导体（无锡）有限公司 用于半导体器件制造的玻璃沉积的方法
CN118329124B (zh) * 2024-06-07 2024-08-13 中国科学院海洋研究所 一种温度和电导率同测传感器制备方法及传感器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269587A (en) * 1975-12-08 1977-06-09 Hitachi Ltd Device and manufacture for high voltage resisting semiconductor
US4278987A (en) * 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
US4904609A (en) 1988-05-06 1990-02-27 General Electric Company Method of making symmetrical blocking high voltage breakdown semiconductor device
DE4340590A1 (de) * 1992-12-03 1994-06-09 Hewlett Packard Co Grabenisolation unter Verwendung dotierter Seitenwände
JPH06252259A (ja) * 1993-02-26 1994-09-09 Ricoh Co Ltd 半導体装置とその製造方法
JPH09246371A (ja) * 1996-03-14 1997-09-19 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JPH1064855A (ja) * 1996-08-14 1998-03-06 Toshiba Corp 半導体装置の製造方法
JP4131752B2 (ja) 1997-03-14 2008-08-13 東芝松下ディスプレイテクノロジー株式会社 多結晶半導体膜の製造方法
US6096656A (en) * 1999-06-24 2000-08-01 Sandia Corporation Formation of microchannels from low-temperature plasma-deposited silicon oxynitride
JP4696337B2 (ja) * 1999-10-15 2011-06-08 富士電機システムズ株式会社 半導体装置
JP2001144213A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4788028B2 (ja) 2000-08-28 2011-10-05 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
US6517546B2 (en) * 2001-03-13 2003-02-11 Gregory R. Whittaker Method and apparatus for fixing a graft in a bone tunnel
US6920267B2 (en) * 2002-05-13 2005-07-19 Alps Electric Co., Ltd Optical coupling device and manufacturing method thereof
JP4459571B2 (ja) 2003-08-15 2010-04-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6897118B1 (en) * 2004-02-11 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method of multiple pulse laser annealing to activate ultra-shallow junctions
JP4770140B2 (ja) 2004-08-17 2011-09-14 富士電機株式会社 半導体素子の製造方法
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021096067A1 (ko) * 2019-11-14 2021-05-20 (주)오이솔루션 반도체 웨이퍼를 가공하기 위한 방법
KR20210059151A (ko) * 2019-11-14 2021-05-25 주식회사 오이솔루션 반도체 웨이퍼를 가공하기 위한 방법
KR102366381B1 (ko) 2019-11-14 2022-02-25 주식회사 오이솔루션 반도체 웨이퍼를 가공하기 위한 방법

Also Published As

Publication number Publication date
US8119496B2 (en) 2012-02-21
US7741192B2 (en) 2010-06-22
DE102005038152A1 (de) 2006-03-09
US20140327041A1 (en) 2014-11-06
US20060038206A1 (en) 2006-02-23
US20110081752A1 (en) 2011-04-07
JP2006156926A (ja) 2006-06-15
US20120184083A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
JP4982948B2 (ja) 半導体装置の製造方法
JP5082211B2 (ja) 半導体装置の製造方法
US8759870B2 (en) Semiconductor device
US8507327B2 (en) Semiconductor device manufacturing method thereof
JP5614451B2 (ja) 半導体装置の製造方法
JP5655931B2 (ja) 半導体装置の製造方法
JP4231387B2 (ja) 半導体装置とその製造方法
JP5358960B2 (ja) 半導体装置およびその製造方法
JP5866827B2 (ja) 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
JP2011187916A (ja) 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法
JP5549532B2 (ja) 半導体装置の製造方法
JP4857578B2 (ja) 半導体装置の製造方法
KR20020053713A (ko) 반도체장치
JP5382098B2 (ja) 半導体装置の製造方法
JP2013239600A (ja) 半導体装置の製造方法および半導体製造装置
JP5692241B2 (ja) 逆阻止型半導体素子の製造方法
JP2005175174A (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
JP4572529B2 (ja) 半導体素子の製造方法
JP2009206285A (ja) 半導体装置の製造方法および半導体装置
JP2014143435A (ja) 半導体装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20071213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees