JP4983677B2 - サージ吸収回路 - Google Patents

Description

この発明は、電力変換装置等の電源機器に搭載し、配電系統の電源ラインから電源機器に印加される雷サージや開閉サージ等のサージから電源機器を保護するためのサージ吸収回路に関する。

電力の配電系統に連系して運転がなされる太陽光発電に代表される分散型電源等においては、雷サージや開閉サージから電源機器を保護するために、放電ギャップ型のサージアブソーバや半導体の非線形性を利用したバリスタ等の保護素子を備えたサージ吸収回路が一般に用いられている。サージ吸収回路には、サージに対する電源機器の保護を確実にするために、保護動作時におけるサージアブソーバ等の動作電圧を低く設定することが望まれている。

一方、電源機器には絶縁耐性を維持する必要があるので、電源機器を製品として出荷する際には、そのシステムの絶縁耐性の確認のために、絶縁耐圧試験が行われる。絶縁耐圧試験時には商用周波数で大電圧の交流が電源機器に印加されることが一般的であるが、主に電源ラインとアースとの間に接続されているサージアブソーバ等が絶縁耐圧試験時に動作しないよう、絶縁耐圧試験電圧に応じてサージアブソーバ等の動作電圧を高めに選定する必要があった。このため、雷サージ等のサージに対する電源機器の保護電圧レベルを十分に低くできなかった。

このような問題を解決するために、従来のサージ吸収回路においては、絶縁耐圧試験時には高耐圧リレー等のスイッチ素子を用いて、アースとサージアブソーバを切り離していた（例えば、特許文献１参照）。また、スイッチ等の能動素子を用いずに、直列接続された２つの放電ギャップ素子の一方にコンデンサ、他方にインダクタをそれぞれ並列に接続し、受動素子のみで構成していた(例えば、特許文献２参照）。

特開２００１−２８６０５７号公報（第３〜４頁、第１図） 特開２００４−１８５９８２号公報（第５〜８頁、第１図）

従来のサージ吸収回路では、リレー等のスイッチ素子を用いる場合には、サージアブソーバの動作電圧を低く設定できるものの、高耐圧リレー等のスイッチ素子やそのスイッチ素子を動作させるための駆動回路の搭載により装置サイズが大きくなり、製造コストも増加するという問題点があった。また、受動素子のみでサージ吸収回路を構成する場合には、回路構成が簡単であるものの、インダクタとコンデンサとの直列共振により高調波漏れ電流が大きくなるという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、回路全体を小型化し、製造コストを低減し、且つ雷サージ印加時には絶縁耐圧試験電圧よりも小さい電圧値で動作し、絶縁耐圧試験時には動作しないサージ吸収回路を得るものである。また、全周波数領域で高インピーダンス特性を維持し、高調波漏れ電流を抑制することができるサージ吸収回路を得るものである。

この発明に係るサージ吸収回路は、電源ラインとアースとの間に接続されるサージ吸収回路であって、直列接続された第１のサージアブソーバ及び第２のサージアブソーバと、第１のサージアブソーバに並列接続された第１の抵抗器と、第２のサージアブソーバに並列接続された第２の抵抗器と、第２の抵抗器に並列接続されたコンデンサとを備えたことを特徴とするものである。

この発明に係るサージ吸収回路は、第２のサージアブソーバ及び第２の抵抗器に並列接続されたコンデンサを備えたので、スイッチ素子を用いることなく、雷サージ印加時には絶縁耐圧試験電圧よりも小さい電圧値で動作し、絶縁耐圧試験時には動作しない回路であり、回路全体を小型化することできる。また、全周波数領域で高インピーダンス特性を維持し、高調波漏れ電流を抑制することができる。

実施の形態１．
図１は、この発明を実施するための実施の形態１を示すサージ吸収回路の回路図である。また、図２は、雷サージのような高周波電圧が印加される場合の電流の経路、図３は、絶縁耐圧試験に用いられる低周波電圧が印加される場合の電流の経路である。図１において、サージ吸収回路１０は、直列接続された第１のサージアブソーバ１及び第２のサージアブソーバ２、第１のサージアブソーバ１に並列接続された第１の抵抗器５、第２のサージアブソーバ２に並列接続された第２の抵抗器６、及び第２の抵抗器６に並列接続されたコンデンサである第１のコンデンサ７によって構成されている。また、サージ吸収回路１０は、電源ライン３とアース４との間に接続されている。つまり、電源ライン３とアース４との間に第１のサージアブソーバ１及び第２のサージアブソーバ２が直列に接続されている。

第１及び第２のサージアブソーバ１，２は放電管型であり、放電管型のサージアブソーバの放電開始電圧（以降、動作電圧と称す）以上の電圧がサージアブソーバの両端に印加されたときに放電が発生し、短絡するものである。電源ライン３と第１のサージアブソーバ１との接続点をａ、第１のサージアブソーバ１と第２のサージアブソーバ２との接続点をｂ、第２のサージアブソーバ２とアース４との接続点をｃとする。上述のとおり、第１のサージアブソーバ１の両端（ａｂ間）には第１の抵抗器５が並列接続され、第２のサージアブソーバ２の両端（ｂｃ間）には第２の抵抗器６及び第１のコンデンサ７がそれぞれ並列接続されている。

ここで、第２のサージアブソーバ２の動作電圧Ｖ２Ｓは、第１のサージアブソーバ１の動作電圧Ｖ１Ｓ以下とする。電源ライン３とアース４との間に電圧Ｖａｃが印加されたとき、第１のサージアブソーバ１の両端と第２のサージアブソーバ２の両端に印加される電圧は、その両端のインピーダンスの比により決定される。第１のサージアブソーバ１の両端の電圧をＶａｂ、インピーダンスをＺａｂとし、第２のサージアブソーバ２の両端の電圧をＶｂｃ、インピーダンスをＺｂｃとすると、上述の電圧及びインピーダンスは式１、式２の関係をもつことになる。

まず、電源ライン３とアース４との間に雷サージが印加された場合について説明する。一般的に雷サージの電圧立ち上がりは１．２μs（マイクロ秒）とされている。高周波電圧の１／４周期分がこの電圧立ち上がりに相当するとした場合、雷サージの周波数は約２０８．３ｋＨｚとなる。このような高周波電圧が印加された場合、コンデンサは低インピーダンスとなるので、第１のコンデンサ７のインピーダンスＺＣが小さくなる。このため、雷サージの周波数における第１のコンデンサ７のインピーダンスＺＣが、第２の抵抗器６のインピーダンスＺＲ２の例えば１０分の１以下と十分小さくなるように仕様を決めた場合には、第１のコンデンサ７に並列接続されている第２の抵抗器６のインピーダンスＺＲ２は無視されて、図２（ａ）に示した矢印線のような経路２１を通って電源ライン３とアース４との間にサージ電流が流れる。

この結果、インピーダンスＺｂｃは非常に小さくなるので、インピーダンスＺａｂがインピーダンスＺｂｃよりも非常に大きい値となるように設定すれば、雷サージによる電圧のほぼ全てが第１のサージアブソーバ１に印加されることになる。このため、雷サージに対する電源機器の保護電圧レベルは第１のサージアブソーバ１の動作電圧Ｖ１Ｓで決定されることになる。

雷サージによって第１のサージアブソーバ１の動作電圧Ｖ１Ｓ以上の電圧が、電源ライン３とアース４との間に印加され、第１のサージアブソーバ１が動作する場合には、図２（ｂ）に示した矢印線のような経路２２を通ってサージ電流が流れる。このため、インピーダンスＺａｂはほぼ０となり、第２のサージアブソーバ２の両端にほぼ全てのサージ電圧が印加されることになる。第２のサージアブソーバ２の動作電圧Ｖ２Ｓを第１のサージアブソーバ１の動作電圧Ｖ１Ｓ以下としたため、第２のサージアブソーバ２もすぐに動作し、図２（ｃ）に示した矢印線のような経路２３を通って電流が流れる。つまり、第１のサージアブソーバ１の動作に続いて、第２のサージアブソーバ２も速やかに動作するので、サージアブソーバを単品で使った場合と比較しても雷サージへの反応時間について遜色はない。

次に、絶縁耐圧試験における電圧の印加について説明する。絶縁耐圧試験では一般的に商用周波数の交流が用いられる。その周波数は５０Ｈｚもしくは６０Ｈｚであるが、このような低周波では第１のコンデンサ７のインピーダンスＺＣは非常に大きくなる。このため、電源ライン３とアース４との間の電流の流れに対しては、第２のサージアブソーバ２に接続されている第１のコンデンサ７のインピーダンスＺＣは無視でき、図３に示した矢印線のような経路２４を通って電流が流れる。

このとき、サージ吸収回路１０に印加される電圧は、第１の抵抗器５と第２の抵抗器６との抵抗比で分圧されるため、第１の抵抗器５と第２の抵抗器６との抵抗比を１対１とすると絶縁耐圧試験に用いる試験電圧の最大値をＶＩＮＳとすれば、第１のサージアブソーバ１の両端と第２のサージアブソーバ２の両端とに印加される電圧はＶＩＮＳの半分の値となる。このため、ＶＩＮＳからＶＩＮＳの半分の値の間の電圧値を第１のサージアブソーバ１及び第２のサージアブソーバ２の動作電圧として選定すれば、絶縁耐圧試験でサージ吸収回路１０が動作することは無くなる。このため、従来のようにＶＩＮＳ以上の動作電圧であるサージアブソーバを選定する必要は無くなり、雷サージに対する電源機器の保護電圧レベルを下げることが可能となる。

上述のとおり、雷サージからの保護のためには、第２のサージアブソーバ２の動作電圧Ｖ２Ｓを第１のサージアブソーバ１の動作電圧Ｖ１Ｓ以下とする必要があるので、動作電圧Ｖ１Ｓ及び動作電圧Ｖ２Ｓを以下のように設定する。
ＶＩＮＳ＞Ｖ１Ｓ≧Ｖ２Ｓ＞ＶＩＮＳ／２

仮に、第１のコンデンサ７の静電容量を１００［ｐＦ］とすると、雷サージの周波数２０８．３［ｋＨｚ］ではその第１のコンデンサ７のインピーダンスは７．６［ｋΩ］となり、商用周波数（５０［Ｈｚ］）では３２［ＭΩ］となる。ここで、一例として第１の抵抗器５及び第２の抵抗器６の抵抗値を１［ＭΩ］に選定すれば、上述のインピーダンスを無視できる条件を満足し、さらに絶縁耐圧試験を１５００［Ｖ］で行った場合のサージ吸収回路１０で発生する漏れ電流を約０．７５［ｍＡ］と小さくすることができる。

以上の説明では、電源ライン３とアース４との間に低周波の電圧が印加される場合には、第１のコンデンサ７のインピーダンスを無視できるように第１のコンデンサ７を選択しているが、第１のコンデンサ７の高インピーダンスを利用し、更に高い抵抗値を有する第１の抵抗器５及び第２の抵抗器６を選択することによって、サージ吸収回路１０の両端のインピーダンスを増加させ、漏れ電流を更に抑えることも可能である。また、インダクタを使用していないので共振周波数領域でライン間のインピーダンスの低下は発生せず、サージ吸収回路１０の両端のインピーダンスは第１の抵抗器５の存在によって、全周波数領域にて高インピーダンスとなり、高調波に対する漏れ電流も小さくすることが可能である。

以上のように、第２のサージアブソーバ２に並列接続並列接続された第１のコンデンサ７を備えたことにより、以下のようなサージ吸収回路１０を得ることができる。電源ライン３とアース４との間に電圧が印加された場合、第１のサージアブソーバ１の両端と第２のサージアブソーバ２の両端とのインピーダンス比で印加電圧が分圧され、雷サージのような高周波電圧が印加される場合には、第２のサージアブソーバ２に並列接続されている第１のコンデンサ７が低インピーダンスとなるため、第２の抵抗器６のインピーダンスは無視できる。第１のサージアブソーバ１に接続されている第１の抵抗器５が第２のサージアブソーバ２に並列接続されている第１のコンデンサ７よりも十分大きいインピーダンスを有しているので、雷サージは最初に第１のサージアブソーバ１の両端に印加され、第１のサージアブソーバ１の動作電圧以上に雷サージの電圧値が上昇したときサージ吸収回路１０が動作する。

そして、絶縁耐圧試験に用いられる低周波電圧が印加される場合には、第２のサージアブソーバ２に接続されている第１のコンデンサ７は高インピーダンスとなり、そのインピーダンスは第２の抵抗器６のインピーダンスより十分大きいので、第１及び第２のサージアブソーバ１，２に接続されている第１及び第２の抵抗器５，６のインピーダンスが第１のサージアブソーバ１の両端と第２のサージアブソーバ２の両端とのインピーダンスを支配することになる。このため、第１の抵抗器５と第２の抵抗器６とのインピーダンス比によって低周波電圧が分圧されるため、第１及び第２のサージアブソーバ１，２の各々の動作電圧が、絶縁耐圧試験にて印加される最大電圧より低くても、絶縁耐圧試験時のサージ吸収回路１０の動作を防ぎ、電源機器の絶縁耐圧試験を行うことができる。

このように、スイッチ素子を用いることなく、雷サージのような高周波電圧が印加される場合には低い電圧で動作し、絶縁耐圧試験に用いられる低周波電圧が印加される場合には動作しないサージ吸収回路１０を得ることができるので、回路全体を小型化することできる。また、第１の抵抗器５及び第２の抵抗器６に高抵抗値の抵抗器を選定することによって、全周波数領域にて高インピーダンス特性を維持した回路となるため、通常動作時の高調波漏れ電流を抑制することができる。

なお、本実施の形態においては、第１のコンデンサ７を並列接続した第２のサージアブソーバ２及び第２の抵抗器６をアース４側に設けた場合について説明したが、図４に示すように、第１のコンデンサ７を並列接続した第２のサージアブソーバ２及び第２の抵抗器６を電源ライン３側に設け、第１のサージアブソーバ１及び第１の抵抗器５をアース４側に設けたサージ吸収回路２０においても同様の効果を得ることができる。

実施の形態２．
図５は、この発明を実施するための実施の形態２を示すサージ吸収回路の回路図である。本実施の形態のサージ吸収回路３０は、第１の抵抗器５と第２のコンデンサ８とを直列に接続した直列回路を第１のサージアブソーバ１に並列に接続したことが実施の形態１と異なる。図５において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。

雷サージのような高周波電圧が印加される場合には、第２のコンデンサ８は低インピーダンスとなり、そのインピーダンスは第１の抵抗器５よりも十分に低いため、雷サージ印加時には、第２のコンデンサ８のインピーダンスを無視して良いので、実施の形態１と同様の動作にて雷サージを吸収することができる。そして、絶縁耐圧試験に用いられる低周波電圧が印加される場合には、第２のコンデンサ８は高インピーダンスとなるため、低い次数の高調波に対する漏れ電流の抑制能力を高くすることができる。

なお、本実施の形態においては、第１の抵抗器５と第２のコンデンサ８との直列回路を電源ライン３側に設けた第１のサージアブソーバ１に並列に接続した場合について説明したが、この直列回路をアース４側に設けた第２のサージアブソーバ２に並列に接続し、第２の抵抗器６と第１のコンデンサ７との並列回路を電源ライン３側に設けた第１のサージアブソーバ１に並列に接続しても同様の効果を得ることができる。

実施の形態３．
図６は、この発明を実施するための実施の形態３を示すサージ吸収回路の回路図である。本実施の形態のサージ吸収回路４０は、半導体の非線形性を利用した保護素子（非線形抵抗素子）であるバリスタ９を第２のサージアブソーバ２とアース４との間に挿入したことが実施の形態１と異なる。

図６において、バリスタ９が第２のサージアブソーバ２とアース４との間に挿入され、ている。このような構成によって、放電管であるサージアブソーバの続流を抑制することができる。バリスタ９は、ある程度の静電容量を保持しているものの、雷サージの印加時に第１のサージアブソーバ１の両端の電圧が小さくならないようにするために、バリスタ９が保持する静電容量によっては、バリスタ用コンデンサ１１をバリスタ９に並列に接続して、静電容量を大きくしてもよい。

なお、実施の形態２に示したサージ吸収回路とアースとの間に、本実施の形態のように非線形抵抗素子を挿入してもよい。このような構成によって、本実施の形態と同様に放電管であるサージアブソーバの続流を抑制することができる。

この発明の実施の形態１におけるサージ吸収回路の回路図である。 この発明の実施の形態１における高周波電圧が印加される場合の電流経路を示す図である。 この発明の実施の形態１における低周波電圧が印加される場合の電流経路を示す図である。 この発明の実施の形態１における別のサージ吸収回路である。 この発明の実施の形態２におけるサージ吸収回路の回路図である。 この発明の実施の形態３におけるサージ吸収回路の回路図である。

符号の説明

１ 第１のサージアブソーバ、２ 第２のサージアブソーバ、３ 電源ライン、４ アース、５ 第１の抵抗器、６ 第２の抵抗器、７ 第１のコンデンサ、８ 第２のコンデンサ、９ バリスタ、１０，２０，３０，４０ サージ吸収回路、１１ バリスタ用コンデンサ。

Claims (5)

1. 電源ラインとアースとの間に接続されるサージ吸収回路であって、
   直列接続された第１のサージアブソーバ及び第２のサージアブソーバと、
   前記第１のサージアブソーバに並列接続された第１の抵抗器と、
   前記第２のサージアブソーバに並列接続された第２の抵抗器と、
   前記第２の抵抗器に並列接続されたコンデンサとを備えたことを特徴とするサージ吸収回路。
2. 前記第１の抵抗器に直列接続された第２のコンデンサを備え、
   前記第１の抵抗器及び前記第２のコンデンサで構成された直列回路は、前記第１のサージアブソーバに並列接続されたことを特徴とする請求項１に記載のサージ吸収回路。
3. 前記第２のサージアブソーバの放電開始電圧は、前記第１のサージアブソーバの放電開始電圧以下であることを特徴とする請求項１または２に記載のサージ吸収回路。
4. 前記第１のサージアブソーバは前記電源ライン側に接続され、前記第２のサージアブソーバは前記アース側に接続されたことを特徴とする請求項１ないし請求項３のいずれか１項に記載のサージ吸収回路。
5. 前記直列接続された第１のサージアブソーバ及び第２のサージアブソーバと前記アースとの間に非線形抵抗素子が接続されたことを特徴とする請求項１ないし請求項４のいずれか１項に記載のサージ吸収回路。

Images