JP4984345B2

JP4984345B2 - 半導体装置

Info

Publication number: JP4984345B2
Application number: JP2001003883A
Authority: JP
Inventors: 達也内藤; 光明桐沢; 正人大月; 道生根本
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-06-21
Filing date: 2001-01-11
Publication date: 2012-07-25
Anticipated expiration: 2021-01-11
Also published as: JP2002083976A

Description

【０００１】
【発明の属する技術分野】
この発明は、電力用半導体整流素子（電力用ダイオード）などの半導体装置に関する。
【０００２】
【従来の技術】
電力用ダイオードは、様々な用途に利用されているが、近年、数ｋＨｚから数十ｋＨｚの電力用素子としては比較的高周波で動作するインバータ回路などに使われるようになってきた。このような高周波動作で使用される電力用ダイオードには、スイッチング速度を速くすることが強く求められている。従来の電力用ダイオードは、主にｐｎダイオードであり、このダイオードはｐｎ接合で耐圧を確保するために、ショットキー接合で耐圧を確保するショットキーダイオードに比べて、漏れ電流が小さい。しかしながら、ｐｎダイオードは、オン動作時に、ｎベース層に少数キャリアが過度に蓄積され、この蓄積されたキャリアを逆回復動作時に掃き出す必要があり、このキャリアの掃き出しに時間が掛かるために、スイッチング速度が遅くなる。それを早めるために、金原子や白金原子などの重金属拡散や電子線照射などでライフタイムキラーをｎベース層に導入して、素子の高速化を図ってる。
【０００３】
近年、ｐｎダイオードとショトキーダイオードを１チップ内に並列に配置させたＭＰＳ（Ｍｅｒｇｅｄｐｉｎ／ＳｃｈｏｔｔｋｙＤｉｏｄｅ）構造の電力用の半導体整流素子（電力用ダイオード）が発表されている。このＭＰＳ構造において、特開昭６０−３１２７１号公報に開示されているプレーナ型では、ショットキー接合部での電界強度を十分低く抑えられないために、漏れ電流が増大する。それを解決するために、トレンチ溝を形成し、このトレンチ溝の底部と場合によっては側面にｐｎ接合を形成し、トレンチ溝に挟まれた箇所の表面にショットキー接合を形成した構造が特開平５−６３１８４号公報、特開平５−１１００６２号公報、特開平５−２２６６３８号公報に開示されている。
【０００４】
これらのトレンチ型のＭＰＳ構造の電力用ダイオードの活性領域はトレンチ溝が形成され、トレンチ溝の底部にはｐｎ接合が形成され、側面には絶縁膜が形成され、メサ部（凸部）にはショットキーダイオードが形成されていることが開示されているが、耐圧構造と活性領域の関係は論じられていない。
通常、活性領域を囲むように配置される耐圧構造にはガードリングやフィールドプレートが採用される。
【０００５】
このトレンチ型のＭＰＳ構造の電力用ダイオードに逆バイアスを印加すると、活性領域内のトレンチ溝に挟まれた箇所は空乏化し、耐圧は確保されるが、耐圧構造に空乏層が達して、耐圧構造が有効に働くためには、耐圧構造とこの耐圧構造に隣接するトレンチ溝の距離が重要となる。
【０００６】
【発明が解決しようとする課題】
前記のトレンチ溝と耐圧構造（ガードリングやフィールドプレート）との距離が離れすぎると、空乏層が耐圧構造部に達しにくくなり、この箇所で電界強度が高まり素子が破壊してしまう。また、トレンチ溝の平面形状が円形で、幅が狭く、深さが深くなり過ぎると、トレンチ溝を充填するポリシリコンに空洞が発生して、トレンチ溝部の抵抗を増大させる。
【０００７】
この発明の目的は、前記の課題を解決して、耐圧構造近傍での電界集中を防止し、安定した耐圧を確保できる半導体装置、または、トレンチ溝部の抵抗を小さくできる半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、第１導電形の半導体基板の第１主面の表面層に形成された活性領域と、該活性領域を取り囲むように形成された耐圧構造と、該耐圧構造内に形成され、所定の幅を有する４つの直線状の辺が曲線状のコーナー部を介して互いに直交するように接続してリング形状を形成してなる第２導電形ガードリングと、互いに隣り合う複数のトレンチ溝と該トレンチ溝間および該トレンチ溝の周りに隣接する前記第１主面の表面層を１組とする単位構造が前記活性領域の表面層に周期的に複数組配置されてなるトレンチ群と、前記トレンチ溝の底部に形成された第２導電形のアノード層と、該トレンチ溝に挟まれた半導体基板の表面に形成されたショットキー接合と、前記半導体基板の第２主面の表面層に形成されたカソード層とを有する半導体装置において、
前記単位構造において前記互いに隣り合う複数のトレンチ溝の間隔が１種類以上ある中で最も長い前記間隔をＬとし、
前記耐圧構造の最内周に配置された前記第２導電形ガードリングの一方の辺と、該一方の辺に対向するトレンチとの距離をＡとし、
前記ガードリングの一方の辺と直交する他方の辺と、該他方の辺に対向するトレンチとの距離をＢとし、
前記Ａは前記Ｂと異なる値であり、前記ＡおよびＢのうち長い方の距離をＷとして、該Ｗを前記Ｌ以下とする構成とする。
【０００９】
前記最も長い間隔Ｌとなる２つの前記トレンチ溝において、該トレンチ溝の底部にて該トレンチ溝幅よりも広く形成された前記第２導電形のアノード層間の間隔をＬ’とし、
前記距離Ａとなる前記第２導電形ガードリングの一方の辺と前記トレンチ溝において、前記第２導電形ガードリングの一方の辺と、前記トレンチ溝の底部にて該トレンチ溝幅よりも広く形成された前記第２導電形のアノード層との距離をＡ’とし、
前記距離Ｂとなる前記他方の辺と前記トレンチ溝において、前記他方の辺と、前記トレンチ溝の底部にて該トレンチ溝幅よりも広く形成された前記第２導電形のアノード層との距離をＢ’とし、
前記Ａ’は前記Ｂ’と異なる値であり、前記Ａ’およびＢ’のうち長い方の距離をＷ’として、該Ｗ’を前記Ｌ’以下とすると好ましい。
【００１０】
また、前記トレンチ溝が前記活性領域の表面層に選択的に形成されると好ましい。
【００１１】
また、前記第２導電形ガードリングの拡散深さが、前記第２導電形のアノード層底部の前記第１主面からの深さより深いとよい。
【００１２】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。以下の一連の図の説明で、平面図はすべて半導体表面での図であり、アノード電極１０や金属膜１１などは図示されていない。
【００１３】
この半導体整流素子はｎ⁺カソード層１の上にｎ型の中間層２をエピタキシャル成長させ形成させ、ｎ中間層２の濃度より少し低くなるように、さらにエピタキシャル成長させて、ｎ^-ドリフト層３を得る。ここで、ｎ中間層２の有無は重要でなくｎ^-ドリフト層３のみでも構わない。このｎ^-ドリフト層３に等間隔に配置されたトレンチ溝４を形成し、トレンチ溝４の側壁と底部に酸化膜（図では側壁の酸化膜５が示されている）を形成し、底部の酸化膜を除去する。
【００１４】
その後、ポリシリコン６を充填し、図示しないポリシリコン６の箇所が開口された酸化膜をマスクとして、このポリシリコン６を介して、１００ｋｅＶで１×１０¹⁴ｃｍ^-2のドーズ量のボロンを注入し、熱処理してｐ^-アノード層７を形成する。表面にアノード電極１０を形成する。このアノード電極１０とｎ^-ドリフト層３の表面はショットキー接合が形成されるようにする。このとき、ポリシリコン６の表面とアノード電極１０はオーミック接触する。
【００１５】
このようにして、ｐ^-アノード層７とｎ^-ドリフト層３で形成されるｐｎダイオード部Ａと、アノード電極１０とｎ^-ドリフト層３で形成されるショットキーダイオード部Ｂが並列に配置されたＭＰＳ構造の半導体整流素子が形成される。
ここで素子の諸元について説明する。トレンチ深さは３μｍ、トレンチ溝幅は３μｍ、メサ幅Ｌ１（ショットキー接合１６を形成する部分の幅）は５μｍ、ｐ^-アノード層７の拡散深さは０．５μｍ、ｎ^-ドリフト層３の濃度は１×１０¹⁴ｃｍ^-3、ｎ⁺カソード層１の濃度は１×１０¹⁸ｃｍ^-3である。この活性領域１３の回りには耐圧構造１４であるガードリングを構成するｐ⁺層８が複数本形成され、その接合深さは約８μｍである。
【００１６】
このガードリングの最内周のｐ⁺層８のトレンチ溝４と対向する端部と、最外周に形成されるトレンチ溝４のｐ⁺層８と対向する端部との間隔をＷ１とし、トレンチ溝間の間隔をＬ１としたとき、Ｗ１≦Ｌ１とすることで、後述の図４で説明されるように耐圧を確保することができる。このとき、ｐ⁺層８の拡散深さ（接合深さ）がトレンチ溝４の深さより深い方が耐圧確保上望ましい。これは、トレンチ溝４の深さが浅い場合、この浅いトレンチ溝４並にｐ⁺層８の拡散深さが浅くなると、ガードリング部での耐圧が確保できなくなる可能性があるためである。
【００１７】
前記したｐ^-アノード層幅はトレンチ溝幅とほぼ同じに形成される場合である。また、トレンチ溝間隔Ｌ１が等間隔でない場合には、Ｌ１は最長間隔とする。尚、図中の９は絶縁膜、１１は金属膜である。尚、耐圧構造として、図示したガードリングの外側にフィールドプレートを配置しても構わない。
また、図２は、このトレンチ溝４が、ｐ⁺層８に接した場合でＷ１＝０の場合を示す図であり、図３は、このトレンチ溝４が、ｐ⁺層８内に一部入り込んだ場合を示す図である。この場合もＷ１≦Ｌ１を満足するので耐圧を確保できる。
【００１８】
また、ｐ⁺層８の拡散深さがトレンチ溝４の底部に形成されるｐ^-アノード層７の底部の深さ（メサ部のｎ^-ドリフト層３表面からの深さ）より深いとき、トレンチ溝４とｐ^-アノード層７がｐ⁺層８内に完全に入り込んでも、入り込んだトレンチ溝４の隣のトレンチ溝とｐ⁺層８との間隔がＷ１以下となるため耐圧は確保できる。
【００１９】
図４は、図１の半導体装置において、ｐ⁺層８とトレンチ溝４との距離Ｗ１と耐圧の関係を示す図である。Ｗ１がトレンチ間隔Ｌ１より大きくなると耐圧が低下する。これは、最外周に配置されたトレンチ溝４の底部のｐ^-アノード層７からｎ^-ドリフト層３に伸びる空乏層がｐ⁺層８に達しにくくなり、そのため、この箇所で電界強度が高まるためである。このことから、前記したように、ｐ⁺層８と最外周に配置されるトレンチ溝４との間隔Ｗ１をトレンチ溝間隔Ｌ１以下とすると耐圧が確保されることが分かる。
【００２０】
図５は、この発明の第２実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
図１との違いは、ｐ^-アノード層７がトレンチ溝４幅よりも広く飛び出している点である。この場合も、最内周に配置されるｐ⁺層８のトレンチ溝４と対向する端部と、最外周に配置されるトレンチ溝４の底部に形成されるｐ^-アノード層７のｐ⁺層８と対向する端部との間隔Ｗ２を、ｐ^-アノード層間隔Ｌ２以下とすることで、耐圧を確保することができる。また、ｐ⁺層８の拡散深さをｐ^-アノード層７の底部の深さより深くすると、一層安定した耐圧を確保することができる。
【００２１】
図６は、この発明の第３実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。トレンチ溝２４の平面形状が円形の場合である。この場合もｐ⁺層８と最外周に配置されるトレンチ溝２４との距離Ｗ３をトレンチ溝間隔Ｌ３以下とすることで、図１と同様の効果が期待できる。尚、トレンチ溝間隔Ｌ３は、トレンチ溝２４間で最も離れている箇所の間隔とし、図では対角線に配置されたトレンチ溝２４の間隔がこれに相当する。尚、このトレンチ溝２４の平面形状は円形に限らず、多角形や帯状をしていても構わない。
【００２２】
図７は、この発明の第４実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図６との違いはｐ^-アノード層７がトレンチ溝２４幅よりも広く飛び出している点である。この場合も、ｐ⁺層８と最外周に配置されるトレンチ溝４の底部に形成されるｐ^-アノード層７との間隔Ｗ４をｐ^-アノード層７間隔Ｌ４以下とすることで、耐圧を確保することができる。
【００２３】
図８は、この発明の第５実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。ショットキー接合１６を形成するメサ部３１が島状に形成された場合である。ｐ⁺層８と最外周に配置されるメサ部３１との間隔Ｗ５をメサ部の幅Ｌ５以下とすることで、耐圧を確保することができる。島の平面形状は円形や多角形でも構わない。
【００２４】
図９は、この発明の第６実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図８との違いは、ｐ^-アノード層４７がトレンチ溝よりも広く飛び出している点である。この場合も、ｐ⁺層８と最外周に配置されるトレンチ溝４４の底部に形成されるｐ^-アノード層４７との間隔Ｗ６をｐ^-アノード層４７間隔Ｌ６以下とすると、図１と同様の効果が期待できる。
【００２５】
図１０は、この発明の第７実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
耐圧構造１４がフィールドプレートの場合であり、この場合は、Ｗ７はフィールドプレート端（トレンチ溝４と対向する絶縁膜５１の端部：絶縁膜５１の内端に相当する）であり、Ｌ７はトレンチ溝４間隔である。この場合もＷ７≦Ｌ７とすると、耐圧が確保できる。また、図５に相当するｐ^-アノード層７の幅がトレンチ幅より広い場合には、図５と同様に考えることができるので説明は省略する。尚、図中の５２はｎ^-ドリフト層３の電位を金属膜５３に伝えるｎ⁺層で、金属膜５３はフィールドプレートの低電位側となる。
【００２６】
図１１は、この発明の第８実施例の半導体装置で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
図１０との違いは、トレンチ溝２４の配置が正三角配置である点である。この配置にすると、隣り合うトレンチ溝２４の距離が全て等しくなる。その結果、隣り合うｐ^-アノード層間隔Ｌ８も全て等しくなり、そのため、各セル間のピンチオフ電圧が等しくなり、電界強度が緩和される。また、ｐ⁺層８と最外周に配置されるトレンチ溝２４の底部に形成されるｐ^-アノード層７との間隔Ｗ８をｐ^-アノード層７間隔Ｌ８以下とすることで、図７と同様に耐圧を確保することができる。尚、セルとは、トレンチ溝２４とｐアノード層７を含めた単位ユニットをいう。
【００２７】
図１２は、この発明の第９実施例の半導体装置で、（ａ）はセルの平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断したセル断面図である。
前記したトレンチ溝との違いは、トレンチ溝の形状がリング状となっている点である。図７の円形のトレンチ溝２４では、充填したポリシリコン６内に空洞（簾）が発生する場合があるが、リング状のトレンチ溝２４ａとすることで、この空洞の発生を防止できる。
【００２８】
これは、円形のトレンチ溝２４では、側壁上部に堆積するポリシリコン量の方が、底部に堆積するポリシリコン量より多くなるために、上部がポリシリコンで塞がれても、内部では空洞が埋まらない状態が生じる。一方、ストライプ状のトレンチ溝では、側壁が細長く平行して対向しており、上部が塞がれた場合には下部も塞がれ、空洞が発生しない。リング状のトレンチ溝２４ａも、ストライプ状のトレンチ溝と類似で、側壁は対向しており、そのため、円形のトレンチ溝２４と比べると、空洞が出来にくくなる。
【００２９】
空洞の発生が防止されることで、ポリシリコン６の抵抗を小さくできる。その結果、オン電圧の低い半導体装置とすることができる。
このリング状のトレンチ溝２４ａでは、トレンチ溝２４ａの深さＴが深い程、外周直径Ｄ１が小さい程、および内周直径Ｄ２が小さい程およびトレンチ溝の幅（（Ｄ１−Ｄ２）／２）が小さい程、充填するポリシリコン６に空洞が発生し易い。例えば、Ｔが数μｍ、Ｄ２が１μｍ程度の場合は、Ｄ２／Ｄ１≦０．５とすることで、充填するポリシリコンに空洞が発生することを防止できる。
【００３０】
また、リング状のトレンチ溝２４ａの底部に形成される各ｐ^-アノード領域７は、互いに接触しないように形成する。
また、このリング状のトレンチ溝２４ａを図７のように配置することで、図７と同様の効果が得られることは勿論である。
尚、ストライプ状のトレンチ溝の場合も、両端部の曲率部分を、半円のリング状とすることで、この箇所での空洞の発生を防止できる。
【００３１】
【発明の効果】
この発明は、耐圧構造とトレンチ溝またはトレンチ溝の底部に形成されるｐ^-アノード層との距離Ｗとｐ^-アノード層間隔Ｌの関係をＷ≦Ｌにすることによって、耐圧構造近傍の電界集中を防止することができて、安定した耐圧特性を得ることができる。
【００３２】
また、トレンチ溝を正三角形配置することで、各セル間のピンチオフ電圧を等しくして、電界強度を緩和し、安定した耐圧特性を得ることができる。
さらに、トレンチ溝の平面形状をリング状（リング状セル）にすることで、トレンチ溝を充填するポリシリコンに、空洞が発生することが防止され、トレンチ溝部での抵抗を小さくできる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図２】図１のトレンチ溝４が、ｐ⁺層８に接した場合でＷ１＝０の場合を示す図
【図３】図１のトレンチ溝４が、ｐ⁺層８内に一部入り込んだ場合を示す図
【図４】図１の半導体装置において、ｐ⁺層８とトレンチ溝４との距離Ｗ１と耐圧の関係を示す図
【図５】この発明の第２実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図６】この発明の第３実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図７】この発明の第４実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図８】この発明の第５実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図９】この発明の第６実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１０】この発明の第７実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１１】この発明の第８実施例の半導体装置で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１２】この発明の第９実施例の半導体装置で、（ａ）はセルの平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断したセル断面図
【符号の説明】
１ｎ⁺カソード層
２ｎ中間層
３ｎ^-ドリフト層
４、２４トレンチ溝
５酸化膜
６ポリシリコン
７ｐ^-アノード層
８ｐ⁺層
９絶縁膜
１０アノード電極
１１金属膜
１２カソード電極
１３活性領域
１４、５１耐圧構造
１６ショットキー接合
２４ａリング状のトレンチ溝
３１メサ部
Ａｐｎダイオード部
Ｂショットキーダイオード部

Claims

第１導電形の半導体基板の第１主面の表面層に形成された活性領域と、該活性領域を取り囲むように形成された耐圧構造と、該耐圧構造内に形成され、所定の幅を有する４つの直線状の辺が曲線状のコーナー部を介して互いに直交するように接続してリング形状を形成してなる第２導電形ガードリングと、互いに隣り合う複数のトレンチ溝と該トレンチ溝間および該トレンチ溝の周りに隣接する前記第１主面の表面層を１組とする単位構造が前記活性領域の表面層に周期的に複数組配置されてなるトレンチ群と、前記トレンチ溝の底部に形成された第２導電形のアノード層と、前記トレンチ溝に挟まれた前記表面層に形成されたショットキー接合と、前記半導体基板の第２主面の表面層に形成されたカソード層とを有する半導体装置において、
前記単位構造において前記互いに隣り合う複数のトレンチ溝の間隔が１種類以上ある中で最も長い前記間隔をＬとし、
前記耐圧構造の最内周に配置された前記第２導電形ガードリングの一方の辺と、該一方の辺に対向するトレンチ溝との距離をＡとし、
前記第２導電形ガードリングの一方の辺と直交する他方の辺と、該他方の辺に対向するトレンチ溝との距離をＢとし、
前記Ａは前記Ｂと異なる値であり、前記ＡおよびＢのうち長い方の距離をＷとして、該Ｗを前記Ｌ以下とすることを特徴とする半導体装置。
前記最も長い間隔Ｌとなる２つの前記トレンチ溝において、該トレンチ溝の底部にて該トレンチ溝幅よりも広く形成された前記第２導電形のアノード層間の間隔をＬ’とし、
前記距離Ａとなる前記第２導電形ガードリングの一方の辺と前記トレンチ溝において、前記第２導電形ガードリングの一方の辺と、前記トレンチ溝の底部にて該トレンチ溝幅よりも広く形成された前記第２導電形のアノード層との距離をＡ’とし、
前記距離Ｂとなる前記他方の辺と前記トレンチ溝において、前記他方の辺と、前記トレンチ溝の底部にて該トレンチ溝幅よりも広く形成された前記第２導電形のアノード層との距離をＢ’とし、
前記Ａ’は前記Ｂ’と異なる値であり、前記Ａ’およびＢ’のうち長い方の距離をＷ’として、該Ｗ’を前記Ｌ’以下とすることを特徴とする請求項１に記載の半導体装置。
前記トレンチ溝が前記活性領域の表面層に選択的に形成されることを特徴とする請求項１または２に記載の半導体装置。
前記第２導電形ガードリングの拡散深さが、前記第２導電形のアノード層底部の前記第１主面からの深さより深いことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。