JP4984425B2 - 電界効果トランジスタおよびエピタキシャル基板 - Google Patents

Description

本発明は、電界効果トランジスタおよびエピタキシャル基板に関する。

非特許文献１には、ヘテロ構造を有する電界効果トランジスタが記載されている。この電界効果トランジスタは、ＡｌＧａＮ／ＧａＮ／ＡｌＮ構造を有しており、またＡｌＮ基板のＡｌ面上に順に設けられたＡｌＮ層、アンドープＧａＮ層およびＡｌＧａＮ層を含む。ゲート電極は、ＡｌＧａＮ層にショットキ接合を成す。この電界効果トランジスタでは、ＡｌＮ層とＡｌＧａＮ層との間にアンドープＧａＮ層が位置しており、基板の材料のバンドギャップがＡｌＧａＮのバンドギャップより大きい。
Applied PhysicsLetters,82(2003) pp.1299-1301

発明者の知見によれば、非特許文献１に記載された電界効果トランジスタでは、ＡｌＧａＮ/ＧａＮ界面に二次元電子ガスが生成される。さらに、ＡｌＮ/ＧａＮ界面には、二次元正孔ガスが生成される。この電界効果トランジスタでは、二次元電子ガスだけではなく、二次元正孔ガスも電気伝導に寄与する。この二次元正孔ガスは、上記二次元電子ガスに比べて、ＡｌＧａＮ層上に設けられたゲート電極によって制御されにくいので、トランジスタ特性が悪化する。

本発明は、二次元正孔ガスの電気伝導を避けることができる構造を有しておりWruzite構造の窒化物系材料から成る電界効果トランジスタおよびこの電界効果トランジスタのためのエピタキシャル基板を提供することを目的とする。

本発明の一側面によれば、電界効果トランジスタは、（ａ）Wruzite構造のＡｌ_ＸＧａ_１−ＸＮ支持基体（０＜Ｘ≦１）と、（ｂ）前記Ａｌ_ＸＧａ_１−ＸＮ支持基体のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル層と、（ｃ）前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられたＡｌ_ＹＧａ_１−ＹＮエピタキシャル層（０≦Ｙ＜１、Ｙ＜Ｘ）と、（ｄ）前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層にショットキ接合を成すゲート電極と、（ｅ）前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたソース電極と、（ｆ）前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたドレイン電極とを備える。

この電界効果トランジスタによれば、Ａｌ_ＸＧａ_１−ＸＮ支持基体のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル層とＡｌ_ＹＧａ_１−ＹＮエピタキシャル層とのヘテロ接合を含むので、該電界効果トランジスタにおいて二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスがトランジスタの伝導に寄与する。

本発明に係る電界効果トランジスタでは、前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚みは５０ｎｍ以上であることが好ましい。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚みが５０ｎｍ以上であれば、良好な結晶品質のＡｌ_ＸＧａ_１−ＸＮを形成できる。

本発明の一側面の電界効果トランジスタでは、前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みは１ｎｍ以上且つ１００ｎｍ以下であることが好ましい。この電界効果トランジスタでは、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みが１ｎｍ以上であるので、充分な密度の二次元電子ガスが蓄積される。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みが１００ｎｍ以下であれば、良好な結晶品質のＡｌ_ＹＧａ_１−ＹＮをＡｌ_ＸＧａ_１−ＸＮ層上に形成できる。

本発明の別の側面によれば、電界効果トランジスタは、（ａ）Wruzite構造のＡｌＮ支持基体と、（ｂ）前記ＡｌＮ支持基体のＮ面上に設けられたＡｌＮエピタキシャル層と、（ｃ）前記ＡｌＮエピタキシャル層上に設けられたＡｌ_ＹＧａ_１−ＹＮエピタキシャル層（０＜Ｙ＜１）と、（ｄ）前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層にショットキ接合を成す電極と、（ｅ）前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたソース電極と、（ｆ）前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたドレイン電極とを備える。

この電界効果トランジスタでは、ＡｌＮ支持基体のＮ面上に設けられたＡｌＮエピタキシャル層とＡｌ_ＹＧａ_１−ＹＮエピタキシャル層とのヘテロ接合を含むので、該電界効果トランジスタに二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスがトランジスタの伝導に寄与する。

本発明の別の側面に係る電界効果トランジスタでは、前記ＡｌＮエピタキシャル層の厚みは、５０ｎｍ以上であることが好ましい。この電界効果トランジスタによれば、ＡｌＮエピタキシャル層の厚みが５０ｎｍ以上であれば、良好な結晶品質のＡｌＮを形成できる。

本発明の別の側面によれば、電界効果トランジスタは、前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みは１ｎｍ以上且つ１００ｎｍ以下であることが好ましい。この電界効果トランジスタでは、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みが１ｎｍ以上であるので、充分な密度の二次元電子ガスが蓄積される。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みが１００ｎｍ以下であれば、良好な結晶品質のＡｌＧａＮをＡｌＮ層上に形成できる。

本発明の別の側面によれば、電界効果トランジスタは、（ａ）Wruzite構造のＡｌＮ支持基体と、（ｂ）前記ＡｌＮ支持基体のＮ面上に設けられたＡｌＮエピタキシャル層と、（ｃ）前記ＡｌＮエピタキシャル層上に設けられたＧａＮエピタキシャル層と、（ｄ）前記ＧａＮエピタキシャル層にショットキ接合を成すゲート電極と、（ｅ）前記ＡｌＮエピタキシャル層上に設けられたソース電極と、（ｆ）前記ＡｌＮエピタキシャル層上に設けられたドレイン電極とを備える。

ＡｌＮ支持基体のＮ面上に設けられたＡｌＮエピタキシャル層とＧａＮエピタキシャル層とのヘテロ接合を含むので、該電界効果トランジスタに二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスがトランジスタの伝導に寄与する。

本発明の別の側面の電界効果トランジスタでは、前記ＡｌＮエピタキシャル層の厚みは５０ｎｍ以上であることが好ましい。この電界効果トランジスタによれば、ＡｌＮエピタキシャル層の厚みが５０ｎｍ以上であれば、良好な結晶品質のＡｌＮを形成できる。

本発明の別の側面に係る電界効果トランジスタでは、前記ＧａＮエピタキシャル層の厚みは１ｎｍ以上且つ１００ｎｍ以下であることが好ましい。この電界効果トランジスタによれば、ＧａＮエピタキシャル層の厚みが１ｎｍ以上であるので、充分な密度の二次元電子ガスが蓄積される。また、ＧａＮエピタキシャル層の厚みが１００ｎｍ以下であれば、良好な結晶品質のＧａＮをＡｌＮ層上に形成できる。

本発明の上記のいくつかの側面に係る電界効果トランジスタでは、前記ソース電極の材料は、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏの少なくともいずれかを含むことが好ましく、前記ドレイン電極の材料は、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏの少なくともいずれかを含むことが好ましい。該電界効果トランジスタによれば、好適なソース電極およびドレイン電極が提供される。

本発明の上記のいくつかの側面に係る電界効果トランジスタでは、前記ゲート電極の材料は、Ｎｉ，Ａｕ，Ｐｔ，Ｐｄの少なくともいずれかを含むことが好ましい。該電界効果トランジスタによれば、ゲート電極に好適なショットキ接合が提供される。

本発明の更なる別の側面によれば、エピタキシャル基板は、（ａ）Wruzite構造のＡｌ_ＸＧａ_１−ＸＮ基板（０＜Ｘ≦１）と、（ｂ）前記Ａｌ_ＸＧａ_１−ＸＮ基板のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜と、（ｃ）前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜上に設けられたＡｌ_ＹＧａ_１−ＹＮエピタキシャル膜（０≦Ｙ＜１、Ｙ＜Ｘ）とを備える。

このエピタキシャル基板では、Ａｌ_ＸＧａ_１−ＸＮ基板のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜とＡｌ_ＹＧａ_１−ＹＮエピタキシャル膜とのヘテロ接合を含むので、該ヘテロ接合の界面に二次元正孔ガスが形成されることなく、二次元電子ガスが伝導に寄与する。故に、このエピタキシャル基板は、二次元正孔ガスではなく二次元電子ガスを利用して動作するトランジスタに好適である。

本発明の更なる別の側面に係るエピタキシャル基板では、前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚みは５０ｎｍ以上であることが好ましい。このエピタキシャル基板によれば、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚みが５０ｎｍ以上であれば、良好な結晶品質のＡｌ_ＸＧａ_１−ＸＮを形成できる。

本発明の更なる別の側面に係るエピタキシャル基板では、前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みは１ｎｍ以上且つ１００ｎｍ以下であることが好ましい。このエピタキシャル基板によれば、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みが１ｎｍ以上であるので、電界効果トランジスタのために充分な密度の二次元電子ガスが蓄積される。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みが１００ｎｍ以下であれば、電界効果トランジスタのために良好な結晶品質のＡｌ_ＹＧａ_１−ＹＮをＡｌ_ＸＧａ_１−ＸＮ上に形成できる。

本発明の更なる別の側面に係るエピタキシャル基板では、前記Ａｌ_ＸＧａ_１−ＸＮ基板はＡｌＮ基板であり、前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜はＡｌＮエピタキシャル膜であることができる。エピタキシャル基板は、主面にＮ面を有するＡｌＮ基板上に設けられたＡｌＮ膜とＡｌ_ＹＧａ_１−ＹＮ膜とのヘテロ接合を含むので、二次元電子ガスの伝導のみを利用して動作するトランジスタに好適なエピタキシャル基板が提供される。

本発明の更なる別の側面に係るエピタキシャル基板では、前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル膜はＧａＮエピタキシャル膜であることが好ましい。このエピタキシャル基板は、ＡｌＮ基板のＮ面上に設けられたＡｌＮ膜とＧａＮ膜とのヘテロ接合を含むので、二次元正孔ガスではなく二次元電子ガスを利用して動作するトランジスタに好適である。

本発明の更なる別の側面に係るエピタキシャル基板では、前記ＡｌＮエピタキシャル膜の厚みは５０ｎｍ以上であることが好ましい。このエピタキシャル基板によれば、ＡｌＮエピタキシャル層の厚みが５０ｎｍ以上であれば、良好な結晶品質のＡｌＮを形成できる。

本発明の更なる別の側面に係るエピタキシャル基板では、前記ＧａＮエピタキシャル膜の厚みは１ｎｍ以上且つ１００ｎｍ以下であることが好ましい。このエピタキシャル基板によれば、ＧａＮエピタキシャル層の厚みが１ｎｍ以上であるので、電界効果トランジスタのために充分な密度の二次元電子ガスが蓄積される。また、ＧａＮエピタキシャル層の厚みが１００ｎｍ以下であれば、電界効果トランジスタのために良好な結晶品質のＧａＮをＡｌＮ層上に形成できる。

本発明の更なる別の側面に係るエピタキシャル基板では、該前記Ａｌ_ＸＧａ_１−ＸＮ基板の主面は一または複数のエリアを有しており、該エリアの少なくとも一つには前記Ａｌ_ＸＧａ_１−ＸＮ基板のＮ面が現れているようにしてもよい。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、二次元正孔ガスの電気伝導を避けることができる構造を有しておりWruzite構造の窒化物系材料から成る電界効果トランジスタおよびこの電界効果トランジスタのためのエピタキシャル基板が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の電界効果トランジスタおよびエピタキシャル基板に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

（第１の実施の形態）
図１は、本実施の形態に係る電界効果トランジスタを示す図面である。この電界効果トランジスタ１１は、ＡｌＮ支持基体１３と、ＡｌＮエピタキシャル層１５と、ＧａＮエピタキシャル層１７と、ゲート電極１９とを備える。ＡｌＮ支持基体１３は、Wruzite構造を有する結晶からなり、導電性或いは絶縁性の支持体である。ＡｌＮエピタキシャル層１５は、ＡｌＮ支持基体１３のＮ面エリア上に設けられている。ＧａＮエピタキシャル層１７は、ＡｌＮエピタキシャル層１５上に設けられている。

ＡｌＮ支持基体１３のＮ面上に設けられたＡｌＮエピタキシャル層１５とＧａＮエピタキシャル層１７とのヘテロ接合２１を含むので、該ヘテロ接合２１の界面に二次元正孔ガスが形成されることなく、トランジスタ１１の伝導が二次元電子ガス２３を介して提供される。

ゲート電極１９は、ＧａＮエピタキシャル層１７上に設けられており、該ＧａＮエピタキシャル層１７にショットキ接合する。ゲート電極１９は、二次元電子ガス２３の伝導を制御する。ソース電極２５およびドレイン電極２７には、該ゲート電極１９によって制御される電流が流れる。既に説明したように、ＡｌＮエピタキシャル層１５はＡｌＮ支持基体１３の主面１３ａのＮ面エリア上に設けられており、これ故に、ＡｌＮエピタキシャル層１５の表面１５ａには、ＡｌＮ支持基体１３のＮ面エリアに対応してＮ面が現れる。また、ＧａＮエピタキシャル層１７はＡｌＮエピタキシャル層１５上に設けられており、これ故に、ＧａＮエピタキシャル層１７の表面１７ａには、ＡｌＮエピタキシャル層１５のＮ面エリアに対応してＮ面が現れる。

ＡｌＮは高い熱伝導率を有しているので、トランジスタ１１は放熱性に優れる。ＧａＮエピタキシャル層１７は、例えばアンドープである。また、ＡｌＮエピタキシャル層１５は、例えばアンドープであることが好ましく、しかしながらｎ型ドーパントを含んでいてもよい。ＧａＮエピタキシャル層１７の窒化ガリウムのバンドギャップはＡｌＮエピタキシャル層１５の窒化アルミニウムのバンドギャップより小さい。二次元電子ガス２３は、ＧａＮエピタキシャル層１７とＡｌＮエピタキシャル層１５の界面のＧａＮエピタキシャル層側に蓄積され、ＧａＮエピタキシャル層１７内を走行する。窒化ガリウムのバンドギャップが窒化アルミニウムのバンドギャップより小さいので、ソース電極２５およびドレイン電極２７は、ＧａＮエピタキシャル層１７に接合することが好ましい。

電界効果トランジスタ１１では、ＡｌＮエピタキシャル層１５の厚みＤ１が５０ｎｍ以上であれば、良好な結晶品質のＡｌＮを形成できる。また、ＡｌＮエピタキシャル層１５の厚みＤ１が１００μｍ以下であれば、実用的であり、また良好な結晶品質のＡｌＮを形成できる。また、電界効果トランジスタ１１では、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層１７の厚みＤ２が１ｎｍ以上であれば、充分な密度の二次元電子ガスが蓄積される。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層１７の厚みＤ２が１００ｎｍ以下であれば、良好な結晶品質のＧａＮをＡｌＮ層上に形成できる。

（実施例１）
次のような作製法により、図２（Ａ）に示される構造の電界効果トランジスタを形成する。Wruzite構造のＡｌＮ基板３１のＮ面上に、０．５μｍ厚のＡｌＮ膜３３を堆積する。このＡｌＮ膜３３上に、３０ｎｍ厚のＧａＮ膜３５を堆積する。これらのエピタキシャル成長は、減圧ＭＯＣＶＤ装置を用いて行われる。原料としては、例えばＴＭＡｌ、ＴＭＧ、ＮＨ_３を用いることができる。本実施例では、いずれの層もアンドープである。ＧａＮ膜上にＴｉ／Ａｌ／Ｔｉ／Ａｕから成るソース電極３７ａ及びドレイン電極３７ｂを形成する。次いで、Ａｕから成るゲート電極３７ｃを作製する。ゲート長は、例えば２μｍである。

一方、図２（Ｂ）に示される構造の電界効果トランジスタを形成する。Wruzite構造のＡｌＮ基板４１のＡｌ面上に、０．５μｍ厚のＡｌＮ膜４３を堆積する。このＡｌＮ膜４３上に、１００ｎｍ厚のＧａＮ膜４５を堆積する。このＧａＮ膜４５上に、３０ｎｍ厚のＡｌ_０．２Ｇａ_０．８Ｎ膜４７を堆積する。これらのエピタキシャル成長は、減圧ＭＯＣＶＤ装置を用いて行われる。原料としては、例えばＴＭＡｌ、ＴＭＧ、ＮＨ_３を用いることができる。本実施例では、いずれの層もアンドープである。ＡｌＧａＮ膜上にＴｉ／Ａｌ／Ｔｉ／Ａｕから成るソース電極４９ａ及びドレイン電極４９ｂを形成する。次いで、Ａｕから成るゲート電極４９ｃを作製する。ゲート長は、例えば２μｍである。

図３（Ａ）は、図２（Ａ）に示される構造の電界効果トランジスタの電流特性Ａを示す図面である。図３（Ｂ）は、図２（Ｂ）に示される構造の電界効果トランジスタの電流特性Ｂを示す図面である。横軸はソース−ドレイン電圧を示し、縦軸はドレイン電流を示している。図３（Ａ）および図３（Ｂ）の各々には、ゲート電圧に応じて、いくつかのＩ−Ｖ特性が描かれている。電流特性Ａを電流特性Ｂとを比較すると、特性Bではゲート電圧が深く（マイナス側に大きく）ソース−ドレイン電圧が大きいとき、特性Ａに比べて、ゲートバイアスによってはトランジスタが充分にオフさせることができていない。故に、電界効果トランジスタの電流特性Ａは、ピンチオフ特性に優れていることが理解される。

本構造のトランジスタは、Wruzite構造のＡｌＮ基板のＮ面上に成長された複数のエピタキシャル層を含む構造（ＡｌＮ／ＧａＮ構造）を有しているので、ＡｌＮ基板上に良質な結晶が成長される。また、ＡｌＮ／ＧａＮ構造のうちのＡｌＮは、ＡｌＮ基板のＮ面上にホモ接合をするので、ＡｌＮホモエピタキシャル層は結晶欠陥の少ない良好な品質の結晶から成る。この結果、ＡｌＮホモエピタキシャル層上に成長されるＧａＮ層も、また結晶欠陥の少ない良好な品質の結晶から成る。この結果、優れた品質のＡｌＮ／ＧａＮヘテロ接合が形成される。また、このヘテロ接合がＡｌＮ基板のＮ面上に形成されるので、伝導に有効に寄与する二次元電子ガスがＡｌＮ／ＧａＮ界面に形成されると共に二次元正孔ガスが形成されないので、高性能なトランジスタ動作が可能になる。つまり、サファイア基板等を用いたのでは、本実施の形態のような優れた構造は実現できない。さらに、本実施の形態ではヘテロ接合がＡｌＮ／ＧａＮ構造であるので、ヘテロ界面における伝導帯エネルギー差△Ｅ_Ｃが大きくなり、リーク電流が少なくピンチオフ特性の優れたトランジスタ動作が可能になる。

（第２の実施の形態）
図４は、本実施の形態に係る電界効果トランジスタを示す図面である。この電界効果トランジスタ５１は、ＡｌＮ支持基体５３と、ＡｌＮエピタキシャル層５５と、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層（０＜Ｙ＜１）５７と、ゲート電極５９とを備える。ＡｌＮ支持基体５３は、Wruzite構造を有する結晶からなり、導電性或いは絶縁性の支持体である。ＡｌＮエピタキシャル層５５は、ＡｌＮ支持基体５３のＮ面エリア上に設けられている。Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７は、ＡｌＮエピタキシャル層５５上に設けられている。

ＡｌＮ支持基体５３のＮ面上に設けられたＡｌＮエピタキシャル層５５とＡｌ_ＹＧａ_１−ＹＮエピタキシャル層５７とのヘテロ接合６１を含むので、二次元正孔ガスが形成されることなく、トランジスタ５１の伝導が該ヘテロ接合６１の界面の二次元電子ガス６３を介して提供される。

ゲート電極５９は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７上に設けられており、該Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７にショットキ接合する。ゲート電極５９は、二次元電子ガス６３の伝導を制御する。ソース電極６５およびドレイン電極６７には、該ゲート電極５９によって制御される電流が流れる。既に説明したように、ＡｌＮエピタキシャル層５５はＡｌＮ支持基体５３の主面５３ａのＮ面エリア上に設けられており、これ故に、ＡｌＮエピタキシャル層５５の表面５５ａには、ＡｌＮ支持基体５３のＮ面エリアに対応してＮ面が現れる。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７はＡｌＮエピタキシャル層５５上に設けられており、これ故に、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７の表面５７ａには、ＡｌＮエピタキシャル層５５のＮ面エリアに対応してＮ面が現れる。

Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７は、例えばアンドープである。また、ＡｌＮエピタキシャル層５５は、例えばアンドープであることが好ましく、しかしながらｎ型ドーパントを含んでいてもよい。Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７のバンドギャップはＡｌＮエピタキシャル層５５のバンドギャップより小さい。二次元電子ガス６３は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７とＡｌＮエピタキシャル層５５の界面のＡｌ_ＹＧａ_１−ＹＮエピタキシャル層側に蓄積され、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７内を走行する。Ａｌ_ＹＧａ_１−ＹＮのバンドギャップがＡｌＮのバンドギャップより小さいので、ソース電極６５およびドレイン電極６７は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７に接合することが好ましい。好ましくは、Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成の範囲は、０以上０．９以下である。ＡｌＮエピタキシャル層５５との組成差を０．１程度以上とることにより、十分な２次元電子ガス濃度と伝導帯エネルギー差△Ｅ_Ｃを得ることができ、リーク電流が減少すると共にピンチオフ特性が向上する。

電界効果トランジスタ５１では、ＡｌＮエピタキシャル層５５の厚みＤ３が５０ｎｍ以上であれば、良好な結晶品質のＡｌＮを形成できる。また、ＡｌＮエピタキシャル層５５の厚みＤ３が１００μｍ以下であれば、実用的であり、また良好な結晶品質のＡｌＮを形成できる。また、電界効果トランジスタ５１では、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７の厚みＤ４が１ｎｍ以上であるので、充分な密度の二次元電子ガスが蓄積される。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層５７の厚みＤ４が５０ｎｍ以下であれば、良好な結晶品質のＡｌ_ＹＧａ_１−ＹＮをＡｌＮ層上に形成できる。

（実施例２）
次のような作製法により、図２（Ａ）に示される構造の電界効果トランジスタを形成する。Wruzite構造のＡｌＮ基板のＮ面上に、０．５μｍ厚のＡｌＮ膜を堆積する。このＡｌＮ膜上に、３０ｎｍ厚のＡｌ_０．２５Ｇａ_０．７５Ｎ膜を堆積する。これらのエピタキシャル成長は、減圧ＭＯＣＶＤ装置を用いて行われる。原料としては、例えばＴＭＡｌ、ＴＭＧ、ＮＨ_３を用いることができる。本実施例では、いずれの層もアンドープである。Ａｌ_０．２５Ｇａ_０．７５Ｎ上にＴｉ／Ａｌ／Ｔｉ／Ａｕから成るソース電極及びドレイン電極を形成する。次いで、Ａｕから成るゲート電極を作製する。ゲート長は、例えば２μｍである。

以上説明したように、本構造のトランジスタは、Wruzite構造のＡｌＮ基板のＮ面上に成長された複数のエピタキシャル層を含む構造（ＡｌＮ／Ａｌ_ＹＧａ_１−ＹＮ構造）を有しているので、ＡｌＮ基板上に良質な結晶が成長される。また、ＡｌＮ／Ａｌ_ＹＧａ_１−ＹＮ構造のうちのＡｌＮは、ＡｌＮ基板のＮ面上にホモ接合をするので、このＡｌＮホモエピタキシャル層は結晶欠陥の少ない良好な品質の結晶から成る。この結果、ＡｌＮホモエピタキシャル層にヘテロ接合を成すＡｌ_ＹＧａ_１−ＹＮ層も、また結晶欠陥の少ない良好な品質の結晶から成る。この結果、優れた品質のＡｌＮ／Ａｌ_ＹＧａ_１−ＹＮヘテロ接合が形成される。また、このヘテロ接合がＡｌＮ基板のＮ面上に形成されるので、伝導に有効に寄与する二次元電子ガスがＡｌＮ／Ａｌ_ＹＧａ_１−ＹＮ界面に形成されると共に二次元正孔ガスが形成されないので、高性能なトランジスタ動作が可能になる。第１の実施の形態と同様に、サファイア基板等を用いたのでは、本実施の形態のような優れた構造は実現できない。

（第３の実施の形態）
図５は、本実施の形態に係る電界効果トランジスタを示す図面である。この電界効果トランジスタ７１は、Ａｌ_ＸＧａ_１−ＸＮ支持基体（０＜Ｘ＜１）７３と、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５と、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層（０≦Ｙ＜１、Ｙ＜Ｘ）７７と、ゲート電極７９とを備える。Ａｌ_ＸＧａ_１−ＸＮ支持基体７３は、Wruzite構造を有する結晶からなり、導電性或いは絶縁性の支持体である。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５は、Ａｌ_ＸＧａ_１−ＸＮ支持基体７３のＮ面エリア上に設けられている。Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７は、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５上に設けられている。

Ａｌ_ＸＧａ_１−ＸＮ支持基体７３のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル層７５とＡｌ_ＹＧａ_１−ＹＮエピタキシャル層７７とのヘテロ接合８１を含むので、該電界効果トランジスタに二次元正孔ガスが形成されることなく、トランジスタ７１の伝導が該ヘテロ接合８１の界面の二次元電子ガス８３を介して提供される。

ゲート電極７９は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７上に設けられており、該Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７にショットキ接合する。ゲート電極７９は、二次元電子ガス８３の伝導を制御する。ソース電極８５およびドレイン電極８７には、該ゲート電極７９によって制御される電流が流れる。既に説明したように、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５はＡｌ_ＸＧａ_１−ＸＮ支持基体７３の主面７３ａのＮ面エリア上に設けられており、これ故に、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５の表面７５ａには、Ａｌ_ＸＧａ_１−ＸＮ支持基体７３のＮ面エリアに対応してＮ面が現れる。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７はＡｌ_ＸＧａ_１−ＸＮエピタキシャル層７５上に設けられており、これ故に、ＧａＮエピタキシャル層７７の表面７７ａには、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５のＮ面エリアに対応してＮ面が現れる。

Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７は、例えばアンドープである。また、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５は、例えばアンドープであることが好ましく、しかしながらｎ型ドーパントを含んでいてもよい。Ａｌ_ＹＧａ_１−ＹＮ（Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７）のバンドギャップはＡｌ_ＸＧａ_１−ＸＮ（Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５）のバンドギャップより小さい。二次元電子ガス８３は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７とＡｌ_ＸＧａ_１−ＸＮエピタキシャル層７５の界面のＡｌ_ＹＧａ_１−ＹＮエピタキシャル層側に蓄積され、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７内を走行する。Ａｌ_ＹＧａ_１−ＹＮのバンドギャップがＡｌ_ＸＧａ_１−ＸＮのバンドギャップより小さいので、ソース電極８５およびドレイン電極８７は、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７に接合することが好ましい。

電界効果トランジスタ７１では、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５の厚みＤ５が５０ｎｍ以上であれば、良好な結晶品質のＡｌＧａＮを形成できる。また、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層７５の厚みＤ５が１００μｍ以下であれば、実用的であり、また良好な結晶品質のＡｌＧａＮを形成できる。また、電界効果トランジスタ７１では、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７の厚みＤ６が１ｎｍ以上であるので、充分な密度の二次元電子ガスが蓄積される。また、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層７７の厚みＤ６が１００ｎｍ以下であれば、良好な結晶品質のＡｌ_ＹＧａ_１−ＹＮをＡｌ_ＸＧａ_１−ＸＮ層上に形成できる。

（実施例３）
次のような作製法により、本実施の形態に係る電界効果トランジスタを形成する。Wruzite構造のＡｌ_０．５Ｇａ_０．５Ｎ基板のＮ面上に、０．５μｍ厚のＡｌ_０．５Ｇａ_０．５Ｎ膜を堆積する。このＡｌ_０．５Ｇａ_０．５Ｎ膜上に、３０ｎｍ厚のＡｌ_０．２Ｇａ_０．８Ｎ膜を堆積する。これらのエピタキシャル成長は、減圧ＭＯＣＶＤ装置を用いて行われる。原料としては、例えばＴＭＡｌ、ＴＭＧ、ＮＨ_３)を用いることができる。本実施例では、いずれの層もアンドープである。Ａｌ_０．２Ｇａ_０．８Ｎ膜上にＴｉ／Ａｌ／Ｔｉ／Ａｕから成るソース電極及びドレイン電極を形成する。次いで、Ａｕから成るゲート電極を作製する。ゲート長は、例えば２μmである。

（実施例４）
次のような作製法により、電界効果トランジスタを形成する。Wruzite構造のＡｌ_０．５Ｇａ_０．５Ｎ基板のＮ面上に、０．５μm厚のＡｌ_０．５Ｇａ_０．５Ｎ膜を堆積する。このＡｌ_０．５Ｇａ_０．５Ｎ膜上に、３０ｎｍ厚のＧａＮ膜を堆積する。これらのエピタキシャル成長は、減圧ＭＯＣＶＤ装置を用いて行われる。原料としては、例えばＴＭＡｌ、ＴＭＧ、ＮＨ_３を用いることができる。本実施例では、いずれの層もアンドープである。ＧａＮ膜上にＴｉ／Ａｌ／Ｔｉ／Ａｕから成るソース電極及びドレイン電極を形成する。次いで、Ａｕから成るゲート電極を作製する。ゲート長は、例えば２μｍである。

以上説明したように、本構造のトランジスタは、Wruzite構造のＡｌ_ＸＧａ_１−ＸＮ基板のＮ面上に成長された複数のエピタキシャル層を含む構造（Ａｌ_ＸＧａ_１−ＸＮ／Ａｌ_ＹＧａ_１−ＹＮ構造、０≦Ｘ＜Ｙ＜１）を有しているので、ＡｌＧａＮ基板上に良質な結晶が成長される。また、Ａｌ_ＸＧａ_１−ＸＮ／Ａｌ_ＹＧａ_１−ＹＮ構造のうちのＡｌ_ＸＧａ_１−ＸＮは、Ａｌ_ＸＧａ_１−ＸＮ基板のＮ面上にホモ接合をするので、このＡｌ_ＸＧａ_１−ＸＮホモエピタキシャル層は結晶欠陥の少ない良好な品質の結晶から成る。この結果、Ａｌ_ＸＧａ_１−ＸＮホモエピタキシャル層にヘテロ接合を成すＡｌ_ＹＧａ_１−ＹＮ層も、また結晶欠陥の少ない良好な品質の結晶から成る。この結果、優れた品質のＡｌ_ＸＧａ_１−ＸＮ／Ａｌ_ＹＧａ_１−ＹＮヘテロ接合が形成される。また、このヘテロ接合がＡｌ_ＸＧａ_１−ＸＮ基板のＮ面上に形成されるので、伝導に有効に寄与する二次元電子ガスがＡｌ_ＸＧａ_１−ＸＮ／Ａｌ_ＹＧａ_１−ＹＮ界面に形成されると共に二次元正孔ガスが形成されないので、高性能なトランジスタ動作が可能になる。第１の実施の形態と同様に、サファイア基板等を用いたのでは、本実施の形態のような優れた構造は実現できない。

本実施の形態ではヘテロ接合がＡｌ_ＸＧａ_１−ＸＮ／Ａｌ_ＹＧａ_１−ＹＮ構造（０＜Ｙ＜１）であるので、好ましくは、Ａｌ_ＹＧａ_１−ＹＮとＡｌ_ＸＧａ_１−ＸＮとのアルミニウム組成の差（Ｙ−Ｘ）は、０．１程度である。Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層とＡｌ_ＸＧａ_１−ＸＮエピタキシャル層との組成差を０．１程度以上とることにより、十分な２次元電子ガス濃度と伝導帯エネルギー差△Ｅ_Ｃを得ることができ、リーク電流が減少し、またピンチオフ特性が向上する。よって、Ａｌ_ＸＧａ_１−ＸＮのアルミニウム組成の範囲は０．１以上であることが好ましい。また、Ａｌ_ＸＧａ_１−ＸＮのアルミニウム組成の範囲は１以下程度が好ましい。さらに、Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成の範囲は、０以上であることが好ましい。さらにまた、Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成の範囲は、０．９以下程度が好ましい。

好ましくは、Ａｌ_ＸＧａ_１−ＸＮのアルミニウム組成の範囲は、０．１程度以下である。

第１〜第３の実施の形態において、電界効果トランジスタ１１、５１、７１では、ソース電極の材料は、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏの少なくともいずれかを含むことが好ましい。また、ドレイン電極の材料は、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏの少なくともいずれかを含むことが好ましい。該ソース電極およびドレイン電極の材料によれば、窒化ガリウム系材料に対して低抵抗な接合が提供される。また、電界効果トランジスタ１１、５１、７１では、ゲート電極の材料は、Ｎｉ，Ａｕ，Ｐｔ，Ｐｄの少なくともいずれかを含むことが好ましい。これらのゲート電極の材料を用いると、窒化ガリウム系材料に対して良好なショットキ接合が提供される。

以上説明したように、第１〜第３の実施の形態に係る電界効果トランジスタは、Ａｌ_ＸＧａ_１−ＸＮ支持基体（０＜Ｘ≦１）と、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層と、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層（０≦Ｙ＜１、Ｙ＜Ｘ）と、ゲート電極と、ソース電極と、ドレイン電極とを備える。Ａｌ_ＸＧａ_１−ＸＮ支持基体はWruzite構造を有する。Ａｌ_ＸＧａ_１−ＸＮ支持基体の主面の一部または全てはＮ面である。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層は、Ａｌ_ＸＧａ_１−ＸＮ支持基体のＮ面エリア上に設けられている。Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層は、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられている。Ａｌ_ＸＧａ_１−ＸＮ支持基体のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル層とＡｌ_ＹＧａ_１−ＹＮエピタキシャル層とのヘテロ接合を含むので、電界効果トランジスタに二次元正孔ガスが形成されることなく、トランジスタの伝導が該ヘテロ接合の界面の二次元電子ガスを介して行われる。また、第１〜第３の実施の形態に係る電界効果トランジスタのソース電極およびドレイン電極の直下にｎ型ドーパントを含む領域を設けることが好ましい。

（第４の実施の形態）
図６（Ａ）は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を示す図面である。エピタキシャル基板９１は、Wruzite構造のＡｌ_ＸＧａ_１−ＸＮ基板（０＜Ｘ≦１）９３と、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜９５と、Ａｌ_ＹＧａ_１−ＹＮエピタキシャル膜（０≦Ｙ＜１、Ｙ＜Ｘ）９７とを備える。
Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜９５は、Ａｌ_ＸＧａ_１−ＸＮ基板９３のＮ面上に設けられている。Ａｌ_ＹＧａ_１−ＹＮエピタキシャル膜９７は、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜９５上に設けられている。

このエピタキシャル基板では、Ａｌ_ＸＧａ_１−ＸＮ基板のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜とＡｌ_ＹＧａ_１−ＹＮエピタキシャル膜とのヘテロ接合を含むので、二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスが形成される。好適な半導体の組み合わせは、
Ａｌ_ＸＧａ_１−ＸＮ基板９３、Ａｌ_ＸＧａ_１−ＸＮ膜９５、Ａｌ_ＹＧａ_１−ＹＮ膜９７
ＡｌＮ、 ＡｌＮ、 ＧａＮ
ＡｌＮ、 ＡｌＮ、 ＡｌＧａＮ
ＡｌＧａＮ、 ＡｌＧａＮ、 ＧａＮ
Ａｌ_ＸＧａ_１−ＸＮ、 Ａｌ_ＸＧａ_１−ＸＮ、 Ａｌ_ＹＧａ_１−ＹＮ（Ｘ＞Ｙ）
である。

Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層９５の厚みおよびＡｌ_ＹＧａ_１−ＹＮエピタキシャル層９７の厚みとして、既に第１〜第３の実施の形態におけるトランジスタに用いられた範囲が好適である。

図６（Ｂ）および図６（Ｃ）は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を作製する方法を説明する図面である。図６（Ｂ）に示されるように、Wruzite構造のＡｌ_ＸＧａ_１−ＸＮ基板（０＜Ｘ≦１）９３を準備する。Ａｌ_ＸＧａ_１−ＸＮ基板９３の主面９３ａの一部または全部には、Ｎ面が現れている。図６（Ｃ）に示されるように、Ａｌ_ＸＧａ_１−ＸＮ基板９３の主面９３ａ上に、Ａｌ_ＸＧａ_１−ＸＮ膜９５をエピタキシャル成長する。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層９５の厚みは、例えば５０ｎｍ〜１００μｍである。Ａｌ_ＸＧａ_１−ＸＮ膜９５はＡｌ_ＸＧａ_１−ＸＮ基板９３にホモ接合を成すので、Ａｌ_ＸＧａ_１−ＸＮ膜９５の結晶品質は優れている。Ａｌ_ＸＧａ_１−ＸＮ膜９５の主面９５ａには、Ａｌ_ＸＧａ_１−ＸＮ基板９３の主面９３ａのＮ面エリアに対応して、Ｎ面が現れる。図６（Ｄ）に示されるように、Ａｌ_ＸＧａ_１−ＸＮ膜９５の主面９５ａ上に、Ａｌ_ＹＧａ_１−ＹＮ膜９７をエピタキシャル成長する。Ａｌ_ＹＧａ_１−ＹＮ膜９７の厚みは、例えば１ｎｍ以上であり、大きくても１００ｎｍ程度である。Ａｌ_ＹＧａ_１−ＹＮ膜９７はＡｌ_ＸＧａ_１−ＸＮ膜９５にヘテロ接合を成している。優れた結晶品質のＡｌ_ＸＧａ_１−ＸＮ膜９５上に成長されるので、Ａｌ_ＹＧａ_１−ＹＮ膜９７の結晶品質は優れている。Ａｌ_ＹＧａ_１−ＹＮ膜９７の主面９７ａには、Ａｌ_ＸＧａ_１−ＸＮ基板９３の主面９３ａのＮ面エリアに対応して、Ｎ面が現れる。エピタキシャル成長は、例えば減圧ＭＯＣＶＤ法で行われることができる。

以上説明したように、本発明の例示として説明された本実施の形態によれば、分極が強いWruzite構造の窒化物系材料を用いても、高電子移動度トランジスタにおいて二次元正孔ガスの電気伝導を避けることができる。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は第１実施の形態の電界効果トランジスタを示す図面である。 図２（Ａ）は、ＡｌＮ基板のＮ面上に設けられたエピタキシャル層を含む電界効果トランジスタを示す図面である。図２（Ｂ）は、ＡｌＮ基板のＡｌ面上に設けられたエピタキシャル層を含む電界効果トランジスタを示す図面である。 図３（Ａ）は、図２（Ａ）に示される構造の電界効果トランジスタの電流特性Ａを示す図面である。図３（Ｂ）は、図２（Ｂ）に示される構造の電界効果トランジスタの電流特性Ｂを示す図面である。 図４は第２実施の形態の電界効果トランジスタを示す図面である。 図５は第３実施の形態の電界効果トランジスタを示す図面である。 図６（Ａ）は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を示す図面である。図６（Ｂ）、図６（Ｃ）および図６（Ｄ）は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を作製する方法を説明する図面である。

符号の説明

１１…電界効果トランジスタ、１３…ＡｌＮ支持基体、１５…ＡｌＮエピタキシャル層、１７…ＧａＮエピタキシャル層、１９…ゲート電極、２１…ヘテロ接合、２３…二次元電子ガス、２５…ソース電極、２７…ドレイン電極、５１…電界効果トランジスタ、５３…ＡｌＮ支持基体、５５…ＡｌＮエピタキシャル層、５７…Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層、５９…ゲート電極、６１…ヘテロ接合、６３…二次元電子ガス、６５…ソース電極、６７…ドレイン電極、７１…電界効果トランジスタ、７３…Ａｌ_ＸＧａ_１−ＸＮ支持基体、７５…Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層、７７…Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層、７９…ゲート電極、９１…エピタキシャル基板、９３…Ａｌ_ＸＧａ_１−ＸＮ基板、９５…Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜、９７…Ａｌ_ＹＧａ_１−ＹＮエピタキシャル膜

Claims (15)

1. 電界効果トランジスタであって、
   Wruzite構造のＡｌ_ＸＧａ_１−ＸＮ支持基体（０＜Ｘ≦１）と、
   前記Ａｌ_ＸＧａ_１−ＸＮ支持基体のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル層と、
   前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられたＡｌ_ＹＧａ_１−ＹＮエピタキシャル層（０＜Ｙ＜１、Ｙ＜Ｘ）と、
   前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層にショットキ接合を成すゲート電極と、
   前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたソース電極と、
   前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたドレイン電極と
   を備え、
   前記電界効果トランジスタは高電子移動度トランジスタであり、
   前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層と前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層とはヘテロ接合を形成することを特徴とする電界効果トランジスタ。
2. 前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚みは５０ｎｍ以上である、ことを特徴とする請求項１に記載された電界効果トランジスタ。
3. 前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みは１ｎｍ以上且つ１００ｎｍ以下である、ことを特徴とする請求項１または請求項２に記載された電界効果トランジスタ。
4. 電界効果トランジスタであって、
   Wruzite構造のＡｌＮ支持基体と、
   前記ＡｌＮ支持基体のＮ面上に設けられたＡｌＮエピタキシャル層と、
   前記ＡｌＮエピタキシャル層上に設けられたＡｌ_ＹＧａ_１−ＹＮエピタキシャル層（０＜Ｙ＜１）と、
   前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層にショットキ接合を成すゲート電極と、
   前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたソース電極と、
   前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層上に設けられたドレイン電極と
   を備え、
   前記電界効果トランジスタは高電子移動度トランジスタであり、
   前記ＡｌＮエピタキシャル層と前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層とはヘテロ接合を形成することを特徴とする電界効果トランジスタ。
5. 前記ＡｌＮエピタキシャル層の厚みは、５０ｎｍ以上である、ことを特徴とする請求項４に記載された電界効果トランジスタ。
6. 前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みは１ｎｍ以上且つ５０ｎｍ以下である、ことを特徴とする請求項４または請求項５に記載された電界効果トランジスタ。
7. 前記Ａｌ_ＸＧａ_１−ＸＮ支持基体は前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層とホモ接合を成すことを特徴とする請求項１〜請求項３のいずれか一項に記載された電界効果トランジスタ。
8. 前記ＡｌＮ支持基体は前記ＡｌＮエピタキシャル層にホモ接合を成すことを特徴とする請求項４〜請求項６のいずれか一項に記載された電界効果トランジスタ。
9. 前記ソース電極の材料は、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏの少なくともいずれかを含んでおり、
   前記ドレイン電極の材料は、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏの少なくともいずれかを含む、ことを特徴とする請求項１から請求項８のいずれか一項に記載された電界効果トランジスタ。
10. 前記ゲート電極の材料は、Ｎｉ，Ａｕ，Ｐｔ，Ｐｄの少なくともいずれかを含む、ことを特徴とする請求項１から請求項９のいずれか一項に記載された電界効果トランジスタ。
11. エピタキシャル基板であって、
    Wruzite構造のＡｌ_ＸＧａ_１−ＸＮ基板（０＜Ｘ≦１）と、
    前記Ａｌ_ＸＧａ_１−ＸＮ基板のＮ面上に設けられたＡｌ_ＸＧａ_１−ＸＮエピタキシャル層と、
    前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられたＡｌ_ＹＧａ_１−ＹＮエピタキシャル層（０＜Ｙ＜１、Ｙ＜Ｘ）と
    を備え、
    前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層と前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層とは、高電子移動度トランジスタの二次元電子ガスを形成するためにヘテロ接合を形成することを特徴とするエピタキシャル基板。
12. 前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層（０＜Ｘ≦１）の厚みは５０ｎｍ以上且つ１００μｍ以下である、ことを特徴とする請求項１１に記載されたエピタキシャル基板。
13. 前記Ａｌ_ＹＧａ_１−ＹＮエピタキシャル層の厚みは１ｎｍ以上且つ１００ｎｍ以下である、ことを特徴とする請求項１１または請求項１２に記載されたエピタキシャル基板。
14. 前記Ａｌ_ＸＧａ_１−ＸＮ基板はＡｌＮ基板であり、
    前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層はＡｌＮエピタキシャル層である、ことを特徴とする請求項１３に記載されたエピタキシャル基板。
15. 前記ＡｌＮエピタキシャル層の厚みは５０ｎｍ以上である、ことを特徴とする請求項１４に記載されたエピタキシャル基板。

Images