JP4984718B2 - 情報処理システム - Google Patents

情報処理システム Download PDF

Info

Publication number
JP4984718B2
JP4984718B2 JP2006204370A JP2006204370A JP4984718B2 JP 4984718 B2 JP4984718 B2 JP 4984718B2 JP 2006204370 A JP2006204370 A JP 2006204370A JP 2006204370 A JP2006204370 A JP 2006204370A JP 4984718 B2 JP4984718 B2 JP 4984718B2
Authority
JP
Japan
Prior art keywords
time
alarm
power source
information processing
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006204370A
Other languages
English (en)
Other versions
JP2008032459A (ja
JP2008032459A5 (ja
Inventor
暢晃 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006204370A priority Critical patent/JP4984718B2/ja
Priority to PCT/JP2007/062297 priority patent/WO2008013006A1/ja
Publication of JP2008032459A publication Critical patent/JP2008032459A/ja
Publication of JP2008032459A5 publication Critical patent/JP2008032459A5/ja
Application granted granted Critical
Publication of JP4984718B2 publication Critical patent/JP4984718B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/263Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Power Sources (AREA)
  • Electric Clocks (AREA)

Description

本発明は、主電源及び補助電源に接続され情報を処理する情報処理システムに関するものであって、より詳しくは、ナビゲーションシステム等に関するものである。
背景技術として、リアルタイムクロック(RTC)とは別に設けられたタイマ部による計時時間を用いてPSRAM等への電源供給を制御する技術が知られている(例えば、特許文献1を参照)。
特開2003−345473号公報(図1乃至図4)
背景技術においては、計時時間がPSRAM等への電源供給以外にも用いられる場合、別のタイマ部が必要である。
例えば、アクセサリ電源及びバッテリに接続されるナビゲーション装置では、電源がアクセサリ電源からバッテリに切り替った後、所定の期間が経過しても、処理が終了していなければ(いわゆる処理の暴走)、この処理を終了するために処理部への電源供給を停止する必要がある。また、電源がアクセサリ電源からバッテリに切り替った後、所定の期間が経過すれば、暗電流を削減するためにDRAM等への電源供給を停止する必要がある。つまり、このナビゲーション装置では、少なくとも2系統のタイマが必要である。ところが、各タイマが別々に設けられると、消費電流が大きくなってしまうという課題がある。他方、電源がアクセサリ電源からバッテリに切り替った後、ソフトウエア割り込みによるタイマは、ソフトウエアのバグによるリスクを孕んでおり、信頼性の観点から好ましくない。
本発明に係る情報処理システムは、主電源がオフされた後には補助電源のみを用いる情報処理システムであって、リアルタイムクロックと、前記リアルタイムクロックに接続される制御装置とを備え、前記制御装置は、電源が前記主電源から前記補助電源に切り替る前に前記リアルタイムクロックに対して虚時刻及びこの虚時刻よりも後に到来するアラーム時刻を記憶させ、前記リアルタイムクロックは、前記主電源がオフされた後に、前記虚時刻を基準として求められる経過時刻と前記アラーム時刻とが一致することを条件としてアラームを発生することを特徴とするものである。本発明における字句の解釈は、次のとおりである。
「情報処理システム」が車両に搭載される場合、「主電源」と「補助電源」との関係はアクセサリ電源とバッテリとの関係である。
「主電源がオフされた後には補助電源のみを用いる」とは、主電源がオフされる前には補助電源を用いるか否かを問わないことを意味する。
「接続される」とは、直に接続されること及び他の装置を介して接続されることを含む概念である(以下、同じ)。
「リアルタイムクロック」とは、いわゆるRTCであって、レジスタに記憶された時刻
を基準として現在時刻を求める装置である。その機能として、計時機能の他に、アラーム機能がある。アラーム機能とは、求められた現在時刻と設定されたアラーム時刻とが一致するとアラームを発生する機能である。
「制御装置」とは、ハードウエア又はハードウエアとソフトウエアとの協働によって具体的な処理を実現する装置である。
「虚時刻」とは、変化しない時刻である。「虚時刻」がリアルタイムクロックのレジスタに記憶されると、「リアルタイムクロック」は、「虚時刻」を基準として現在時刻を求める。ここで求められた現在時刻は、実際の現在時刻とは異なる「経過時刻」である。「リアルタイムクロック」は、「経過時刻」と「アラーム時刻」とが一致すれば、アラームを発生する(アラーム機能)。
「電源が前記主電源から前記補助電源に切り替る前に・・・記憶させ」とは、「・・・記憶させ」る処理が「切り替る前に」一度だけ実行される場合を含む概念である。もっとも、「・・・記憶させ」る処理は「予め定められた周期」で実行されることが好ましい。
「複数系統のタイマが実現される」とは、複数系統のタイマは全てリアルタイムクロックによって実現され、かつ、複数系統のタイマのうち少なくとも1系統はアラームによって実現されていることをいう。
本発明は、リアルタイムクロックをタイマとして機能させることによって、タイマを低い消費電流で実現することができるという効果を有する。
本発明に係る情報処理システムを実施するための最良の形態は、図1及び図2で示される。
<ハードウエア構成について>本実施の形態に係る情報処理システムのハードウエア構成は、図1で示される。情報処理システム1は、車両に搭載され、図示されないアクセサリ電源(「主電源」に相当する)及びバッテリ(「補助電源」に相当する)に接続され、アクセサリ電源がオフされた後にはバッテリのみを用いている。
情報処理システム1は、リアルタイムクロックチップ(「リアルタイムクロック」に相当する)2(以下、RTC2という)と、システムマイコン(「制御装置」に相当する)3と、システム電源供給回路4と、バックアップ電源供給回路5と、発振器(発振周波数32.786kHz)6とを備える。
RTC2は、システムマイコン3、システム電源供給回路4、バックアップ電源供給回路6及び発振器6に接続されている。本実施の形態では、RTC2として、「RV5C339A」(株式会社RICHO製)が用いられている。
システムマイコン3は、I/O、ROMやRAM等のコンピュータアーキテクチャからなる装置である。
<主要信号について>本実施の形態で用いられる各信号は、図1で示される。各信号のうち主要な信号は、次のとおりである。
「P−RTC.INT」は、RTC2で出力され、システム電源供給回路4に入力され
る。システム電源供給回路4は、「P−RTC.INT」を受けて、電源がシステムマイコン3に誤って供給されていれば、システムマイコン3に対して「P−RESET」を出力する。ここで、電源が誤って供給されているか否かの判定は「DC.ON」を用いて行われる。当該判定の根拠は、バッテリ動作時には「DC.ON」が必ず「ネゲート」状態であることに求められる。「P−RESET」が出力されると、システムマイコン3は、リセットされる。
「RTC.INT」は、RTC2で出力され、バックアップ電源供給回路5に入力される。バックアップ電源供給回路5は、「P−RTC.INT」を受けて、図示されないDRAMに供給される電源をオフする。
<処理について>システムマイコン3の処理は、図2で示される。システムマイコン3では、CPUが、アクセサリ電源がオフされる前に、ROMに記憶されたプログラムを実行し、以下の処理を実現する。
アラームが無効化される(ステップS1)。具体的には、RTC2において、アラームのイネーブルビットが「0」に設定される。
虚時刻が記憶される(ステップS2)。具体的には、虚時刻である「2000年1月11日0:00」がRTC2のレジスタに記憶される。
定周期割り込みが設定される(ステップS3)。具体的には、21日周期の割り込みがRTC2の定周期割り込みビットに設定される。
アラーム時刻が記憶される(ステップS4)。具体的には、虚時刻である「2000年1月11日0:00」よりも後に到来する「2000年1月11日0:30」がRTC2のレジスタに記憶される。
アラームが有効化される(ステップS5)。具体的には、RTC2において、アラームのイネーブルビットが「1」に設定される。
ステップS1からステップS5までの処理は、アクセサリ電源がオフされる前に、予め定められた周期(例えば、1分周期)で実行される。特に、アクセサリ電源がオンされた直後においては、アラームのフラグビットを消去することが望ましい。
<RTCの動作について>ステップS1からステップS5までの処理が施されると、アクセサリ電源がオフした後、以下の動作が行われる。
経過時刻がレジスタに記憶された虚時刻「2000年1月11日0:00」を基準として求められる。
経過時刻がレジスタに記憶されたアラーム記憶「2000年1月11日0:30」になると、アラーム「P−RTC.INT」が発生する。つまり、アラーム機能はタイマとして機能する。これによって、アクセサリ電源がオフしてから30分が経過した後、システムマイコン3における処理の暴走を停止することができる。
予め定められた期間(21日)が虚時刻「2000年1月11日0:00」から経過すると、21日周期の割り込み「RTC.INT」が発生する。これによって、アクセサリ電源がオフしてから20日が経過した後、バックアップ電源供給回路5は電源を強制的にオフし、DRAMで消費される電流を削減することができる。
<本実施の形態における効果>本実施の形態によれば、RTC2がタイマとして機能するので、暴走停止用のタイマ及びバックアップ停止用のタイマを低い消費電流で実現することができる。
本実施の形態によれば、RTC2に対して虚時刻を記憶させるための処理が1分周期で実行されるので、アクセサリ電源がオンしている間に、アラームが発生することを防止することができる。
本実施の形態によれば、ハードウエアであるRTC2がタイマとして機能するので、ソフトウエアタイマにおけるバグの問題は生じず、情報処理システム1の信頼性を高めることができる。
<変形例>本実施の形態では、「アラーム」の期間が短いRTC2が用いられているので、21日タイマとして「割り込み」が用いられている。もっとも、RTC2として、「アラーム」の期間が長い(例えば、30日)ものが存在すれば、21日タイマについても「アラーム」を用いられるべきである。言い換えれば、RTCが許容する限り、21日タイマについても「アラーム」を用いることが望ましい。なぜなら、「アラーム」によるタイマの方が「割り込み」によるタイマよりも設計しやすいからである。
本発明は、リアルタイムクロックをタイマとして機能させることによって、ソフトウエアタイマを用いる必要がなくなり、複数のタイマを高い信頼性かつ低い消費電流で実現することができるという効果を有し、ナビゲーションシステム等に有用である。
本実施の形態に係る情報処理システムのハードウエア構成を示す図 本実施の形態におけるシステムマイコンでの処理の流れを示すフロー図
1 情報処理システム
2 RTC(リアルタイムクロック)
3 システムマイコン(制御装置)

Claims (2)

  1. 主電源がオフされた後には補助電源のみを用いる情報処理システムであって、
    リアルタイムクロックと、前記リアルタイムクロックに接続される制御装置とを備え、
    前記制御装置は、前記主電源がオフされる前に前記リアルタイムクロックに対して虚時刻及びこの虚時刻よりも後に到来するアラーム時刻を予め定められた周期で記憶させ、
    前記リアルタイムクロックは、前記主電源がオフされた後に、前記虚時刻を基準として求められる経過時刻と前記アラーム時刻とが一致することを条件としてアラームを発生することを特徴とする情報処理システム。
  2. 車両に搭載され、前記主電源及び前記補助電源がそれぞれアクセサリ電源及びバッテリであることを特徴とする請求項1に記載の情報処理システム。
JP2006204370A 2006-07-27 2006-07-27 情報処理システム Expired - Fee Related JP4984718B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006204370A JP4984718B2 (ja) 2006-07-27 2006-07-27 情報処理システム
PCT/JP2007/062297 WO2008013006A1 (en) 2006-07-27 2007-06-19 Information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006204370A JP4984718B2 (ja) 2006-07-27 2006-07-27 情報処理システム

Publications (3)

Publication Number Publication Date
JP2008032459A JP2008032459A (ja) 2008-02-14
JP2008032459A5 JP2008032459A5 (ja) 2009-09-10
JP4984718B2 true JP4984718B2 (ja) 2012-07-25

Family

ID=38981321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006204370A Expired - Fee Related JP4984718B2 (ja) 2006-07-27 2006-07-27 情報処理システム

Country Status (2)

Country Link
JP (1) JP4984718B2 (ja)
WO (1) WO2008013006A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415636B2 (ja) * 1992-07-13 2003-06-09 横河電機株式会社 プロセッサ装置
JPH0644095A (ja) * 1992-07-23 1994-02-18 Mitsubishi Electric Corp 定時刻電源on/off機能診断方式
JPH10149233A (ja) * 1996-11-18 1998-06-02 Nec Yonezawa Ltd パーソナルコンピュータの電源オン/オフ検査方法
JP2000172384A (ja) * 1998-12-03 2000-06-23 Clarion Co Ltd 車載用コンピュータ及びその制御方法

Also Published As

Publication number Publication date
JP2008032459A (ja) 2008-02-14
WO2008013006A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
US20030061526A1 (en) Computer system and power saving control method therefor
US6675305B1 (en) Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed
JP5231047B2 (ja) 制御装置
JP2009116851A (ja) マイクロコンピュータシステム
KR100281535B1 (ko) 컴퓨터 시스템 및 그의 제어 방법
WO2011033626A1 (ja) コンピュータシステム
JP2014048070A (ja) 電子制御装置
JP4393954B2 (ja) マイクロコンピュータ
CN117812682A (zh) 降低蓝牙芯片功耗的方法、低功耗蓝牙芯片
JP2012226605A (ja) 情報処理装置、その制御方法、及びプログラム
JP2011221708A (ja) 情報処理装置及び情報処理装置の制御方法
JP4984718B2 (ja) 情報処理システム
JP2008003797A (ja) マイクロコンピュータ及び電子制御装置
JP2008032459A5 (ja)
JP2009116719A (ja) マイクロコンピュータ
JP2000148543A (ja) マイクロコンピュータによるフラッシュeepromの書き込み制御方法及び装置
JP3711849B2 (ja) マイクロコンピュータ
JP4647276B2 (ja) 半導体回路装置
JP2010067030A (ja) 航海機器
CN1581021B (zh) 减少冷开机机率的个人数字助理及其方法
US20070245126A1 (en) Program counter of microcontroller and control method thereof
JP2005297669A (ja) 車両用制御装置
US20040044916A1 (en) Microcontroller
JP2010066843A (ja) 制御装置
JP2002244916A (ja) マイクロコントローラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R151 Written notification of patent or utility model registration

Ref document number: 4984718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees