JP4985208B2 - 倍電圧整流回路 - Google Patents

Description

本発明は、入力された交流信号を整流して直流電力に変換し出力する倍電圧整流回路に関する。

従来より、交流信号から直流を供給する整流回路として、入力される交流信号の約２倍の直流電圧（直流電力）を出力する倍電圧整流回路が知られている（例えば、特許文献１参照。）。

倍電圧整流回路は、周波数の比較的低い交流電源を直流に変換する用途から、周波数の高い交流信号（例えば数百ＭＨｚ〜数ＧＨｚ）を直流電力に変換する用途まで、その用途は多岐にわたっている。後者の用途の具体例としては、マイクロ波を受信してその受信信号を整流し、直流電力を取り出すよう構成された、いわゆるレクテナが挙げられる（例えば、特許文献２参照。）。

レクテナは、主としてマイクロ波を受信するアンテナと、このアンテナにて受信されたマイクロ波（交流信号）を整流して直流電力に変換する整流回路とにより構成されている。そして、整流回路として倍電圧整流回路を用いれば、より高い電圧の直流出力を得ることができる。

図１４に、従来の倍電圧整流回路の一例を示す。図１４に示すように、倍電圧整流回路１００は、信号源２（例えばマイクロ波を受信する受信アンテナ）から入力される交流信号を直流電力に変換して負荷抵抗４へ出力するものであり、信号源２側とのインピーダンスマッチングをとるための入力整合回路１０１と、ＤＣ（直流）カット用の入力コンデンサＣ１と、ダイオードＤ１及びダイオードＤ２からなる整流部と、出力インダクタＬ１及び出力コンデンサＣ２からなる出力フィルタとを備えている。

より具体的には、第１入力端子１１及び第２入力端子１２からなる一対の入力端子を備え、信号源２からの交流信号（以下「ＲＦ信号」ともいう）は、この入力端子を介して当該倍電圧整流回路１００へ入力される。なお、第２入力端子１２はグランドに接地されている。また、第１出力端子１４及び第２出力端子１３からなる一対の出力端子を備え、当該倍電圧整流回路１００にて変換された直流電力は、この出力端子を介して負荷抵抗４へ出力される。なお、第１出力端子１４はグランドに接地されている。

整流部を構成する２つのダイオード（ダイオードＤ１、ダイオードＤ２）のうち、ダイオードＤ１は、アノードがグランドに接地され、カソードが入力コンデンサＣ１の一端に接続されている。入力コンデンサＣ１の他端は、入力整合回路１０１を介して第１入力端子１１に接続されている。一方、ダイオードＤ２は、アノードが入力コンデンサＣ１の一端に接続（つまりダイオードＤ１のカソードに接続）され、カソードが出力フィルタを構成する出力インダクタＬ１の一端に接続されている。出力インダクタＬ１の他端は、第２出力端子１３に接続されている。また、第２出力端子１３と第１出力端子１４との間には、出力フィルタを構成する出力コンデンサＣ２が接続されている。

このように構成された倍電圧整流回路１００では、信号源２から入力端子を介して入力されたＲＦ信号が、入力整合回路１０１と入力コンデンサＣ１を経て、各ダイオードＤ１，Ｄ２により整流される。そして、出力インダクタＬ１及び出力コンデンサＣ２からなる出力フィルタにより直流に平滑化（直流に変換）される。これにより、出力端子側（各出力端子１３，１４間）には、入力されたＲＦ信号の電圧の約２倍の直流電圧が発生する。なお、２つのダイオードＤ１，Ｄ２からなる倍電圧整流回路１００において、入力電圧の２倍の直流電圧が得られる原理については、従来からよく知られているため、ここではその説明を省略する。

出力インダクタＬ１及び出力コンデンサＣ２からなる出力フィルタは、出力端子側にＲＦ信号成分が流れないようにするためのフィルタとしての機能のほか、上述のように、整流されたＲＦ信号を平滑化する機能をも有する。また、入力整合回路１０１は、インピーダンスマッチングの機能を有すると共に、当該倍電圧整合回路１００内（特にダイオードＤ１，Ｄ２）で発生した高調波が信号源２側に戻るのを防ぐためのフィルタとしての機能も有している。

ところで、レクテナにおいて受信した交流信号をいかに効率良く直流電力に変換できるか、即ち交流信号（ＲＦ信号）から直流（ＤＣ）への変換効率（以下「ＲＦ／ＤＣ変換効率」という）をいかに向上できるかということは、レクテナの性能を決める主要な要素であり、当然ながら、ＲＦ／ＤＣ変換効率が少しでも高いことが望まれる。

そのため、従来より、ＲＦ／ＤＣ変換効率を向上させるべく、種々の倍電圧整流回路が提案されており、上述した特許文献２においても、ＲＦ／ＤＣ変換効率を向上させるための技術が提案されている。
特表２００５−５２０４２８号公報 特開平５−３３５８１１号公報

しかし、倍電圧整流回路の変換効率を向上させるための技術が種々提案されているとはいえ、レクテナの用途によっては、まだまだ実用化に足りる程度の十分な変換効率にまでは至っていないものもある。また、実用化に足りるかどうかに関係なく、変換効率は少しでも高い方が好ましい。

図１４に示した倍電圧整流回路１００のＲＦ／ＤＣ変換効率を低下させる要因としては、例えば、整流素子であるダイオードＤ１，Ｄ２による損失、回路インピーダンスの不整合による損失、入・出力フィルタによる損失などが挙げられる。

そのため、こういった損失をできる限り抑えて、ＲＦ／ＤＣ変換効率をさらに向上させることが望まれている。
本発明は上記課題に鑑みなされたものであり、倍電圧整流回路のＲＦ／ＤＣ変換効率を向上させることを目的とする。

上記課題を解決するためになされた請求項１記載の発明は、一対の入力端子から入力された交流信号を整流して直流電力に変換し、該変換後の直流電力を一対の出力端子から出力するよう構成された倍電圧整流回路であって、第１の整流素子及び第２の整流素子を備える。

このうち第１の整流素子は、一対の入力端子の一方である第１入力端子と一対の出力端子の一方である第１出力端子との間に接続され、第２の整流素子は、第１入力端子と一対の出力端子の他方である第２出力端子との間に、第１入力端子からみて第１の整流素子の接続方向とは逆方向に接続されている。また、一対の入力端子の他方である第２入力端子は第１出力端子と電気的に接続されている。

そして、本発明（請求項１）では、第１の整流素子から第１出力端子及び第２入力端子へ至る通電経路上に、所定の共振周波数ｆ１でインピーダンスが最大値をとるような共振特性を持つ共振回路が接続されており、第１の整流素子は、共振回路を介して第２入力端子及び第１出力端子に接続されている。

上記のように構成された倍電圧整流回路では、共振回路が、共振周波数ｆ１でインピーダンスが最大となるような共振特性をもっているため、入力される交流信号における、共振周波数ｆ１の周波数成分やその近傍の周波数成分に対しては、第１の整流素子と共振回路との接続点から共振回路側をみたインピーダンスが大きくなる。これにより、その接続点における電圧が大きく変化（振動）し、延いては、第１の整流素子にかかる電圧が大きくなる。

一般に、整流素子によって交流信号を整流する際に、整流素子における損失を少なくするためには、整流素子にかかる電圧が大きい方がよく、整流素子にかかる電圧が大きいほどＲＦ／ＤＣ変換効率が高くなることが知られている。

そのため、本発明（請求項１）の倍電圧整流回路によれば、第１の整流素子から第１出力端子及び第２入力端子へ至る通電経路上に共振回路を設けたことにより、共振回路を設けない場合に比べて第１の整流素子にかかる電圧が大きくなるため、第１の整流素子による損失が低減され、倍電圧整流回路全体のＲＦ／ＤＣ変換効率が向上する。

なお、ここでいう整流素子とは、単独の１つの素子・部品に限らず、複数の素子・部品からなるものも含む。また、ここでいう共振回路とは、複数の素子・部品が組み合わさってなるものに限らず、１つの素子・部品のみからなるものをも含む。つまり、所望の共振特性を有する素子・部品・回路等はいずれも、その具体的構成に拘わらず本発明の「共振回路」に含まれるものとする。

共振回路の共振周波数ｆ１は、入力される交流信号に含まれる周波数成分或いは当該倍電圧整流回路内で発生する信号（例えば高調波等）の周波数成分に対して上記接続点から共振回路側をみたインピーダンスが大きい値となるように適宜決めればよいが、例えば請求項２に記載のように、共振周波数ｆ１を、交流信号の基本波周波数ｆ０からその２倍の周波数２ｆ０までの範囲内における所定の周波数と等しくなるようにするとよい。

共振周波数ｆ１が上記周波数範囲（ｆ０〜２ｆ０）における所定の周波数と等しくなるように共振回路を構成すれば、上記接続点から共振回路側をみたインピーダンスがその共振周波数の成分に対して最大になる。そのため、基本波成分や２次高調波成分に対しても、ある程度の大きさのインピーダンス値が得られ、第１の整流素子にかかる電圧のうち基本波成分や２次高調波成分が大きくなる。そのため、ＲＦ／ＤＣ変換効率を確実に向上させることができる。

上記周波数範囲（ｆ０〜２ｆ０）のうち具体的にどの周波数を共振周波数ｆ１とするかは適宜決めることができるが、例えば請求項３に記載のように、共振周波数ｆ１を交流信号の基本波周波数ｆ０と等しくなるようにしてもよい。

共振周波数ｆ１が交流信号の基本波周波数ｆ０と等しくなるように共振回路を構成すれば、上記接続点から共振回路側をみたインピーダンスが基本波成分に対して最大になり、第１の整流素子にかかる電圧のうち少なくとも基本波周波数及びその近傍の周波数の成分が大きくなる。そのため、ＲＦ／ＤＣ変換効率の向上効果を確実に得ることができる。

また例えば、請求項４記載のように、共振周波数ｆ１が交流信号の基本波周波数ｆ０の２倍の周波数２ｆ０と等しくなるよう、共振回路を構成してもよい。
このように構成すれば、２次高調波成分に対して上記接続点から共振回路側をみたインピーダンスが最大になり、２次高調波成分についても低損失で直流電力に変換されるため、ＲＦ／ＤＣ変換効率を確実に向上させることができる。

また例えば、請求項５記載のように、共振周波数ｆ１が交流信号の基本波周波数ｆ０の√２倍の周波数（√２）・ｆ０と等しくなるよう、共振回路を構成してもよい。
このように構成された倍電圧整流回路では、上記接続点から共振回路側をみたインピーダンスが最大となるのは、基本波周波数ｆ０の√２倍の周波数、即ち、基本波周波数ｆ０と２次高調波周波数２ｆ０との間の周波数である。そのため、基本波周波数ｆ０及び２次高調波成分（√２）・ｆ０のいずれに対しても、インピーダンスが最大になるわけではない。

しかし、基本波成分及び２次高調波成分ともに、ある程度の大きさのインピーダンス値は得られる。しかも、基本波周波数ｆ０の√２倍の周波数（対数軸で周波数をみたときに基本波周波数ｆ０と２次高調波周波数２ｆ０の中間の値）を共振周波数ｆ１としているため、基本波成分及び２次高調波成分の双方に対して、バランス良く、ある程度の大きいインピーダンス値を得ることができる。そのため、両周波数成分をトータル的にみれば、結果として、倍電圧整流回路全体としてのＲＦ／ＤＣ変換効率は、請求項３又は４の場合と同等、或いはそれ以上に向上させることが可能となる。

ここで、共振回路の具体的構成は種々考えられ、例えば請求項６記載のように、コンデンサ及びインダクタが並列接続されてなるＬＣ並列共振回路として構成してもよいし、また例えば、請求項７記載のように、線路長が共振周波数ｆ１に対応した波長の１／４の長さの伝送線路により構成してもよい。

なお、周知の如く、交流信号は周波数が高いほど波長が短くなるため、請求項７記載のように共振回路として伝送線路を用いる場合は、交流信号の周波数が高いほど、伝送線路の線路長を短くすることができで効果的である。

次に、請求項８記載の発明は、一対の入力端子から入力された交流信号を整流して直流電力に変換し、該変換後の直流電力を一対の出力端子から出力するよう構成された倍電圧整流回路であって、請求項１記載の倍電圧整流回路と同様、一対の入力端子の一方である第１入力端子と一対の出力端子の一方である第１出力端子との間に接続された第１の整流素子と、第１入力端子と一対の出力端子の他方である第２出力端子との間に、第１入力端子からみて第１の整流素子の接続方向とは逆方向に接続された第２の整流素子とを備えている。また、一対の入力端子の他方である第２入力端子は第１出力端子と電気的に接続されている。

そして、本発明（請求項８）では、第１の整流素子から第１出力端子及び第２入力端子へ至る通電経路上に、所定の共振周波数ｆ１でインピーダンスが最大値をとるような共振特性を持つ第１の共振回路と、共振周波数ｆ１とは異なる共振周波数ｆ２でインピーダンスが最大値をとるような共振特性を持つ第２の共振回路とが、直列接続されている。

このように構成された倍電圧整流回路によれば、入力される交流信号における、共振周波数ｆ１の周波数成分やその近傍の周波数成分、及び、共振周波数ｆ２の周波数成分やその近傍の周波数成分に対して、第１の整流素子と共振回路との接続点から共振回路側をみたインピーダンスが大きくなる。そのため、これら各周波数成分に対しては、上記接続点における電圧が大きく変化（振動）し、第１の整流素子にかかる電圧が大きくなる。

そのため、請求項１記載の倍電圧整流回路と同等、或いはそれ以上に、倍電圧整流回路全体のＲＦ／ＤＣ変換効率が向上する。
この場合（請求項８）の各共振回路の共振周波数は、例えば請求項９記載のように、第１の共振回路における共振周波数ｆ１は、交流信号の基本波周波数ｆ０と等しくなるようにし、第２の共振回路における共振周波数ｆ２は、交流信号の基本波周波数ｆ０の２倍の周波数２ｆ０（つまり２次高調波の周波数）と等しくなるようにすることができる。

各共振回路の共振周波数ｆ１，ｆ２をそれぞれ上記のように設定すれば、基本波成分に対しては第１の共振回路がハイインピーダンスとなり、２次高調波成分に対しては第２の共振回路がハイインピーダンスとなるため、基本波成分及び２次高調波成分の双方に対して、第１の整流素子による整流損失をより低く抑えることができる。そのため、ＲＦ／ＤＣ変換効率を確実に向上させることが可能となる。

請求項８又は９記載の倍電圧整流回路においても、各共振回路は、上述した請求項６又は７と同様に構成することができる。
即ち、例えば請求項１０記載のように、第１の共振回路及び第２の共振回路の少なくとも一方を、コンデンサ及びインダクタが並列接続されてなるＬＣ並列共振回路として構成することができる。

また例えば、請求項１１記載のように、第１の共振回路及び第２の共振回路の少なくとも一方を、線路長が当該共振回路の共振周波数に対応した波長の１／４の長さの伝送線路により構成することができる。つまり、第１の共振回路を伝送線路で構成する場合は、共振周波数ｆ１に対応した波長の１／４の長さの伝送線路にて構成すればよい。第２の共振回路を伝送線路で構成する場合は、共振周波数ｆ２に対応した波長の１／４の長さの伝送線路にて構成すればよい。

ここで、請求項１〜１１いずれかに記載の倍電圧整流回路は、例えば請求項１２に記載のように、同一の半導体基板上に形成するようにしてもよい。このように構成すれば、倍電圧整流回路の小型化が可能となる。

また、倍電圧整流回路を同一の半導体基板上に形成する場合において、特に、上記請求項６又は１０に記載のように、共振回路がＬＣ並列共振回路にて構成されている場合は、
ＬＣ並列共振回路を構成するインダクタを例えば請求項１３又は請求項１４に記載のように構成することができる。

即ち、請求項１３に記載の倍電圧整流回路は、ＬＣ並列共振回路を構成するインダクタが、半導体基板上に渦巻き状に形成されたスパイラルインダクタにて構成されている。
このように、ＬＣ並列共振回路を構成するインダクタを、半導体基板上においてスパイラルインダクタとして形成することにより、半導体基板上に形成されてなる倍電圧整流回路全体をより小型化することが可能となる。

また、請求項１４に記載の倍電圧整流回路は、パッケージに覆われた同一の半導体基板上に形成され、この半導体基板上には、第１の整流素子のうちインダクタが接続される側に電気的に接続された基板側電極パッドが形成され、パッケージには、第１出力端子としての機能を有するパッケージ側電極パッドが形成されている。そして、ＬＣ並列共振回路を構成するインダクタは、基板側電極パッドとパッケージ側電極パッドとを電気的に接続するワイヤボンディングにより構成されている。

半導体基板上に形成された回路において、半導体基板上の電極パッドとこれを覆うパッケージの電極パッドとを電気的に接続するためにワイヤボンディングを用いることは、従来からよく行われている周知技術である。但しこのワイヤボンディングは、特に高周波領域においてはインダクタとしてもふるまうため、回路の高周波特性に対して悪影響を及ぼすおそれがある。そのため、通常は、ワイヤボンディングの長さをできる限り短くしたり、或いは、ワイヤボンディング以外の他の方法（例えばフリップチップ接合など）を用いたりするなどして、回路特性への悪影響を抑制するようにしている。

これに対し、請求項１４記載の倍電圧整流回路では、ワイヤボンディングが有するインダクタとしての作用・特性をむしろ積極的に利用し、ＬＣ並列共振回路を構成するインダクタとして代用するのである。これにより、半導体基板上に形成された回路とパッケージとを接続するために通常使用されるワイヤボンディングとは別に、ＬＣ並列共振回路用のインダクタを形成する必要がなくなるため、半導体基板の面積をより削減（つまり半導体基板をより小型化）することが可能となる。

また、第１の整流素子及び第２の整流素子としては、例えばダイオードを用いるなど、整流機能を有する素子・部品・回路である限り適宜用いることができるが、例えば請求項１５記載のように、ベースとコレクタが電気的に接続されたバイポーラトランジスタを用いてもよい。

つまり、バイポーラトランジスタをダイオード接続（ベースとコレクタを接続）することにより、バイポーラトランジスタをダイオードとして機能させ、これを第１，第２の整流素子として用いるのである。このように、整流素子としてバイポーラトランジスタを用いることにより、ダイオードを用いる場合に比べてより大きな電力を整流する（より大きな直流電力を得る）ことが可能となる。

次に、請求項１６記載の倍電圧整流回路は、絶縁基板上に、互いに電気的に絶縁された複数の半導体基板が形成されており、複数の半導体基板のそれぞれには、請求項１〜１５いずれかに記載の倍電圧整流回路が形成されている。そして、各半導体基板上に形成された各倍電圧整流回路の出力端子がそれぞれ直列接続されている。つまり、複数の倍電圧整流回路（請求項１〜１５いずれか）の出力端子を直列接続することで、全体として、各倍電圧整流回路の出力電圧の総和に相当する電圧が得られる１つの倍電圧整流回路を構成するのである。そのため、より高い電圧の直流出力を得ることができる。

以下に、本発明の好適な実施形態を図面に基づいて説明する。
［第１実施形態］
図１に、本実施形態の倍電圧整流回路１の回路図を示す。図１に示す如く、本実施形態の倍電圧整流回路１は、図１４で説明した従来の倍電圧整流回路１００と比較して、ダイオードＤ１のアノードとグランドとの間にＬＣ並列共振回路５が接続されている点、及び入力整合回路３の構成が異なっており、それ以外の構成は、従来の倍電圧整流回路１００と同じである。そのため、本実施形態の倍電圧整流回路１に関する以下の説明においては、従来の倍電圧整流回路１００と同じ部分についてはその説明を省略し、従来の倍電圧整流回路１００と異なる点、即ちＬＣ並列共振回路５の構成とその作用・効果、及び、入力整合回路３について説明する。

上述の如く、本実施形態の倍電圧整流回路１は、ダイオードＤ１のアノードとグランドとの間（ダイオードＤ１から第１出力端子１４及び第２入力端子１２に至る通電経路上）に、コンデンサＣ１１とインダクタＬ１１とが並列接続されてなるＬＣ並列共振回路５が接続されている。なお、ダイオードＤ１は本発明の第１の整流素子に相当するものであり、ダイオードＤ２は本発明の第２の整流素子に相当するものである。

本実施形態では、信号源２から入力されるＲＦ信号（交流信号）の基本波成分の周波数（基本波周波数）ｆ０は、約２．４５ＧＨｚである。また、負荷抵抗４の抵抗値は１０００Ωである。そして、ＬＣ並列共振回路５は、共振周波数ｆ１が、基本波周波数ｆ０の√２倍の周波数（√２）・ｆ０となるように設定されている。

図２に、ＬＣ並列共振回路５のインピーダンス（Ｚｒｅｓ）の周波数特性を示す。図２において、横軸は入力信号の周波数、縦軸はインピーダンス（Ｚｒｅｓ）の絶対値である。

図２に示す如く、ＬＣ並列共振回路５は、共振周波数ｆ１が基本波周波数ｆ０（＝２．４５ＧＨｚ）の√２倍である約３．４ＧＨｚとなるよう構成されており、この共振周波数ｆ１（＝３．４ＧＨｚ）のときにインピーダンスが最大値（図中ｍ３：６６５．６３Ω）をとる。このように、基本波周波数ｆ０の√２倍の周波数を共振周波数ｆ１としているのは、基本波周波数ｆ０および２次高調波の周波数２ｆ０のいずれにおいても、ある程度の大きなインピーダンス値をとれるようにするためである。

即ち、例えば共振周波数ｆ１を基本波周波数ｆ０と等しくなるよう設定した場合、ＬＣ並列共振回路５のインピーダンスは、基本波周波数ｆ０に対しては最大値をとることになるが、２次高調波周波数２ｆ０に対しては非常に小さい値となる。逆に、共振周波数ｆ１を２次高調波周波数２ｆ０と等しくなるよう設定した場合、ＬＣ並列共振回路５のインピーダンスは、２次高調波周波数２ｆ０に対しては最大値をとることになるが、基本波周波数ｆ０に対しては非常に小さい値となる。そこで、本実施形態では、共振周波数ｆ１を基本波周波数ｆ０の√２倍に設定することで、基本波周波数ｆ０及び２次高調波周波数２ｆ０の双方に対してバランス良く、ある程度の高いインピーダンス値を得ることができるようにしているのである。

次に、本実施形態の倍電圧整流回路１について、特にＬＣ並列共振回路５を接続したことにより生じる作用を、図３〜図５を用いて、従来の倍電圧整流回路１００と比較しつつ説明する。

図３は、従来の倍電圧整流回路１００における電圧の変化を示すグラフであり、（ａ）は回路中の各部の電圧変化を示し、（ｂ）は各ダイオードＤ１、Ｄ２にかかる電圧の変化を示すものである。なお、図３（ａ）において、Ｖｄｏｂは、ダイオードＤ２のカソードと出力インダクタＬ１との接続点の電圧、Ｖｄｏａは、ダイオードＤ１のアノード側の電圧（つまりグランド電位）、Ｖｄｉｎは、ダイオードＤ１のカソードとダイオードＤ２のアノードとの接続点の電圧、Ｖｉｎは、第１入力端子１１の電圧（つまりＲＦ信号の電圧）、Ｖｏｕｔは、第２出力端子１３の電圧（つまり当該倍電圧整流回路１から出力される直流電圧）を、それぞれ示す。

また、図４は、本実施形態の倍電圧整流回路１における各部の電圧変化（同図（ａ））および、各ダイオードＤ１、Ｄ２にかかる電圧の変化（同図（ｂ））を示すグラフである。なお、Ｖｄｏａは、図３（ａ）（従来の倍電圧整流回路１００）ではグランド電位立ったのに対し、本実施形態では、ダイオードＤ１のアノードとＬＣ並列共振回路５との接続点の電圧である。また、図３，図４の各グラフはいずれも、２００ｍＷの電力のＲＦ信号が入力された場合のデータを示すものである。

上述したように、本実施形態の倍電圧整流回路１においては、ＬＣ並列共振回路５の共振周波数ｆ１が基本波周波数ｆ０の√２倍に設定されているため、ダイオードＤ１からＬＣ並列共振回路５側をみたインピーダンスが、基本波周波数ｆ０及び２次高調波周波数２ｆ０の双方に対して高い値となる。

そのため、図３（ａ）と図４（ａ）を比較して明らかなように、本実施形態では、ダイオードＤ１のアノード側の電圧Ｖｄｏａが大きく変化（振動）する。その結果、図３（ｂ）と図４（ｂ）を比較して明らかなように、ダイオードＤ１に係る電圧（Ｖｄｉｎ−Ｖｄｏａ）も大きく変化するようになる。つまり、従来の倍電圧整流回路１００に比べて、本実施形態の倍電圧整流回路１の方が、ダイオードＤ１にかかる電圧が大きくなる。

一般に、整流素子において整流する際に、整流素子における損失を少なくするためには、整流素子にかける電圧が大きい方がよく、整流効率が高くなることが知られている。そのため、本実施形態の倍電圧整流回路１は、従来と比較して、ダイオードＤ１にかかる電圧が大きいため、ダイオードＤ１による損失が低減され、延いては、倍電圧整流回路１全体のＲＦ／ＤＣ変換効率が向上する。因みに、図３に示した従来例におけるＲＦ／ＤＣ変換効率は約２４％であったのに対し、図４に示した本実施形態におけるＲＦ／ＤＣ変換効率は約３２％であった。

また、本実施形態の倍電圧整流回路１は、ＬＣ並列共振回路５を設けたことにより、入力整合回路３と入力コンデンサＣ１との接続点（以下「整流回路入力点」ともいう）から入力コンデンサＣ１側をみたインピーダンスが、従来の倍電圧整流回路１００に比べて５０Ω（即ちマッチング目標値）により近く、整流回路入力点における反射係数も従来に比べてより小さくなる。

図５に、本実施形態の倍電圧整流回路１における整流回路入力点から入力コンデンサＣ１側をみた反射係数及びインピーダンス特性を示す。なお、図５（ａ）は反射係数の周波数特性を示すグラフであり、図５（ｂ）はスミスチャートである。

図５（ａ）に示すように、反射係数（Ｓ１１）は、従来の倍電圧整流回路１００に対し、ＬＣ並列共振回路５を有する本実施形態の倍電圧整流回路１の方が小さくなっている。このことは、図５（ｂ）のスミスチャートからも同様に読み取れる。

また、図５（ｂ）には、本実施形態（ＬＣ並列共振回路あり）及び従来（ＬＣ並列共振回路なし）のそれぞれについて、ＲＦ信号の基本波周波数ｆ０近傍の周波数（本図では２．５ＧＨｚ）に対応した値にマーカーｍ１，ｍ２が示されていると共に、その周波数における反射係数及びインピーダンスの具体的な数値が示されている。なお、ｍ１は本実施形態の場合を示し、ｍ２は従来の場合を示している。

本図から明らかなように、ｍ２（従来）に対してｍ１（本実施形態）の方が、スミスチャート上においてその中心点に近い。これは即ち、本実施形態の方がマッチングさせるための調整量が少なくて済むことを意味している。そのため、本実施形態の倍電圧整流回路１における入力整合回路３は、従来の倍電圧整流回路１００における入力整合回路１０１と比較して、整合量を減らすことができ、入力整合回路３の簡略化を図ることが可能となる。

ところで、図１に示した本実施形態の倍電圧整流回路１は、より具体的には、図６に示すように、同一の半導体基板上に形成されている。図６は、本実施形態の倍電圧整流回路１が半導体基板としてのシリコン基板上に形成されている状態を示す斜視図である。

図６に示すように、倍電圧整流回路１が形成されたシリコン基板１６上には、ＲＦ信号が入力される第１入力端子１１に相当するＲＦ入力パッド２１と、変換後の直流電力が出力される第２出力端子に相当するＤＣ出力パッド２２と、第２入力端子及び第１出力端子の双方に相当する複数のグランドパッド２３が形成されている。各グランドパッド２３は、グランドパターン１８を介して直流的に同電位となるよう電気的に接続されている。

そして、入力整合回路３、入力コンデンサＣ１、ダイオード部ＤＤ（ダイオードＤ１，Ｄ２からなる）、ＬＣ並列共振回路５を構成するコンデンサＣ１１とインダクタＬ１１、出力インダクタＬ１、及び出力コンデンサＣ２が、図１の回路図に従ってそれぞれ電気的に接続されている。

また、本実施形態では、入力整合回路３が具体的にはインダクタにて構成されている。そして、この入力整合回路３としてのインダクタと、出力インダクタＬ１と、ＬＣ並列共振回路５を構成するインダクタＬ１１は、いずれも、シリコン基板１６上に渦巻き状に形成されたスパイラルインダクタである。

以上説明した本実施形態の倍電圧整流回路１では、ダイオードＤ１のアノードとグランドとの間に、共振周波数ｆ１がＲＦ信号の基本波周波数ｆ０の√２倍となるように設定されたＬＣ並列共振回路５が接続されている。これにより、このＬＣ並列共振回路５を設けない従来の倍電圧整流回路１００に比べ、ダイオードＤ１に大きな電圧がかかるようになる。そのため、ダイオードＤ１による損失が低減され、倍電圧整流回路１全体のＲＦ／ＤＣ変換効率が向上する。

なお、共振周波数ｆ１をＲＦ信号の基本波周波数ｆ０の√２倍となるようにしていることで、ダイオードＤ１からＬＣ並列共振回路５側をみたインピーダンスは、基本波成分及び２次高調波成分の双方に対してある程度の大きい値をとる。そのため、両周波数成分をトータル的にみれば、結果として、倍電圧整流回路１全体としてのＲＦ／ＤＣ変換効率を向上させることが可能となるのである。

また、ＬＣ並列共振回路５を設けたことにより、図５を用いて説明したように、整流回路入力点から入力コンデンサＣ１側を見たインピーダンスが、マッチング条件である５０Ωにより近づいている。そのため、入力整合回路３における整合量を低減させることができ、入力整合回路３の構成を簡素化することも可能となる。

更に、本実施形態では、倍電圧整流回路１全体を同一の半導体基板（シリコン基板１６）上に形成している。そして、ＬＣ並列共振回路５を構成するインダクタＬ１１をはじめ、入力整合回路３を構成するインダクタ及び出力インダクタＬ１のいずれも、スパイラルインダクタとして形成している。そのため、倍電圧整流回路１全体をより小型化することが可能となる。

［第２実施形態］
図７に、本実施形態の倍電圧整流回路４０の回路図を示す。本実施形態の倍電圧整流回路４０は、図１に示した第１実施形態の倍電圧整流回路１と比較して、ダイオードＤ１のアノードとグランドとの間に接続する回路が異なっており、その他の部分については第１実施形態の倍電圧整流回路１と基本的に同じ構成である。そのため、本実施形態の倍電圧整流回路４０に関する以下の説明においては、第１実施形態の倍電圧整流回路１と同じ部分についてはその説明を省略し、第１実施形態の倍電圧整流回路１と異なる点、即ちダイオードＤ１のアノード側に接続される回路の構成とその作用・効果について説明する。

図７に示す如く、本実施形態の倍電圧整流回路４０は、ダイオードＤ１のアノードとグランドとの間に、２つのＬＣ並列共振回路４１，４２が直列接続されている。具体的には、コンデンサＣ１２とインダクタＬ１２が並列接続されてなる第１ＬＣ並列共振回路４１と、コンデンサＣ２２とインダクタＬ２２が並列接続されてなる第２ＬＣ並列共振回路４２とが互いに直列接続され、このうち第１ＬＣ並列共振回路４１がダイオードＤ１のアノードに接続され、第２ＬＣ並列共振回路４２がグランドに接続されている。

そして、第１ＬＣ並列共振回路４１の共振周波数ｆ１は、ＲＦ信号の基本波周波数ｆ０と等しくなるように設定されており、第２ＬＣ並列共振回路４２の共振周波数ｆ２は、ＲＦ信号の基本波周波数ｆ０の２倍の周波数２ｆ０（つまり２次高調波の周波数）と等しくなるように設定されている。

そのため、ダイオードＤ１のアノードから第１ＬＣ並列共振回路４１側をみたインピーダンスは、基本波周波数ｆ０の成分に対しては第１ＬＣ並列共振回路４１がハイインピーダンスとなり、２次高調波の周波数２ｆ０の成分に対しては第２ＬＣ並列共振回路がハイインピーダンスとなるため、基本波成分及び２次高調波成分の双方に対して、ダイオードＤ１にかかる電圧が大きくなり、このダイオードＤ１による整流損失をより低く抑えることができる。

従って、本実施形態の倍電圧整流回路４０によっても、第１実施形態の倍電圧整流回路１と同様の効果が得られる。
［第３実施形態］
図８に、本実施形態の倍電圧整流回路５０の回路図を示す。本実施形態の倍電圧整流回路５０も、図１に示した第１実施形態の倍電圧整流回路１と比較して、ダイオードＤ１のアノードとグランドとの間に接続する回路が異なっており、その他の部分については第１実施形態の倍電圧整流回路１と基本的に同じ構成である。そのため、本実施形態の倍電圧整流回路５０に関する以下の説明においては、第１実施形態の倍電圧整流回路１と同じ部分についてはその説明を省略し、第１実施形態の倍電圧整流回路１と異なる点、即ちダイオードＤ１のアノード側に接続される回路の構成とその作用・効果について説明する。

図８に示す如く、本実施形態の倍電圧整流回路５０は、ダイオードＤ１のアノードとグランドとの間に、伝送線路５１が接続されている。そして、この伝送線路５１の長さは、ＲＦ信号の基本波周波数ｆ０の√２倍の周波数に対応した波長の１／４の長さである。

つまり、この伝送線路５１は、ダイオードＤ１のアノードから当該伝送線路５１側をみたインピーダンスが基本波周波数ｆ０の√２倍の周波数に対してハイインピーダンスとなるような共振特性を持つものである。

そのため、この伝送線路５１は、第１実施形態の倍電圧整流回路１におけるＬＣ並列共振回路５と同じ共振特性を有し、同様の作用を奏する。従って、本実施形態の倍電圧整流回路５０によっても、第１実施形態と同様の効果が得られる。

なお、図９に、本実施形態の倍電圧整流回路５０が半導体基板としてのシリコン基板上に形成されている状態を示す。図９に示した倍電圧整流回路５０は、図６に示した第１実施形態の倍電圧整流回路１と比較して、図６においてインダクタＬ１１（スパイラルインダクタ）が形成されていた部分に伝送線路５１が形成されている点が異なっており、それ以外の部分は図６と同じである。

図９に示した伝送線路５１の線路長は、上述したように、ＲＦ信号の基本波周波数ｆ０の√２倍の周波数に対応した波長の１／４の長さである。
なお、本実施形態のように伝送線路５１を用いて共振特性を実現する場合は、ＲＦ信号の周波数（基本波周波数ｆ０）が高いほど、伝送線路５１の線路長を短くすることができ、シリコン基板１６を小さくすることができる（即ち、倍電圧整流回路５０を小型化できる）ため、より効果的である。

［第４実施形態］
図１０に、本実施形態の倍電圧整流回路３０の回路図を示す。本実施形態の倍電圧整流回路３０は、図１に示した第１実施形態の倍電圧整流回路１と比較して、ダイオードＤ１の代わりにバイポーラトランジスタＴｒ１が接続され、ダイオードＤ２の代わりにバイポーラトランジスタＴｒ２が接続されている点が異なっており、その他の部分については第１実施形態の倍電圧整流回路１と基本的に同じ構成である。そのため、本実施形態の倍電圧整流回路３０に関する以下の説明においては、第１実施形態の倍電圧整流回路１と同じ部分についてはその説明を省略し、第１実施形態の倍電圧整流回路１と異なる点、即ちダイオードＤ１，Ｄ２に代えてバイポーラトランジスタＴｒ１，Ｔｒ２が接続されていることとその作用・効果について説明する。

図１０に示す如く、本実施形態のバイポーラトランジスタＴｒ１，Ｔｒ２はいずれも、ＮＰＮ型のバイポーラトランジスタ（高周波トランジスタ）であり、ベースとコレクタが電気的に直結された、いわゆるダイオード接続にされている。これにより、各バイポーラトランジスタＴｒ１，Ｔｒ２は、コレクタからエミッタへ向かう方向を順方向とするダイオードとして機能する。

このように構成された各バイポーラトランジスタＴｒ１，Ｔｒ２のうち、バイポーラトランジスタＴｒ１は、コレクタがＬＣ並列共振回路５に接続され、エミッタが入力コンデンサＣ１の一端に接続されている。一方、バイポーラトランジスタＴｒ２は、コレクタが入力コンデンサＣ１の一端に接続（つまりバイポーラトランジスタＴｒ１のエミッタに接続）され、エミッタが出力フィルタを構成する出力インダクタＬ１の一端に接続されている。

このように構成された倍電圧整流回路３０においては、整流素子として、ダイオードに代えてバイポーラトランジスタを用いている。そのため、ＲＦ／ＤＣ変換効率については第１実施形態と同様の効果を得ることができる。

更に、本実施形態の倍電圧整流回路３０では、整流素子としてダイオードを用いた第１実施形態の倍電圧整流回路１に比べ、より大きい電流を整流することができる。そのため、より大きな直流電力を得ることが可能となる。

［第５実施形態］
図１１に、本実施形態の倍電圧整流回路７０の回路図を示す。図１１に示す如く、本実施形態の倍電圧整流回路７０は、図１０で説明した第４実施形態の倍電圧整流回路３０を２つ備えている。そして、各倍電圧整流回路３０（３０ａ，３０ｂ）の出力端子のうち、一方の倍電圧整流回路３０ａにおける第１出力端子１４と、他方の倍電圧整流回路３０ｂにおける第２出力端子１３とが、導体７１により電気的に接続されている。

ここで、このように複数の倍電圧整流回路３０ａ，３０ｂを直列接続してなる倍電圧整流回路７０を、同一の半導体基板上に形成しようとすると、通常は、整流素子（ここではバイポーラトランジスタＴｒ１，Ｔｒ２）の基板電位が同一となるため、実質的に不可能である。

そこで本実施形態では、絶縁基板上に半導体回路を形成するプロセスを用い、複数の倍電圧整流回路３０ａ，３０ｂ同士は絶縁物で電気的に絶縁することにより、各倍電圧整流回路３０ａ，３０ｂ同士の直列接続を実現している。

即ち、図１２に示すように、絶縁基板７２上に、本実施形態の倍電圧整流回路７０を構成する２つの倍電圧整流回路３０ａ，３０ｂのうち一方の倍電圧整流回路３０ａが形成されたシリコン基板７０ａと、他方の倍電圧整流回路３０ｂが形成されたシリコン基板７０ｂとを形成する。各シリコン基板７０ａ，７０ｂの相互間は絶縁物７３により電気的に絶縁する。

このように構成された本実施形態の倍電圧整流回路７０によれば、図１０に示した倍電圧整流回路３０を複数用意すると共にこれらの出力端子を直列接続することで、倍電圧整流回路７０全体として、これを構成する各倍電圧整流回路３０ａ，３０ｂの出力電圧の総和に相当する電圧が得られる。そのため、より高い電圧の直流出力を得ることができる。

しかも、図１２に示したように、同一の絶縁基板７２上に、絶縁物７３により互いに電気的に絶縁された複数のシリコン基板７０ａ，７０ｂを形成し、各シリコン基板７０ａ，７０ｂ上にそれぞれ倍電圧整流回路３０ａ，３０ｂを形成している。つまり、全体として１つの基板上に本実施形態の倍電圧整流回路７０が形成されている。そのため、本実施形態の倍電圧整流回路７０を小型化することが可能となる。

［変形例］
以上、本発明の実施形態について説明したが、本発明の実施の形態は、上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。

例えば、第１実施形態、第４実施形態、および第５実施形態では、いずれも、ＬＣ並列共振回路５の共振周波数ｆ１を基本波周波数ｆ０の√２倍とし、第３実施形態でも、伝送線路５１の線路長が共振周波数ｆ１（基本波周波数ｆ０の√２倍）に対応した波長の１／４の長さとなるようにしたが、共振周波数ｆ１はこれに限定されるわけではなく、入力されるＲＦ信号に含まれる周波数成分や倍電圧整流回路内で発生する高調波成分に対して所定のインピーダンス値をとり、延いてはＲＦ／ＤＣ変換効率の向上が実現できる限り、任意の周波数に設定することができる。

例えば、基本波周波数ｆ０からその２倍の周波数２ｆ０までの範囲内における所定の周波数に設定してもよい。その場合、より具体的には、例えば、基本波周波数ｆ０と同じ（又はほぼ同じ）共振周波数としてもよいし、基本波周波数ｆ０の２倍の周波数（２次高調波相当）と同じ（又はほぼ同じ）共振周波数としてもよい。前者の場合、少なくとも基本波周波数に対しては上記各実施形態と同様の効果（ダイオードＤ１による損失低減）が得られ、後者の場合、少なくとも２次高調波に対しては上記各実施形態と同様の効果が得られる。

また、上記実施形態では、ＬＣ並列共振回路５（４１，４２）を構成するインダクタＬ１１の具体例としてスパイラルインダクタを例示したが（図６参照）、これに代えて、図１３に示すようにワイヤボンディング６２を用いるようにしてもよい。

図１３に示す倍電圧整流回路６０は、図６に示した第１実施形態の倍電圧整流回路１と比較して、ＬＣ並列共振回路５を構成するインダクタＬ１１がシリコン基板１６上に形成されていない。但し、シリコン基板１６上には、ダイオードＤ１のアノードと電気的に接続された（即ち、ＬＣ並列共振回路５を構成するコンデンサＣ１１の一端と電気的に接続された）基板側グランドパッド６１（本発明の基板側電極パッドに相当）が形成されている。

また、倍電圧整流回路６０が形成されたシリコン基板１６は、図示しないパッケージにより被覆されている。そして、このパッケージには、シリコン基板１６上の各電極パッドと当該パッケージ外部とを電気的に接続可能とするための複数の電極パッドを備えており、このうち１つが、図１３に示したパッケージ側グランドパッド６３（本発明のパッケージ側電極パッドに相当）である。

そして、基板側グランドパッド６１とパッケージ側グランドパッド６３とは、ワイヤボンディング６２により接続されている。ワイヤボンディングは、一般に、高周波領域においてはインダクタとしてもふるまう。そこで、図１３の倍電圧整流回路６０では、ワイヤボンディング６２によるインダクタとしてのふるまいを積極的に利用し、ＬＣ並列共振回路５を構成するインダクタＬ１１として代用（兼用）している。このようにすることで、シリコン基板１６上にＬＣ並列共振回路５用のインダクタＬ１１を形成する必要がなくなるため、シリコン基板１６の面積をより削減でき、延いては倍電圧整流回路６０のさらなる小型化が可能となる。

また、第５実施形態では、２つの倍電圧整流回路３０ａ，３０ｂ（いずれも第４実施形態の倍電圧整流回路３０）を１つの絶縁基板７２上に形成し、これらの出力を直列接続してなる倍電圧整流回路７０を示したが、直列接続する倍電圧整流回路３０の数は３つ以上であってもよい。また、直列接続する個々の倍電圧整流回路は、第１実施形態の倍電圧整流回路１（図１参照）でもよいし、第２実施形態の倍電圧整流回路４０（図７参照）でもよいし、第３実施形態の倍電圧整流回路５０（図８参照）でもよい。

更に、第５実施形態で説明した倍電圧整流回路７０において、直列接続される各倍電圧整流回路３０ａ，３０ｂを構成するバイポーラトランジスタＴｒ１，Ｔｒ２は、ダイオードで代用してもよい。

更にまた、第２実施形態や第３実施形態においても、第４実施形態のように、整流素子として、ダイオードＤ１，Ｄ２に代えてバイポーラトランジスタＴｒ１，Ｔｒ２を用いてもよい。なお、整流素子としては、上述したようなダイオード又はバイポーラトランジスタに限らず、所望の整流機能を有する限り、あらゆる回路・素子を用いることができる。

ちなみに、大電力化のための方法としては、バイポーラトランジスタを用いること以外にも、例えば、ダイオードそのものの大電力化を図る方法、或いは、ダイオードを直列又は並列に複数接続することで大電力化を図る方法もあり、こういった方法を採用することもできる。ただ、前者の場合はダイオードのコストアップを招き、後者の場合はダイオードの接続数が増えるに従って効率が悪くなる。そのため、好ましくは、上記第４実施形態のようにバイポーラトランジスタを用いることで大電力化を図るとよい。

また、第２実施形態、第４実施形態、第５実施形態においても、ＬＣ並列共振回路５の代わりに、第３実施形態と同じように伝送線路を用いても良い。その場合、特に第２実施形態においては、２つのＬＣ並列共振回路４１，４２のうち両方とも伝送線路で構成してもよいし、一方はＬＣ並列共振回路として他方を伝送線路で構成するようにしてもよい。

更に、上記各実施形態の整流素子はそれぞれ、接続方向（順方向又は逆方向）を入れ替えても良い。即ち、例えば第１実施形態の倍電圧整流回路１において、ダイオードＤ１及びダイオードＤ２の接続方向を共に逆にしてもよい。

第１実施形態の倍電圧整流回路の回路図である。 第１実施形態の倍電圧整流回路を構成するＬＣ並列共振回路のインピーダンス特性を示すグラフである。 従来の倍電圧整流回路における電圧の変化を示すグラフであり、（ａ）は回路中の各部の電圧変化を示し、（ｂ）は各ダイオードＤ１、Ｄ２にかかる電圧の変化を示す。 第１実施形態の倍電圧整流回路における電圧の変化を示すグラフであり、（ａ）は回路中の各部の電圧変化を示し、（ｂ）は各ダイオードＤ１、Ｄ２にかかる電圧の変化を示す。 第１実施形態の倍電圧整流回路における入力コンデンサの入力側（整流回路入力点）から入力コンデンサ側をみた反射係数及びインピーダンス特性を示す図であり、（ａ）は反射係数の周波数特性を示すグラフ、（ｂ）はスミスチャートである。 第１実施形態の倍電圧整流回路が半導体基板上に形成されている状態を示す斜視図である。 第２実施形態の倍電圧整流回路の回路図である。 第３実施形態の倍電圧整流回路の回路図である。 第３実施形態の倍電圧整流回路が半導体基板上に形成されている状態を示す斜視図である。 第４実施形態の倍電圧整流回路の回路図である。 第５実施形態の倍電圧整流回路の回路図である。 第５実施形態の倍電圧整流回路が絶縁基板上に形成されている状態を示す模式図である。 半導体基板上に形成された第１実施形態の倍電圧整流回路の変形例を示す斜視図である。 従来の倍電圧整流回路の回路図である。

符号の説明

１，３０，３０ａ，３０ｂ，４０，５０，６０，７０，１００…倍電圧整流回路、２…信号源、３，１０１…入力整合回路、４…負荷抵抗、５…ＬＣ並列共振回路、１１…第１入力端子、１２…第２入力端子、１３…第２出力端子、１４…第１出力端子、１６，７０ａ，７０ｂ…シリコン基板、１８…グランドパターン、２１…ＲＦ入力パッド、２２…ＤＣ出力パッド、２３…グランドパッド、４１…第１ＬＣ並列共振回路、４２…第２ＬＣ並列共振回路、５１…伝送線路、６１…基板側グランドパッド、６２…ワイヤボンディング、６３…パッケージ側グランドパッド、７１…導体、７２…絶縁基板、７３…絶縁物、Ｃ１…入力コンデンサ、Ｃ１１，Ｃ１２，Ｃ２２…コンデンサ、Ｃ２…出力コンデンサ、Ｄ１，Ｄ２…ダイオード、ＤＤ…ダイオード部、Ｌ１…出力インダクタ、Ｌ１１，Ｌ１２，Ｌ２２…インダクタ、Ｔｒ１，Ｔｒ２…バイポーラトランジスタ

Claims (16)

1. 一対の入力端子から入力された交流信号を整流して直流電力に変換し、該変換後の直流電力を一対の出力端子から出力するよう構成された倍電圧整流回路であって、
   前記一対の入力端子の一方である第１入力端子と前記一対の出力端子の一方である第１出力端子との間に接続された第１の整流素子と、
   前記第１入力端子と前記一対の出力端子の他方である第２出力端子との間に、前記第１入力端子からみて前記第１の整流素子の接続方向とは逆方向に接続された第２の整流素子と、
   を備え、前記一対の入力端子の他方である第２入力端子は前記第１出力端子と電気的に接続されており、
   前記第１の整流素子から前記第１出力端子及び前記第２入力端子へ至る通電経路上に、所定の共振周波数ｆ１でインピーダンスが最大値をとるような共振特性を持つ共振回路が接続されており、前記第１の整流素子は、前記共振回路を介して前記第２入力端子及び前記第１出力端子に接続されている
   ことを特徴とする倍電圧整流回路。
2. 請求項１記載の倍電圧整流回路であって、
   前記共振回路は、前記共振周波数ｆ１が、前記交流信号の基本波周波数ｆ０からその２倍の周波数２ｆ０までの範囲内における所定の周波数と等しくなるように構成されている
   ことを特徴とする倍電圧整流回路。
3. 請求項２記載の倍電圧整流回路であって、
   前記共振回路は、前記共振周波数ｆ１が前記交流信号の基本波周波数ｆ０と等しくなるように構成されている
   ことを特徴とする倍電圧整流回路。
4. 請求項２記載の倍電圧整流回路であって、
   前記共振回路は、前記共振周波数ｆ１が前記交流信号の基本波周波数ｆ０の２倍の周波数２ｆ０と等しくなるように構成されている
   ことを特徴とする倍電圧整流回路。
5. 請求項２記載の倍電圧整流回路であって、
   前記共振回路は、前記共振周波数ｆ１が前記交流信号の基本波周波数ｆ０の√２倍の周波数（√２）・ｆ０と等しくなるように構成されている
   ことを特徴とする倍電圧整流回路。
6. 請求項１〜５いずれかに記載の倍電圧整流回路であって、
   前記共振回路は、コンデンサ及びインダクタが並列接続されてなるＬＣ並列共振回路である
   ことを特徴とする倍電圧整流回路。
7. 請求項１〜５いずれかに記載の倍電圧整流回路であって、
   前記共振回路は、線路長が前記共振周波数ｆ１に対応した波長の１／４の長さの伝送線路により構成されている
   ことを特徴とする倍電圧整流回路。
8. 一対の入力端子から入力された交流信号を整流して直流電力に変換し、該変換後の直流電力を一対の出力端子から出力するよう構成された倍電圧整流回路であって、
   前記一対の入力端子の一方である第１入力端子と前記一対の出力端子の一方である第１出力端子との間に接続された第１の整流素子と、
   前記第１入力端子と前記一対の出力端子の他方である第２出力端子との間に、前記第１入力端子からみて前記第１の整流素子の接続方向とは逆方向に接続された第２の整流素子と、
   を備え、前記一対の入力端子の他方である第２入力端子は前記第１出力端子と電気的に接続されており、
   前記第１の整流素子から前記第１出力端子及び前記第２入力端子へ至る通電経路上に、所定の共振周波数ｆ１でインピーダンスが最大値をとるような共振特性を持つ第１の共振回路と、前記共振周波数ｆ１とは異なる共振周波数ｆ２でインピーダンスが最大値をとるような共振特性を持つ第２の共振回路とが、直列接続されている
   ことを特徴とする倍電圧整流回路。
9. 請求項８記載の倍電圧整流回路であって、
   前記第１の共振回路は、前記共振周波数ｆ１が前記交流信号の基本波周波数ｆ０と等しくなるように構成されており、
   前記第２の共振回路は、前記共振周波数ｆ２が前記交流信号の基本波周波数ｆ０の２倍の周波数２ｆ０と等しくなるように構成されている
   ことを特徴とする倍電圧整流回路。
10. 請求項８又は９記載の倍電圧整流回路であって、
    前記第１の共振回路及び前記第２の共振回路の少なくとも一方は、コンデンサ及びインダクタが並列接続されてなるＬＣ並列共振回路である
    ことを特徴とする倍電圧整流回路。
11. 請求項８又は９記載の倍電圧整流回路であって、
    前記第１の共振回路及び前記第２の共振回路の少なくとも一方は、線路長が当該共振回路の共振周波数に対応した波長の１／４の長さの伝送線路により構成されている
    ことを特徴とする倍電圧整流回路。
12. 請求項１〜１１いずれかに記載の倍電圧整流回路であって、
    当該倍電圧整流回路は、同一の半導体基板上に形成されている
    ことを特徴とする倍電圧整流回路。
13. 請求項６又は１０記載の倍電圧整流回路であって、
    当該倍電圧整流回路は、同一の半導体基板上に形成されており、
    前記インダクタは、前記半導体基板上に渦巻き状に形成されたスパイラルインダクタである
    ことを特徴とする倍電圧整流回路。
14. 請求項６又は１０記載の倍電圧整流回路であって、
    当該倍電圧整流回路は、パッケージに覆われた同一の半導体基板上に形成され、
    前記半導体基板上には、前記第１の整流素子のうち前記インダクタが接続される側に電気的に接続された基板側電極パッドが形成され、
    前記パッケージには、前記第１出力端子としての機能を有するパッケージ側電極パッドが形成され、
    前記インダクタは、前記基板側電極パッドと前記パッケージ側電極パッドとを電気的に接続するワイヤボンディングにより構成されている
    ことを特徴とする倍電圧整流回路。
15. 請求項１〜１４いずれかに記載の倍電圧整流回路であって、
    前記第１の整流素子及び前記第２の整流素子は、ベースとコレクタが電気的に接続されたバイポーラトランジスタである
    ことを特徴とする倍電圧整流回路。
16. 絶縁基板上に、互いに電気的に絶縁された複数の半導体基板が形成されており、
    前記複数の半導体基板のそれぞれには、請求項１〜１５いずれかに記載の倍電圧整流回路が形成されており、
    前記各半導体基板上に形成された前記各倍電圧整流回路の前記出力端子がそれぞれ直列接続されてなる
    ことを特徴とする倍電圧整流回路。