JP5000877B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5000877B2
JP5000877B2 JP2005294940A JP2005294940A JP5000877B2 JP 5000877 B2 JP5000877 B2 JP 5000877B2 JP 2005294940 A JP2005294940 A JP 2005294940A JP 2005294940 A JP2005294940 A JP 2005294940A JP 5000877 B2 JP5000877 B2 JP 5000877B2
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor pattern
film
external electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005294940A
Other languages
English (en)
Other versions
JP2007103853A (ja
Inventor
洋一郎 栗田
康志 副島
連也 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005294940A priority Critical patent/JP5000877B2/ja
Priority to US11/543,207 priority patent/US7656046B2/en
Publication of JP2007103853A publication Critical patent/JP2007103853A/ja
Application granted granted Critical
Publication of JP5000877B2 publication Critical patent/JP5000877B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
    • H10W72/07204—Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関する。
従来の半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載の半導体装置は、ＢＧＡ（Ball Grid Array）型の半導体装置である。この半導体装置においては、図１４に示すように、外部電極パッド１０１およびボンディングリード１０２が配線パターン１０３の一部として形成されている。外部電極パッド１０１上には、当該半導体装置の外部電極端子として半田ボール１０４が形成されている。また、ボンディングリード１０２には、ボンディングワイヤ１０５を介して半導体チップ１０６が接続されている。この半導体チップ１０６は、封止樹脂１０７によって覆われている。
特開２００１−２７４２０２号公報
しかしながら、外部電極パッド１０１は、Ｃｕ等の金属により構成されるため、封止樹脂１０７に対する密着性が低い。それゆえ、図１４の半導体装置では、マザーボード等の実装基板に実装された後に、落下等の機械的ストレスまたは熱ストレスが半田ボール１０４に加わると、外部電極パッド１０１と封止樹脂１０７との界面で剥離が生じてしまうことがある。
本発明による半導体装置は、半導体チップと、上記半導体チップを覆う樹脂層と、上記樹脂層上に設けられた絶縁層と、上記絶縁層を貫通するように設けられ、一面が上記絶縁層の表面に露出し、当該一面に外部電極端子が接続される外部電極パッドと、を備え、上記外部電極パッドの他面には凹部が設けられており、当該凹部内に上記樹脂層を構成する樹脂が入り込んでおり、上記外部電極パッドは、上記絶縁層中に設けられた第１の導体パターンと、上記樹脂層中に設けられた第２の導体パターンとを含んでおり、上記第２の導体パターンに、上記凹部が設けられており、上記第２の導体パターンは、相異なる複数の金属膜によって構成された積層構造を有しており、上記積層構造は、第１の金属膜と、当該第１の金属膜の上記第１の導体パターンと反対側の面上に設けられた第２の金属膜とによって構成されており、上記第１および第２の金属膜にはそれぞれ、互いに連設されて上記凹部を構成する第１および第２の開口が設けられており、上記第１の開口は、上記第２の開口に比して開口面積が大きいことを特徴とする。
この半導体装置においては、外部電極パッドの上記他面に凹部が設けられている。そして、その凹部内に樹脂層を構成する樹脂が入り込んでいる。これにより、外部電極パッドと樹脂層とが互いに噛み合った構造となるため、外部電極パッドの上記他面が平坦な場合に比して、外部電極パッドと樹脂層との界面で剥離が生じにくくなる。
本発明によれば、外部電極パッドと樹脂層との間の接合信頼性に優れる半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す断面図である。半導体装置１は、ＢＧＡ型の半導体装置であり、半導体チップ１０、樹脂層２０、絶縁層３０、および外部電極パッド４０を備えている。樹脂層２０は、封止樹脂２２およびアンダーフィル樹脂２４によって構成され、半導体チップ１０を覆っている。なお、同図においては、半導体チップ１０の全ての面が樹脂層２０で覆われた例を示しているが、半導体チップ１０の上面（電極端子１２が設けられた面と反対側の面）は、樹脂層２０で覆われていなくてもよい。すなわち、半導体チップ１０の上面は、樹脂層２０の表面に露出していてもよい。
樹脂層２０上には、絶縁層３０が形成されている。絶縁層３０を構成する樹脂は、例えばポリイミド樹脂である。絶縁層３０中には、外部電極パッド４０が形成されている。この外部電極パッド４０は、絶縁層３０を貫通しており、その一面Ｓ１が絶縁層３０の表面に露出するとともに、他面Ｓ２が樹脂層２０の内部に位置している。外部電極パッド４０の面Ｓ２には、凹部４５が形成されている。この凹部４５内には、樹脂層２０を構成する樹脂（本実施形態においては封止樹脂２２およびアンダーフィル樹脂２４）が入り込んでいる。
具体的には、外部電極パッド４０は、下層パッドメタル４２（第１の導体パターン）および上層パッドメタル４４（第２の導体パターン）によって構成されている。これらの下層パッドメタル４２および上層パッドメタル４４は、それぞれ絶縁層３０および樹脂層２０中に形成されている。図１からもわかるように、下層パッドメタル４２は、側面の略全体が絶縁層３０で覆われるとともに、上層パッドメタル４４と反対側の面（外部電極パッド４０の面Ｓ１に等しい）の略全体が絶縁層３０の表面に露出している。また、上述の凹部４５は、下層パッドメタル４２および上層パッドメタル４４のうち上層パッドメタル４４に形成されている。凹部４５の深さは、上層パッドメタル４４の厚みに略等しい。
上層パッドメタル４４と同層中には、配線４８が形成されている。この配線４８は、上層パッドメタル４４に接続されている。また、配線４８の一部上には、電極バンプ５０が形成されている。この電極バンプ５０は、半導体チップ１０の電極端子１２に接続されている。電極端子１２は、例えば半田バンプである。ただし、電極端子１２は、Ｃｕ等の金属からなる基部上に半田膜が形成されたものであってもよい。その場合、当該半田膜が電極バンプ５０に接続されることになる。さらに、外部電極パッド４０の面Ｓ１上には、半導体装置１の外部電極端子として半田バンプ６０が形成されている。
図２を参照しつつ、外部電極パッド４０の構成をより詳細に説明する。同図は、半導体装置１の一部を示す断面図である。上述の下層パッドメタル４２は、相異なる複数の金属膜によって構成された積層構造を有している。本実施形態において、この積層構造は、Ｃｕ膜４２ａと、当該Ｃｕ膜４２ａの上層パッドメタル４４側の面上に形成されたＮｉ膜４２ｂとによって構成されている。
同様に、上層パッドメタル４４も、相異なる複数の金属膜によって構成された積層構造を有している。本実施形態において、この積層構造は、Ｃｕ膜４４ａ（第１の金属膜）と、当該Ｃｕ膜４４ａの下層パッドメタル４２と反対側の面上に形成されたＮｉ膜４４ｂ（第２の金属膜）とによって構成されている。これらのＣｕ膜４４ａおよびＮｉ膜４４ｂには、それぞれ開口４５ａ（第１の開口）および開口４５ｂ（第２の開口）が形成されている。これらの開口４５ａ，４５ｂは、互いに連設されて凹部４５を構成している。ここで、開口４５ａの開口面積は、開口４５ｂのそれよりも大きい。換言すれば、Ｎｉ膜４４ｂがＣｕ膜４４ａに対してオーバーハングした構造となっている。それにより、凹部４５の開口面（図２中に点線Ｌ１で示す）の面積は、凹部４５の底面のそれよりも小さくなっている。
また、配線４８も、上層パッドメタル４４と同様の積層構造、すなわちＣｕ膜４８ａおよびＮｉ膜４８ｂによって構成された積層構造を有している。
図３を参照しつつ、凹部４５の平面レイアウトの一例を説明する。同図は、図２のIII−III線に沿った平面図を示している。本実施形態においては、上層パッドメタル４４（外部電極パッド４０）１つあたりに複数（本例では４つ）の凹部４５が設けられている。これら複数の凹部４５は、平面視で、規則的に（本例では斜格子状に）配列されている。また、各凹部４５は、矩形をしている。
図４〜図８を参照しつつ、半導体装置１の製造方法の一例を説明する。まず、支持基板であるシリコンウエハ９０上に、介在層としてＣｕ膜９２をスパッタ法等により形成する（図４（ａ））。次に、Ｃｕ膜９２上に、ポリイミド樹脂等からなる絶縁層３０を形成する。このとき、絶縁層３０のうち、下層パッドメタル４２が設けられる部分は開口しておく（図４（ｂ））。なお、絶縁層３０を構成する樹脂として感光性樹脂を用いることにより、このようにパターニングされた絶縁層３０を低コストで形成することができる。
続いて、Ｃｕ膜９２をシード層としためっき法により、絶縁層３０の上記開口に下層パッドメタル４２を形成する（図５（ａ））。その後、セミアディティブ法により、上層パッドメタル４４および配線４８を形成する（図５（ｂ））。具体的には、下層パッドメタル４２が形成された絶縁層３０上に、ＴｉやＣｕ等の金属膜をスパッタ法により形成した後、フォトレジストを塗布し、パターニングする。そして、めっき法により、そのフォトレジストの開口部内に上層パッドメタル４４および配線４８を形成する。その後、フォトレジストを除去し、スパッタ膜をエッチングする。このとき、上層パッドメタル４４を構成するＣｕ膜４４ａ（図２参照）がサイドエッチされるようなエッチャントを選択することにより、Ｎｉ膜４４ｂがＣｕ膜４４ａに対してオーバーハングした構造を容易に実現することができる。
次に、配線４８の一部上に、半導体チップ１０の電極端子１２と接続される電極バンプ５０を形成する（図６（ａ））。続いて、電極バンプ５０に、半導体チップ１０の電極端子１２を接続する。その後、半導体チップ１０と絶縁層３０との間の間隙にアンダーフィル樹脂２４を注入することにより、両者間の接続部を樹脂封止する（図６（ｂ））。このとき、アンダーフィル樹脂２４は、上層パッドメタル４４の凹部４５内にも入り込むことになる。
さらに、トランスファーモールド法、印刷法またはポッティング法等により、半導体チップ１０を覆うように、絶縁層３０上に封止樹脂２２を形成する（図７（ａ））。このとき、封止樹脂２２は、アンダーフィル樹脂２４と同様に、凹部４５内にも形成される。その後、シリコンウエハ９０を除去する（図７（ｂ））。続いて、Ｃｕ膜９２もエッチングにより除去する（図８）。さらに、下層パッドメタル４２上に半田バンプ６０を接続することにより、図１の半導体装置１が得られる。
半導体装置１の効果を説明する。半導体装置１においては、外部電極パッド４０の面Ｓ２に凹部４５が設けられている。そして、その凹部４５内に樹脂層２０を構成する樹脂が入り込んでいる。これにより、外部電極パッド４０と樹脂層２０とが互いに噛み合った構造となるため、外部電極パッド４０の上記面Ｓ２が平坦な場合に比して、外部電極パッド４０と樹脂層２０との界面で剥離が生じにくくなる。よって、外部電極パッド４０と樹脂層２０との間の接合信頼性に優れる半導体装置１が実現されている。この半導体装置１は、マザーボード等の実装基板に実装された際にも、その実装基板との間で高い接続信頼性を得ることができる。
外部電極パッド４０は、絶縁層３０中に設けられた下層パッドメタル４２と、樹脂層２０中に設けられた上層パッドメタル４４とを含んでおり、上層パッドメタル４４に上記凹部４５が設けられている。これにより、樹脂層２０側の面に凹部４５が設けられた外部電極パッド４０を容易に製造することができる。
凹部４５の深さは、上層パッドメタル４４の厚みに略等しい。このような凹部４５は、上層パッドメタル４４のパターニングにより形成することができるため、製造が容易である。
上層パッドメタル４４は、相異なる複数の金属膜によって構成された積層構造を有している。これにより、比較的上側の金属膜が比較的下側の金属膜に対してオーバーハングした構造を容易に実現することができる。実際、本実施形態において上層パッドメタル４４は、図２で説明したとおり、Ｃｕ膜４４ａおよびＮｉ膜４４ｂの積層構造を有しており、Ｎｉ膜４４ｂがＣｕ膜４４ａに対してオーバーハングしている。かかる構造によれば、アンカー効果により、外部電極パッド４０と樹脂層２０との界面での剥離が一層生じにくくなる。
下層パッドメタル４２は、Ｃｕ膜４２ａおよびＮｉ膜４２ｂの積層構造を有している。半田バンプ６０に接続される側にＣｕ膜４２ａが設けられているため、下層パッドメタル４２と半田バンプ６０との間で高い密着性を得ることができる。また、Ｎｉ膜４２ｂは、バリアメタルとして機能させることができる。さらに、Ｃｕ膜４２ａと半田バンプ６０を構成する半田との間に形成される合金により、Ｎｉ膜４２ｂの析出を防ぐことができる。
下層パッドメタル４２は、側面の略全体が絶縁層３０で覆われるとともに、上層パッドメタル４４と反対側の面（図１の面Ｓ１）の略全体が絶縁層３０の表面に露出している。これにより、面Ｓ１の全体に半田バンプ６０を接続することが可能となるため、半田バンプ６０を微細なピッチで設けるのに適した構造が実現されている。
ところで、上記面Ｓ１の一部のみが露出し、残りの部分が絶縁層で覆われている場合には、その絶縁層によって外部電極パッド４０が支えられた構成となる。これに対して、本実施形態のように面Ｓ１の全体が露出している場合には、かかる支えがないため、外部電極パッド４０と樹脂層２０との間での密着性が一層強く要求される。そのため、外部電極パッド４０と樹脂層２０との間の接合信頼性に優れる半導体装置１が一層有用となる。
複数の凹部４５が１つの外部電極パッド４０に設けられている。これにより、外部電極パッド４０と樹脂層２０との間の接合信頼性が一層向上する。また、複数の凹部４５は、平面視で規則的に配列されているため、上層パッドメタル４４のパターニングによって容易に形成することができる。
（第２実施形態）
図９は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２は、ＢＧＡ型の半導体装置であり、半導体チップ１０、樹脂層２０、絶縁層３０、および外部電極パッド４０を備えている。これらのうち半導体チップ１０、樹脂層２０および絶縁層３０の構成は、半導体装置１について説明したものと同様である。半導体装置２においては、外部電極パッド４０の構成が半導体装置１と相異する。
外部電極パッド４０は、上述の下層パッドメタル４２および上層パッドメタル４４に加えて、それらの間に設けられた中間層パッドメタル４６（第３の導体パターン）を有している。この中間層パッドメタル４６は、樹脂層２０中に形成されている。本実施形態において配線４８は、中間層パッドメタル４６と同層中に形成されている。それに伴い、電極バンプ５０は、上層パッドメタル４４と同層中に形成されている。
かかる構成の半導体装置２は、半導体装置１が奏する上述した効果に加えて、次の効果を奏する。すなわち、下層パッドメタル４２と上層パッドメタル４４との間に中間層パッドメタル４６が介在することにより、外部電極パッド４０全体の厚みが増大しているため、外部電極パッド４０は機械的な応力を受けても変形しにくい。このことは、半導体装置２の信頼性の向上に寄与する。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては封止樹脂２２およびアンダーフィル樹脂２４の双方が凹部４５内に入り込んだ構成を示したが、封止樹脂２２およびアンダーフィル樹脂２４のうち一方のみが凹部４５内に入り込んだ構成としてもよい。
また、凹部４５の平面レイアウトとしては、図３に示したものに限らず、様々なものが考えられる。例えば、図１０に示すように、円形の凹部４５が斜格子状に配列されていてもよい。あるいは、図１１に示すように、一方向に延在するトレンチ状の凹部４５が、その延在方向と略垂直な方向に沿って配列されていてもよい。あるいは、図１２および図１３に示すように、凹部４５は、上層パッドメタル４４と共にモザイク模様を構成するように配列されていてもよい。この場合も、凹部４５は斜格子状に配列されていると言うことができる。なお、図１３は、図１２において上層パッドメタル４４および凹部４５のパターンを反転させたものに相当する。
本発明による半導体装置の第１実施形態を示す断面図である。 図１の半導体装置の一部を示す断面図である。 図２のIII−III線に沿った平面図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 図１の半導体装置の製造方法の一例を示す工程図である。 本発明による半導体装置の第２実施形態を示す断面図である。 外部電極パッドに設けられる凹部の平面レイアウトの変形例を説明するための平面図である。 外部電極パッドに設けられる凹部の平面レイアウトの変形例を説明するための平面図である。 外部電極パッドに設けられる凹部の平面レイアウトの変形例を説明するための平面図である。 外部電極パッドに設けられる凹部の平面レイアウトの変形例を説明するための平面図である。 従来の半導体装置を示す断面図である。
符号の説明
１ 半導体装置
２ 半導体装置
１０ 半導体チップ
１２ 電極端子
２０ 樹脂層
２２ 封止樹脂
２４ アンダーフィル樹脂
３０ 絶縁層
４０ 外部電極パッド
４２ 下層パッドメタル
４４ 上層パッドメタル
４５ 凹部
４６ 中間層パッドメタル
４８ 配線
５０ 電極バンプ
６０ 半田バンプ

Claims (10)

  1. 半導体チップと、
    前記半導体チップを覆う樹脂層と、
    前記樹脂層上に設けられた絶縁層と、
    前記絶縁層を貫通するように設けられ、一面が前記絶縁層の表面に露出し、当該一面に外部電極端子が接続される外部電極パッドと、を備え、
    前記外部電極パッドの他面には凹部が設けられており、当該凹部内に前記樹脂層を構成する樹脂が入り込んでおり、
    前記外部電極パッドは、前記絶縁層中に設けられた第１の導体パターンと、前記樹脂層中に設けられた第２の導体パターンとを含んでおり、
    前記第２の導体パターンに、前記凹部が設けられており、
    前記第２の導体パターンは、相異なる複数の金属膜によって構成された積層構造を有しており、
    前記積層構造は、第１の金属膜と、当該第１の金属膜の前記第１の導体パターンと反対側の面上に設けられた第２の金属膜とによって構成されており、
    前記第１および第２の金属膜にはそれぞれ、互いに連設されて前記凹部を構成する第１および第２の開口が設けられており、
    前記第１の開口は、前記第２の開口に比して開口面積が大きいことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１および第２の導体パターンの間に設けられた第３の導体パターンを備える半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記凹部の深さは、前記第２の導体パターンの厚みに略等しい半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記第１および第２の金属膜は、それぞれＣｕ膜およびＮｉ膜である半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記第１の導体パターンは、相異なる複数の金属膜によって構成された積層構造を有している半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第１の導体パターンが有する前記積層構造は、Ｃｕ膜と、当該Ｃｕ膜の前記第２の導体パターン側の面上に設けられたＮｉ膜とによって構成されている半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記第１の導体パターンは、側面の略全体が前記絶縁層で覆われるとともに、前記第２の導体パターンと反対側の面の略全体が前記絶縁層の表面に露出している半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記凹部の開口面の面積は、当該凹部の底面の面積よりも小さい半導体装置。
  9. 請求項１乃至８いずれかに記載の半導体装置において、
    複数の前記凹部が１つの前記外部電極パッドに設けられている半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記複数の凹部は、平面視で規則的に配列されている半導体装置。
JP2005294940A 2005-07-10 2005-10-07 半導体装置 Expired - Fee Related JP5000877B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005294940A JP5000877B2 (ja) 2005-10-07 2005-10-07 半導体装置
US11/543,207 US7656046B2 (en) 2005-07-10 2006-10-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294940A JP5000877B2 (ja) 2005-10-07 2005-10-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2007103853A JP2007103853A (ja) 2007-04-19
JP5000877B2 true JP5000877B2 (ja) 2012-08-15

Family

ID=38030462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294940A Expired - Fee Related JP5000877B2 (ja) 2005-07-10 2005-10-07 半導体装置

Country Status (2)

Country Link
US (1) US7656046B2 (ja)
JP (1) JP5000877B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2010013470A1 (ja) * 2008-07-31 2010-02-04 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
CN106783633B (zh) * 2016-12-26 2020-02-14 通富微电子股份有限公司 一种扇出的封装结构及其封装方法
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
JP2019054159A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2001035886A (ja) * 1999-07-23 2001-02-09 Nec Corp 半導体装置及びその製造方法
JP3915337B2 (ja) * 1999-09-01 2007-05-16 松下電器産業株式会社 リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3812275B2 (ja) * 2000-03-24 2006-08-23 日立電線株式会社 Ｔａｂ用テープおよびｂｇａ構造
JP4068801B2 (ja) * 2000-11-30 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP4663172B2 (ja) * 2001-07-31 2011-03-30 三洋電機株式会社 半導体装置の製造方法
JP2003229514A (ja) * 2002-01-31 2003-08-15 Hitachi Metals Ltd 積層体および樹脂封止パッケージの製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Also Published As

Publication number Publication date
US7656046B2 (en) 2010-02-02
US20070158837A1 (en) 2007-07-12
JP2007103853A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP3722209B2 (ja) 半導体装置
US9258899B2 (en) Method of fabricating a wiring board
JP5143451B2 (ja) 半導体装置及びその製造方法
KR100470386B1 (ko) 멀티-칩패키지
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US20060090931A1 (en) Semiconductor device and method for manufacture thereof, circuit board, and electronic Instrument
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
TW200832653A (en) Package substrate, method of fabricating the same and chip package
US20130029031A1 (en) Method for manufacturing interposer
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP3402086B2 (ja) 半導体装置およびその製造方法
JP4498991B2 (ja) 半導体装置及び電子装置
JP4494240B2 (ja) 樹脂封止型半導体装置
JP2007103853A (ja) 半導体装置
CN1791311B (zh) 制造电路基板的方法和制造电子部件封装结构的方法
KR102633431B1 (ko) 반도체 장치 및 이의 제조 방법
JP4417974B2 (ja) 積層型半導体装置の製造方法
US6730539B2 (en) Method of manufacturing semiconductor device package
JP2012069804A (ja) 半導体装置及びその製造方法
JP2004363224A (ja) 半導体チップの接続構造
JP2020150172A (ja) 半導体装置
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
TWI233671B (en) Flip chip BGA
JP4133782B2 (ja) 電子部品実装構造及びその製造方法
JP2006135044A (ja) 半導体パッケージ用基板およびそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5000877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees