JP5012779B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特にＬＳＩがプリント配線基板に高密度に実装されている半導体装置に関する。

近年、ＬＳＩなどの半導体素子を複数個混載させたプリント配線基板が実用化されている。このような基板はＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）などと呼ばれている。この種の半導体装置は、小型化への要求は強く、そのために半導体素子や受動部品をプリント配線基板に内蔵させた形態も見られるようになってきている。例えば、非特許文献１にはコアレス基板にＬＳＩを内蔵したパッケージが開示されている。
ＬＳＩ内蔵基板は小型化、薄型化には有利である反面、基板が反りやすくなるという問題が起こる。反りを低減するためには、剛性の大きい材料を支持体とすればよい。そのための構造として、例えば特許文献１には、ＬＳＩが埋設された絶縁層の上下面に、プリプレグ材からなる補強層を形成するを用いたＬＳＩ内蔵基板が開示されている。
Braunisch, H., Towle, S.N., Emery, R.D., Chuan Hu, Vandentop, G.J., "Electrical performance of bumpless build-up layer packaging", Electronic Components and Technology Conference, 2002. Proceedings. 52nd. 特開２００６−３３９４２１号公報

特許文献１で開示されている方法では、補強層によって剛性を補っても、プリプレグ材によって形成された補強層は金属ほど剛性はないので、特に非常に薄いプリント配線基板においては、補強層も薄くしなければならず、反りに対する抑制効果は小さい。
ＳｉＰのように高密度実装された半導体装置において起こるもう一つの問題は、ＬＳＩのように高速で動作するデバイスを高密度実装したことで、電磁ノイズの影響を受けやすいということである。電磁ノイズは機器の誤動作や性能劣化につながる。ＳｉＰでは高密度配線となるため、配線間のクロストークも大きくなる。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第１に、ＬＳＩ内蔵基板などの高密度実装基板に係る反りを抑制することであり、第２に高密度実装に伴う電磁ノイズの影響を低減することである。

上記の目的を達成するため、本発明によれば、ＬＳＩが実装されたプリント配線基板の内部に、該プリント配線基板の横断面を2分する分割線を挟んで2枚の導体板が配置され、前記分割線の中心を跨いで二つの前記導体板を接続する第１のインピーダンス素子が配置され、前記分割線の中心点から最も離れた位置の2箇所において、導体板間の距離が最小となる位置に二つの前記導体板を接続する第２のインピーダンス素子が配置されている半導体装置であって、前記2枚の導体板が自己補対形状をなしていることを特徴とする半導体装置、が提供される。
そして、好ましくは、第１のインピーダンス素子のインピーダンスは、６０π/√（プリント配線基板の比誘電率）Ωであり、第２のインピーダンス素子は、抵抗であってその抵抗値は６０π/√（プリント配線基板の比誘電率）Ωより大きい。

［作用］
２枚からなる自己補対形状の導体板は、自己補対アンテナとして作用する。本発明では、これらの導体板はＬＳＩチップ１を初めとするノイズ源から放射されるノイズを受信するアンテナとなる。ノイズを効率的に受信するには、受信アンテナの受信最大有効電力が最大になればよい。この条件は、受電点に接続する負荷のインピーダンスが受信アンテナの特性インピーダンスの複素共役となるときである。
自己補対アンテナはその周波数によらず６０πΩの特性インピーダンス（真空中）、つまり純抵抗値を持つことが知られているから、受電点に接続する負荷のインピーダンスが６０πΩとなるとき、受信最大有効電力が最大となる。
ここで、本発明では導体板１０がプリント配線基板２の内部に構成されるから、上記のインピーダンスはプリント基板の比誘電率の平方根で除算される。
自己補対アンテナの特性インピーダンスがその周波数によらず６０πΩ（真空中）となるのは、導体が無限長の場合であるが、使用周波数が高くなれば、有限長であっても実用上問題はない。
最も簡単な自己補対構造である蝶ネクタイ型アンテナを例に本発明の作用について説明する。上面図を図１に、断面図を図２に示す。３０ｍｍ角の蝶ネクタイ型の導体板１０が比誘電率４、厚み０．７ｍｍの基板２ａに埋め込まれている。中心に給電点がある。このときの入力インピーダンスの周波数特性を図３に示す。図３において、横軸の単位はＧＨｚであり、縦軸の単位はΩである。図３に示すように、低い周波数では抵抗分は０、リアクタンス分は−∞とほぼキャパシタに近い特性を持つが、高い周波数では抵抗分は３０π（Ω）、リアクタンス分は０に収束する。７ＧＨｚを越えると、抵抗分とリアクタンス分が大きく変動することがなくなり純抵抗に近い特性を示すので、この点以降が自己補対アンテナとして動作する周波数帯域であるといえる。そして、アンテナの給電点に複素共役となる負荷インピーダンスを接続して広い周波数帯域にわたる電磁ノイズを吸収させるには、アンテナの周波数特性が純抵抗を示すことが、換言すればアンテナが自己補対アンテナの特性を示す周波数帯域であることが望ましいので、図１に図示した構造では、概ね７ＧＨｚ以上の周波数で動作する半導体装置の電磁ノイズであれば吸収させることができることになる。つまり、この場合、電磁ノイズをアンテナに吸収させるために半導体装置が使用可能な周波数の下限（使用下限周波数）が概ね７ＧＨｚということである。
ところが、本発明が対象とする半導体装置においては、信号の周波数は高々数百ＭＨｚ（図３において、所望の周波数帯域として示す範囲）である。ＬＳＩ内蔵基板も３０ｍｍ角未満程度であることが多いため、使用下限周波数が上記の７ＧＨｚ程度ないしそれ以上となってしまう。したがって、単に自己補対構造のアンテナを配置しただけでは数百ＭＨｚ程度のノイズを効果的に吸収することができない。
そこで、図４に示すように、２枚の導体板の中心から最も離れた導体板の端部同士を、２箇所において、自己補対アンテナの特性インピーダンスよりも大きいインピーダンス素子（自己補対アンテナの特性インピーダンスの実部よりも大きい実部を有するインピーダンス素子）にて接続する。これは、ループアンテナにインピーダンス素子を装荷したことと等価である。このときの入力インピーダンスの周波数特性を図５に示す。高い周波数では抵抗分は３０π（Ω）に、リアクタンス分は０Ωに収束するのは図３の場合と同様であるが、１ＧＨｚ以下の低い周波数ではリアクタンス分はほぼ０と純抵抗に近い特性を示す。つまり、導体板の端部同士をインピーダンス素子で接続することで、直流に近い低周波数域でアンテナの入力インピーダンスが３０πΩ（比誘電率４の誘電体中で）に近づき、本発明で対象となる数百ＭＨｚのノイズを効果的に吸収できるようになる。
また、導体板１０のサイズを小さくすれば、自己補対アンテナとしての使用下限周波数は上昇するが、上記２箇所に抵抗を接続したことにより、周波数特性が純抵抗となる周波数帯域が直流に近い周波数から比較的低い周波数帯域をカバーしているため、導体板１０のサイズを小さくした場合にも本発明で対象となる数百ＭＨｚの電磁ノイズを吸収させることができる。
自己補対構造の導体板１０は、原理上、残銅率（配線パターンと空き領域の面積比率）は５０％となるため、導体板１０のパターン間に間隙ができ、ここに層間を接続するスルーホールやビアホールを通すことが可能となる。したがって、ＬＳＩチップ１とプリント配線基板２表面に搭載する他の能動または受動部品と電気的な接続をすることが可能となる。そして、残銅率５０％の自己補対構造の導体板１０は、パターンを適切に選ぶことで搭載面内を均一に覆うことができるので、基板の反りを抑制することが可能となる。

第１の効果は、電気的に接続されていないパターンを、その特性インピーダンスで終端した受信アンテナとすることで、受信したノイズを反射することなく終端素子に吸収させ、ノイズの再放射を抑制した半導体装置を提供することができる。
第２の効果は、反り抑制のために配置する導体板に間隙を設けることができるため、基板表面と内蔵ＬＳＩチップ１との間に電気的接続が可能となり、反りの低減を実現した高密度実装半導体装置を提供することができる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。
［構造］
図６は、本発明の第１の実施の形態である半導体装置の上面図であり、図７はその断面図である。プリント配線基板２は、複数の絶縁層４と配線層３を有する。絶縁層４は、樹脂層やプリプレグ硬化層である。配線層３は、導電性接着剤の印刷配線、電解ないし無電解めっき法を用いた銅配線、銅箔のパターニングにより形成された配線などにより構成される。プリント配線基板２の裏面には、内部の配線層と電気的に接続された電極（図示なし）が形成されており、その電極上には外部接続端子となる半田ボール７が形成されている。プリント配線基板２の表面にはＬＳＩチップ６が４つ、基板の外周に沿うように表面実装されている。図示を省略するが、ＬＳＩチップ６の安定動作のために必要な抵抗やコンデンサなどのチップ部品が必要に応じて表面実装される。プリント配線基板２内部には、その中心にＬＳＩチップ１が配置され、その半田ボール７が配線層に接続されている。内蔵されたＬＳＩチップ１の上側の同一層内に２枚の導体板１０が配置されている。図７に示されるように、２枚の導体板１０は、ＬＳＩチップ１とＬＳＩチップ６とを分離する態様に配置されている。導体板１０は、プリント配線基板２の中心を対称点とした点対称の自己補対構造となるように配置される。ここで、２枚の導体１０板同士は接触しておらず、プリント配線基板２の一つの対角線を挟んで配置され、２枚の導体１０板の対称点にできる間隙を塞ぐように、６０π／√（プリント配線基板２の比誘電率）Ωの抵抗１１が接続される。さらに、２枚の導体１０板の対称点から見て最も遠く、かつ間隙が最小となる位置２箇所に、抵抗１１より抵抗値が大きいインピーダンス素子１２が接続される。
ここで、２枚の導体板１０は、その受電点に自己補対アンテナの特性インピーダンスである６０π／√（プリント配線基板２の比誘電率）Ωの抵抗が接続された自己補対構造の受信アンテナとして動作する。このとき、２枚の導体板１０と２箇所に接続されたインピーダンス素子１２により、２つのループアンテナの並列接続が構成されているとみなすことができる。

［製法］
次に、図８Ａ、Ｂを参照して本発明の半導体装置の製造方法の一例を説明する。プリント配線基板のコア層の製造工程についてのみ説明し、ビルドアップ層の製造工程の説明は省略する〔図８Ｂ（ｉ）の工程の後、基板の表裏面にビルドアップ法により、１ないし複数層の絶縁層と配線層とが形成され、最後に表面実装部品が実装される〕。
まず、支持体２１を準備し〔図８Ａ（ａ）〕、その上に絶縁樹脂膜２２を形成する〔図８Ａ（ｂ）〕。次に、その上に予め所望の形状に成形した導体板１０を２枚配置する〔図８Ａ（ｃ）〕。次に、導体板１０の上に絶縁樹脂膜２２をさらに形成する〔図８Ａ（ｄ）〕。次に、絶縁樹脂膜２２の上にＬＳＩチップ１を配置する〔図８Ａ（ｅ）〕。ＬＳＩチップ１が位置ずれをおこさないよう、非常に薄い接着層を介して配置することもできる。
次に、ＬＳＩチップ１の端子を覆うまで絶縁樹脂膜２２をさらに形成し、端子が露出するまで研削する〔図８Ｂ（ｆ）〕。次に、絶縁樹脂膜２２の上にＬＳＩチップ１と接続される配線層３を形成する〔図８Ｂ（ｇ）〕。次に、レーザビームを用いて支持体２１の裏に穴を開け対称点付近の２箇所で導体板１０を露出させるビアホールを形成し、ビアホール内に導電性接着剤を埋め込んでビアプラグ２３を形成する〔図８Ｂ（ｈ）〕。次に、支持体２１に配線層（図示なし）を形成する。次に、支持体２１に形成した配線層に抵抗１１を接続し、２枚の導体板１０同士を対称点付近で抵抗１１により接続する〔図８Ｂ（ｉ）〕。なお、図示を省略しているが、インピーダンス素子１２も抵抗１１と同様の工程で２枚の導体板１０同士を接続するように支持体２１上に配置される。

次に、具体的な実施例を用いて、本発明の半導体装置について説明する。図９は、本発明の一実施例を示す上面図であり、図１０はそのＡ−Ａ′線での断面図である。図９、図１０に示すように、ステンレス製の自己補対形状の導体板１０が、３０ｍｍ角、厚み０．７ｍｍの比誘電率４のプリント配線基板２内に配置されている。同じくプリント配線基板２内に９ｍｍ角のＬＳＩチップ１が内蔵されている。ＬＳＩチップ１の厚みは５０μｍで、導体板１０より１５μｍ下側にある。ＬＳＩチップは上記サイズのシリコンで模擬している。本実施例では、ＬＳＩチップ１が動作することで発生するノイズ源を、微小ダイポールアンテナ１３で模擬する。そして、図１０に示す断面図の３ｍ上方における放射電磁界強度を求める。

まず、リファレンスとして、図１１のように、一辺が３０ｍｍ、幅２．５ｍｍの枠状導体板５が配置され、実施例と同様のＬＳＩチップ１１、微小ダイポールアンテナ１３が内蔵された場合についての放射電界強度をシミュレートした。その計算結果を図１２に示す。３００ＭＨｚと、その３倍高調波に当たる９００ＭＨｚの結果を示している。この場合、微小ダイポールの典型的な放射指向性である８の字型の特性が示される。
次に、本発明による自己補対形状の導体板が配置された場合である。２枚の導体間を、基板の中心に３０πΩの抵抗１１が１個、基板の右上と左下端部に２８０Ωの抵抗１２が２個、合計３個の抵抗が配置され、それぞれ導体板１０に接続されている。リファレンスと同様に３００ＭＨｚと９００ＭＨｚでの計算結果を図１３に示す。最大放射電界強度でリファレンスと比較すると、３００ＭＨｚの場合は約３０％、９００ＭＨｚの場合は約７０％に低減している。

以上、好ましい実施の形態、実施例について説明したが、本発明は、これら実施の形態、実施例に限定されるものではなく、本発明の要旨を変更しない範囲内において適宜の変更が可能なものである。たとえば、上記実施の形態においては、ＬＳＩチップ１の接続方法は半田ボール７を用いた接続であったが、これに代えて例えば図１４に示すように銅ポスト８を用いて接続するようにしてもよい。また、プリント配線基板２とメインボードへの接続方法についても、図２や図１４に示す半導体装置では半田ボールによるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）接続としているが、これに限定されない。さらに、本発明の導体板１０の形成に影響を与えない範囲であれば、実装する部品の種類や形状などどのような形態であって構わない。
導体板１０の形状は、自己補対構造であれば図６に示す形状でなくてもよい。例えば、最も単純な自己補対構造である蝶ネクタイ型でも構わない。また、２枚の導体板１０の対称点（中心）が、プリント配線基板２の中心でなくてもよい。あるいは、導体板の枚数は２枚でなくてもよく、例えば図１５に示すように、４枚で２組の受信アンテナを構成することもできる。図１５において、図６の実施の形態の半導体装置と同等の部材には同一の参照番号が付されているので、重複する説明は省略するが、図１５の場合には受電点が２組となるので、ここに接続する抵抗、インピーダンス素子も２組必要となる。
さらに、別の実施の形態として、図１６に示すように、導体板１０を複数並べて配置して、電波吸収体として用いることも可能である。小型の導体板１０を縦横に配置することで、小型化のために各要素の吸収体としての利用可能周波数を上げることと、縦横に配置することで吸収する範囲や入射角度を広げることができる。このように複数並べた導体板１０は、プリント配線基板２の内層または表層に配置することができる。

また、受電点に接続する素子や導体板の端部に接続されるインピーダンス素子は、チップ部品や作り込まれた内蔵素子や、あるいは導電率の低い材料で抵抗を構成するなど、その形態は自由である。
さらに、上記のプリント配線基板２は形状を可変できるフレキシブル配線基板であってもよい。この場合、導体板１０も可撓性材料により形成されるが、曲面形状になっても電波吸収体としての動作は可能である。またこのとき、抵抗は印刷技術によって形成すればよい。

本発明の作用を説明するための基板に埋め込まれた蝶ネクタイアンテナの上面図（インピーダンス素子１２無し）。 本発明の作用を説明するための基板に埋め込まれた蝶ネクタイアンテナの断面図。 図１に示された基板に埋め込まれた蝶ネクタイアンテナの入力インピーダンスの周波数特性。 本発明の作用を説明するための基板に埋め込まれた蝶ネクタイアンテナの上面図（インピーダンス素子１２有り）。 図４に示された基板に埋め込まれた蝶ネクタイアンテナの入力インピーダンスの周波数特性。 本発明の半導体装置の実施の形態を示す上面図。 本発明の半導体装置の実施の形態を示す断面図。 本発明の半導体装置の実施の形態の製造方法を示す工程順の断面図（その１）。 本発明の半導体装置の実施の形態の製造方法を示す工程順の断面図（その２）。 本発明の一実施例を示す上面図。 本発明の一実施例を示す断面図。 本発明のリファレンスとなる枠状導体を支持体とした上面図。 枠状導体を支持体とした場合における３ｍ放射電界指向性。 本発明の実施例における３ｍ放射電界指向性。 本発明の実施の形態の変更例を示す断面図。 本発明の実施の形態の他の変更例を示す上面図。 本発明の実施の形態のもう一つの変更例を示す上面図。

符号の説明

１ ＬＳＩチップ
２ プリント配線基板
２ａ 基板
３ 配線層
４ 絶縁層
５ 枠状導体板
６ ＬＳＩチップ
７ 半田ボール
８ 銅ポスト
１０ 導体板
１１ 抵抗
１２ インピーダンス素子
１３ 微小ダイポール送信アンテナ
２１ 支持体
２２ 絶縁樹脂膜
２３ ビアプラグ

Claims (12)

1. ＬＳＩが実装されたプリント配線基板の内部または表面に、該プリント配線基板の横断面または表面を２分する分割線を挟んで２枚の導体板が配置され、前記分割線の中心を跨いで二つの前記導体板を接続する第１のインピーダンス素子が配置され、前記分割線の中心点から最も離れた位置の近傍の２箇所において、二つの前記導体板を接続する第２のインピーダンス素子が配置されている半導体装置であって、
   前記２枚の導体板が自己補対形状をなしていることを特徴とする半導体装置。
2. ＬＳＩが実装されたプリント配線基板の内部または表面に、該プリント配線基板の横断面または表面が複数の領域に分割されており、分割された各領域を２分する分割線を挟んで２枚の導体板が配置され、前記分割線の中心を跨いで二つの前記導体板を接続する第１のインピーダンス素子が配置され、前記分割線の中心点から最も離れた位置の近傍の２箇所において、二つの前記導体板を接続する第２のインピーダンス素子が配置されている半導体装置であって、
   前記２枚の導体板が自己補対形状をなしていることを特徴とする半導体装置。
3. 少なくとも一部のＬＳＩが前記プリント配線基板の内部に実装されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記プリント配線基板の内部に一部のＬＳＩが実装され、前記プリント配線基板の表面に他の一部のＬＳＩが実装されており、前記導体板が一部のＬＳＩと前記他の一部のＬＳＩとの間に配置されていることを特徴とする請求項１または２に記載の半導体装置。
5. 前記分割線が、前記プリント配線基板の横断面若しくはその表面、または、前記領域の一対角線であることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記第１のインピーダンス素子のインピーダンスは、当該半導体装置の使用周波数の最大値における前記自己補対形状導体からなるアンテナの特性インピーダンスの複素共役値であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
7. 前記第２のインピーダンス素子の実部の値は、当該半導体装置の使用周波数の最大値における前記自己補対形状導体からなるアンテナの特性インピーダンスの実部の値より大きく、かつ、前記第２のインピーダンス素子の虚部と前記特性インピーダンスの虚部とは符号が異なっていることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記第１のインピーダンス素子のインピーダンスは、６０π/√（プリント配線基板の比誘電率）Ωであることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
9. 前記第２のインピーダンス素子は、抵抗であってその抵抗値は６０π/√（プリント配線基板の比誘電率）Ωより大きいことを特徴とする請求項１〜５または８のいずれか一項に記載の半導体装置。
10. 前記導体板には、前記第１、第２のインピーダンス素子が接続されているのみで、他のいかなる導体や素子も接続されていないことを特徴とする請求項１〜９のいずれか一項に記載の半導体装置。
11. 前記第２のインピーダンスの接続箇所において、二つの前記導体板間の距離は１ｍｍ未満であることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。
12. 前記導体板の有する間隙または前記２つの導体板間の間隙を利用して、前記導体板を挟む配線層間の層間接続が行なわれていることを特徴とする請求項１〜１１のいずれか一項に記載の半導体装置。

Images