JP5016807B2 - データ処理システム - Google Patents
データ処理システム Download PDFInfo
- Publication number
- JP5016807B2 JP5016807B2 JP2005294288A JP2005294288A JP5016807B2 JP 5016807 B2 JP5016807 B2 JP 5016807B2 JP 2005294288 A JP2005294288 A JP 2005294288A JP 2005294288 A JP2005294288 A JP 2005294288A JP 5016807 B2 JP5016807 B2 JP 5016807B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- software
- hardware
- module
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
Instruction/Multiple Data)処理も、積和演算のレベルに留まっているため、これを複数実行する画像処理やデータ処理に関してはソフトウェアでSIMDを複数回実行する形態を取っている。MPEG2デコードやMP3でコードなどは、この処理でリアルタイム性を確保できるが、画像のエッジ処理や特定周波数の抽出などのアプリケーションに特化した機能は、複数の処理となるためリアルタイム性を確保できない。
801がハードウェア処理となり、エッジ抽出処理802,位置合わせ処理803,減算処理804,2値化処理805がソフトウェア処理となり、ハードウェア化される論理は少なくなる。処理時間が間に合わない場合には、プログラマブル論理回路規模を大きくしたり、処理手順を簡素化することにより必要な処理時間を確保することが必要となる。
202,プログラマブル論理回路203,記憶装置204で構成される。
505の情報をもとに、入力された前記処理時間制約と前記プログラマブル論理回路規模に、必要であればデータ量(画像の大きさ)も情報として入力し、これからソフトウェアモジュール/ハードウェアモジュール1004を生成する。
1004を生成するアルゴリズムを変更したり、ある処理を固定的にすることが可能であり、ユーザーカスタマイズ性が向上することとなる。
304,1005…ダウンロード、501…ソフトウェアモジュール、502…ハードウェアモジュール、503,505…処理1時間データ,…,処理n時間データ、504…処理1ソフトウェアデータ,…,処理nソフトウェアデータ、506…処理1ドライバ,…,処理nドライバ、507…処理1ハードウェア,…,処理nハードウェア、601…ノイズ除去機能、602…2画像位置合わせ機能、603…比較機能、604…特徴点抽出機能、605…平滑化処理、606…エッジ抽出処理、607…位置合わせ処理、608…減算処理、609…2値化処理、701,801…平滑化処理のハードウェアとソフトウェアドライバ、702,802…エッジ抽出処理のソフトウェア、703,803…位置合わせ処理のソフトウェア、704…減算処理のハードウェアとソフトウェアドライバ、705…2値化処理のハードウェアとソフトウェアドライバ、804…減算処理のソフトウェア、805…2値化処理用ソフトウェア、903…サーバ、904…ネットワーク1、905…ネットワーク2、1001…データ入力、1002…ライブラリ問い合わせ、1003…ライブラリ参照。
Claims (6)
- 画像比較に基づいて画像から欠陥を抽出する検査に用いられると共に、当該欠陥抽出に要するデータ処理手順を、プログラム言語で記述したソフトウェアモジュールとプログラマブル論理回路で記述したハードウェアモジュールで処理するデータ処理システムであって、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
前記欠陥抽出に要する画像処理機能と、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力する端末と、
前記端末から入力された画像処理機能を前記ソフトウェアモジュール、或いはハードウェアモジュールで実行可能な処理に分解し、当該分解された処理内容と、前記処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報から、前記ソフトウェアモジュールとハードウェアモジュールを、ソフトウェアライブラリとハードウェアライブラリから生成するホストシステムと、を備え、
前記端末と前記ホストシステムと前記データ処理装置がネットワークで接続され、前記データ処理装置は、前記端末より入力された前記情報を元に前記ホストシステムが生成した前記ソフトウェアモジュールと前記ハードウェアモジュールを前記ネットワークからダウンロードして実行することを特徴とするデータ処理システム。 - 請求項1のデータ処理システムにおいて、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
前記欠陥抽出に要する画像処理機能と、前記処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力する端末と、
が同一の装置であることを特徴とするデータ処理システム。 - 画像比較に基づいて画像から欠陥を抽出する検査に用いられると共に、当該欠陥抽出に要するデータ処理手順を、プログラム言語で記述したソフトウェアモジュールとプログラマブル論理回路で記述したハードウェアモジュールで処理するデータ処理システムであって、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
ソフトウェアライブラリとハードウェアライブラリを持つサーバシステムと
前記欠陥抽出に要する画像処理機能と、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力し、当該入力された画像処理機能を前記ソフトウェアモジュール、或いはハードウェアモジュールで実行可能な処理に分解し、当該分解された処理内容と、前記処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報について、前記サーバシステムから前記ソフトウェアライブラリと前記ハードウェアライブラリを参照し、前記ソフトウェアモジュールと前記ハードウェアモジュールを生成するホストシステムと、を備え、
前記データ処理装置と前記サーバシステムと前記ホストシステムがネットワークで接続され、前記ホストシステムは、入力された前記情報を元に、前記サーバシステムの前記ソフトウェアライブラリと前記ハードウェアライブラリを参照し、前記ソフトウェアモジュールと前記ハードウェアモジュールを生成し、前記データ処理装置は、前記生成されたソフトウェアモジュールと前記ハードウェアモジュールを、前記ネットワークからダウンロードして実行することを特徴とするデータ処理システム。 - 請求項3のデータ処理システムにおいて、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
前記欠陥抽出に要する画像処理機能と、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力し、当該入力された画像処理機能を前記ソフトウェアモジュール、或いはハードウェアモジュールで実行可能な処理に分解し、当該分解された処理内容と、前記処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報について、前記サーバシステムから前記ソフトウェアライブラリと前記ハードウェアライブラリを参照し、前記ソフトウェアモジュールと前記ハードウェアモジュールを生成するホストシステムと、
が同一の装置であることを特徴とするデータ処理システム。 - 請求項1及び請求項3のデータ処理システムにおいて、
前記ソフトウェアライブラリに、該当する処理のソフトウェア論理と、前記ソフトウェア論理の実行時間を、
前記ハードウェアライブラリに、該当する処理のハードウェア論理と、前記ハードウェア論理を実行させるためのソフトウェアドライバ論理と、前記ハードウェア論理と前記ソフトウェアドライバ論理との実行時間と
を備えることを特徴とするデータ処理システム。 - プログラム言語で記述したソフトウェアモジュールとプログラマブル論理回路で記述したハードウェアモジュールで、画像比較に基づいて画像から欠陥を抽出する検査に用いられると共に、当該欠陥抽出のためのデータ処理を実行するデータ処理システムにおいて、
前記欠陥抽出に要する画像処理機能と、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力する端末と、
当該端末から入力された画像処理機能を前記ソフトウェアモジュール、或いはハードウェアモジュールで実行可能な処理に分解し、当該分解された処理内容と、前記処理時間制約と、データ処理装置が持つプログラマブル論理回路の規模との情報について、ソフトウェアモジュールとハードウェアモジュールを、ソフトウェアライブラリとハードウェアライブラリを参照することによって生成するホストシステムと、
前記ソフトウェアモジュールとハードウェアモジュールを、前記ホストシステムからダウンロードして実行するデータ処理装置を備えたデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294288A JP5016807B2 (ja) | 2005-10-07 | 2005-10-07 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294288A JP5016807B2 (ja) | 2005-10-07 | 2005-10-07 | データ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007102651A JP2007102651A (ja) | 2007-04-19 |
| JP5016807B2 true JP5016807B2 (ja) | 2012-09-05 |
Family
ID=38029511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005294288A Expired - Fee Related JP5016807B2 (ja) | 2005-10-07 | 2005-10-07 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5016807B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010224942A (ja) * | 2009-03-24 | 2010-10-07 | Olympus Corp | プロセッシング・エレメント及び分散処理ユニット |
| JP5407631B2 (ja) * | 2009-07-21 | 2014-02-05 | 富士ゼロックス株式会社 | 回路情報生成装置、機能実行システム、及びプログラム |
| WO2012060098A1 (ja) * | 2010-11-05 | 2012-05-10 | 日本電気株式会社 | 情報処理装置 |
| WO2012108125A1 (ja) * | 2011-02-09 | 2012-08-16 | 日本電気株式会社 | 解析エンジン制御装置 |
| JP6489985B2 (ja) * | 2015-09-24 | 2019-03-27 | ルネサスエレクトロニクス株式会社 | プログラム開発支援装置およびプログラム開発支援ソフトウェア |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4212676B2 (ja) * | 1998-02-12 | 2009-01-21 | 富士ゼロックス株式会社 | 情報処理システムおよび情報処理方法 |
| JP3613314B2 (ja) * | 1998-02-12 | 2005-01-26 | 富士ゼロックス株式会社 | 情報処理システム |
| EP1351154A2 (en) * | 1998-11-20 | 2003-10-08 | Altera Corporation | Reconfigurable programmable logic device computer system |
| JP2001160765A (ja) * | 1999-12-01 | 2001-06-12 | Mitsubishi Electric Corp | ソフトウェアにより無線機能を実現する無線機、受信機および送信機 |
| JP2001306343A (ja) * | 2000-04-21 | 2001-11-02 | Fujitsu I-Network Systems Ltd | Fpgaを有する装置のためのシステム |
| JP2001273346A (ja) * | 2001-02-05 | 2001-10-05 | Hitachi Ltd | 論理分割装置および方法 |
| JP4467823B2 (ja) * | 2001-03-12 | 2010-05-26 | 株式会社東芝 | 設計支援装置および設計支援方法ならびに設計支援プログラム |
| JP3906735B2 (ja) * | 2002-04-19 | 2007-04-18 | 株式会社デンソー | 車載通信システム |
| JP2003330711A (ja) * | 2002-05-15 | 2003-11-21 | Mitsubishi Electric Corp | コントローラおよびプログラム設定方法 |
-
2005
- 2005-10-07 JP JP2005294288A patent/JP5016807B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007102651A (ja) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108541321B (zh) | 将程序代码映射到高性能、高功效的可编程图像处理硬件平台的编译技术 | |
| US20190087160A1 (en) | System and method for creating domain specific language | |
| US20210149723A1 (en) | Method and apparatus for microservice architecture reconfiguration | |
| JP5016807B2 (ja) | データ処理システム | |
| CN113474760A (zh) | 生成装置、生成系统、生成方法以及生成程序 | |
| JP6333201B2 (ja) | グラフィック制御モデルから制御システム上で実行可能な制御プログラムを形成するためにコンピュータ上で実行される方法およびコンピュータプログラム | |
| EP1355244A1 (en) | Method for designing an LSI system | |
| EP3232334B1 (en) | Information processing device, information processing method, information processing program, and recording medium | |
| Bamberg et al. | eIQ Neutron: Redefining edge-AI inference with integrated npu and compiler innovations | |
| Milakovich et al. | Automated software generation and hardware coprocessor synthesis for data-adaptable reconfigurable systems | |
| Kalb et al. | Developing low-power image processing applications with the TULIPP reference platform instance | |
| WO2019130396A1 (ja) | 設計支援装置、設計支援方法及びプログラム | |
| JP2006107532A (ja) | 情報処理システムおよび情報処理方法 | |
| CN112639730A (zh) | 用于程序文件编写和运行处理的方法及装置、系统 | |
| Grigore et al. | HLS enabled partially reconfigurable module implementation | |
| US20180302265A1 (en) | Transfer control apparatus, vehicle, and transfer control method | |
| CN114391133A (zh) | 用于实时系统中gui开发和部署的系统和方法 | |
| JPWO2017187537A1 (ja) | 依存関係抽出装置および依存関係抽出プログラム | |
| US12596865B2 (en) | Build flow for implementing artificial intelligence applications in programmable integrated circuits | |
| Brelet et al. | System level design for embedded reconfigurable systems using morpheus platform | |
| WO2021100122A1 (ja) | 設計支援システムおよび設計支援プログラム | |
| Ye et al. | Rapid application development on multi-processor reconfigurable systems | |
| US20230252756A1 (en) | Method and electronic device for processing input frame for on-device ai model | |
| Moraes et al. | Dynamic and partial reconfiguration in FPGA SoCs: requirements tools and a case study | |
| CN109614078B (zh) | 一种原码帧提取遥测原码值的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5016807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |