JP5114839B2 - 電界効果トランジスタ - Google Patents

Description

本発明は電界効果トランジスタ、特に高出力動作に適した電界効果トランジスタ（ＦＥＴ）に関する。

高周波高出力用ＦＥＴでは、出力を増加させるためにゲート幅を増加する必要があり、ゲート、ソース、およびドレインの各電極を櫛形状に配置する構造、すなわちこれら各電極からなる単位電界効果トランジスタを複数並列してなる構造が一般的に採用されている。図６はこの櫛形電極構造を示すもので、構成の要部を透視して示す平面図である。図において、半導体ウェハに予め形成された能動領域５０１上に所定の間隔で並べられたゲート電極５０２を複数個配置するとともに、これら複数のゲート電極５０２間にソース電極５０３およびドレイン電極５０４が各々交互に配置されている。各々のゲート電極５０２はバス配線５０５によりゲート引き出し電極５０６と接続され、同様にソース電極５０３およびドレイン電極５０４は各々引き出し電極５０７、５０８に集められ、接続されている。

一般に電界効果トランジスタ（ＦＥＴ）は、ドレイン及びゲート電極に電圧を印加して能動領域にドレイン電流を流した状態では、ドレイン電流による発熱とトランジスタ表面及び裏面より放散される熱との関係で、トランジスタ表面の熱分布が決まる。例えば図６に示したような、櫛形状に配置されたゲート電極５０２に対して能動領域５０１が一様に配されているＦＥＴでは、能動領域の中央付近が高温になる。図７はこの温度分布のプロファイルを示したもので、図６のａａ'線に沿った方向すなわちゲート電極５０２に平行な方向の温度分布を示している。これより、ゲート電極５０２の中央付近が高温になっていることがわかる。

このような温度分布が生じると、高温部、すなわち能動領域の中央付近では、他の比較的温度の低い部分に比べて破壊（バーンアウト）やエレクトロマイグレーションが加速されやすいという問題がある。また、この温度分布に対応して電気特性にも分布が生じるため、不均一動作に伴って高周波特性が劣化したり、破壊（バーンアウト）が起こりやすくなるといった問題もある。

この問題を解決する技術として、能動領域を分割して配置する構造が特許文献１に開示されている。図８はこの構造を示すもので、構造の要部を透視して示す平面図である。図８において、電極配置は図６と同様の櫛形電極構造であり、所定の間隔で並べられたゲート電極７０２を複数個配置するとともに、これら複数のゲート電極７０２間にソース電極７０３およびドレイン電極７０４が各々交互に配置されている。各々のゲート電極７０２はバス配線７０５によりゲート引き出し電極７０６と接続され、同様にソース電極７０３およびドレイン電極７０４は各々引き出し電極７０７、７０８に集められ、接続されている。このような櫛形電極構造に対して、能動領域７０１ａと７０１ｂが、ゲート電極７０２の中央部に位置する帯状の非導電領域７０９をはさんで分割形成されている。

ゲート電極中央部の非導電領域７０９にはドレイン電流が流れない、すなわちこの領域の発熱がないため、ゲート電極７０２に平行なａａ'線に沿った温度分布は、図９に示すように、ゲート電極７０２の中央部でのピーク温度が低下し、かつ平坦な分布となる。特許文献１によれば、上述のように能動領域をトランジスタの並設方向に平行な帯状の非導電領域を挟んで分割形成して、ゲート電極中央部のピーク温度を下げることにより、高温部の存在に伴うバーンアウトやエレクトロマイグレーションを抑制できるとしている。
特開平５−１２９６０４号公報

しかしながら、この従来の技術、すなわち図８に示したような帯状の非導電領域を設けるという手法では、並設した多数本の単位電界効果トランジスタに対して中央部の単位電界効果トランジスタと端部の単位電界効果トランジスタとの間に生じる温度差を低減することはできないという問題がある。図１０は、図８に示した櫛形電極構造を例えば窒化物半導体を用いた電界効果トランジスタに適用した場合のａａ'、ｂｂ'、ｃｃ'線に沿ったゲート電極７０２に平行な方向の温度分布を示した図である。中央部の単位電界効果トランジスタ（ａａ'）では温度が高く、端部の単位電界効果トランジスタ（ｃｃ'）で温度が低いという分布が生じている。

このように異なる単位電界効果トランジスタ間で温度分布を生じると、各々の単位電界効果トランジスタ毎に動作状態が異なることになり、この不均一動作に伴って高周波特性が劣化したり、破壊（バーンアウト）が起こりやすくなるといった問題が生じる。

本発明の電界効果トランジスタ（ＦＥＴ）は、基板上の一領域内に並列配置された複数のゲート電極と、
前記一領域内に設けられた導電性を有する能動領域と、
前記能動領域のゲート電極の延在方向中央部に設けられる非導電領域とを含み、
前記各ゲート電極に対するゲート電極の延在方向における前記非導電領域が占める割合が、前記ゲート電極の配列方向における端部よりも中央部分において大きいことを特徴としている。

本発明による電界効果トランジスタは、ベース電極、ソース電極およびドレイン電極からなる単位電界効果トランジスタが、複数並列して構成される。また、各単位電界効果トランジスタの中央付近の一部が非導電領域となっている。この非導電領域にはドレイン電流が流れないため発熱が起こらない。このため、非導電領域を櫛形電極構造の電界効果トランジスタの中で高温になりやすい部分に大きく配することにより、温度分布のピーク温度を下げ、かつ分布を平坦にすることができる。その結果、高温部で局所的に生じる破壊（バーンアウト）やエレクトロマイグレーションを抑制できるという効果が得られる。

また、本発明による電界効果トランジスタは、前記各ゲート電極に対するゲート電極の延在方向における前記非導電領域が占める割合が、前記ゲート電極の配列方向における端部よりも中央部分において大きくなっている。すなわち、並設した複数の単位電界効果トランジスタに対して、より高温になりやすい中央部の単位電界効果トランジスタほど非導電領域を大きくとり発熱を抑制することにより、温度上昇を抑制し、元々高温になりにくい端部の単位電界効果トランジスタほど非発熱領域である非導電領域を小さくしている。このため、異なる単位電界効果トランジスタの間に生じる温度分布を低減し、トランジスタ動作の均一性を高めることができる。その結果、不均一動作に伴う高周波特性劣化や破壊（バーンアウト）を抑制することができるという効果が得られる。

さらに、本発明による電界効果トランジスタでは、能動領域を、前記非導電領域の周囲に連続的に設けるようにしてもよい。すなわち、並設した複数の単位電界効果トランジスタに対して、端部の単位電界効果トランジスタほど非導電領域を小さくした結果、両端の１本または数本の単位電界効果トランジスタに設ける非導電領域の長さを０（ゼロ）、すなわち両端の１本または数本の電界効果トランジスタに対しては非導電領域を設けない構造とすることができる。これにより、上述したトランジスタ動作の均一性を損なうことなく、電界効果トランジスタのゲート幅を大きくし、ＲＦ出力を高めることができる。あるいは、必要なＲＦ出力を得るゲート幅の電界効果トランジスタが占める面積を低減することができるという効果が得られる。

本発明によれば、ゲート電極に平行な方向および異なる単位電界効果トランジスタ間の温度分布を低減することで動作の均一性を向上し、高周波特性や信頼性に優れた電界効果トランジスタ（ＦＥＴ）を提供することができる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１は本発明の第一の実施形態の電界効果トランジスタ（ＦＥＴ）について、電極と能動層部分の平面構成を説明するため透視して示す平面図であり、図２は、図１のＦＥＴのｂ−ｂ'断面図である。

本実施形態の電界効果トランジスタは、図１および図２に示したように、基板上の一領域内に並列配置された複数のゲート電極１０２と、前記一領域内に設けられた導電性を有する能動領域１０１と、この能動領域１０１のゲート電極１０２の延在方向中央部に設けられる非導電領域１０９とを含む。

具体的には、図１に示すように、電極配置は櫛形電極構造であることが好ましい。すなわち、能動領域１０１においては、前述したように所定の間隔で並べられたゲート電極１０２を複数個配置するとともに、これら複数のゲート電極１０２間にソース電極１０３およびドレイン電極１０４を各々交互に配置する。各々のゲート電極１０２はバス配線１０５によりゲート引き出し電極１０６と接続され、同様にソース電極１０３およびドレイン電極１０４は各々引き出し電極１０７、１０８に集められ、接続されている。

また、本実施形態では、各ゲート電極１０２に対するゲート電極の延在方向における非導電領域１０９が占める割合が、ゲート電極１０２の配列方向における端部よりも中央部分において大きくなるように、例えば、ゲート電極１０２の配列方向における中央部分から端部にかけて徐々に小さくなるようにしている。図１においては、例えば能動領域１０１の中央付近に非導電領域１０９を楕円形になるように設け、並設した複数の単位電界効果トランジスタのうち中央の単位電界効果トランジスタほど、ゲート電極１０２に平行な方向の非導電領域１０９の長さが長くなるようにしてある。

能動領域１０１中央付近の非導電領域１０９は、選択イオン注入やメサ分離など、従来より素子分離に用いられている製造技術により容易に形成することができる。

能動領域１０１中央付近に設けられた楕円形の非導電領域１０９は、非導電領域１０９が無い従来の電界効果トランジスタで高温になる領域に対応している。すなわち、従来の電界効果トランジスタで高温になる領域に非導電領域１０９を設けることによって、能動領域１０１中央付近からの発熱が抑制されるため、ピーク温度が低減し、平坦な温度分布が得られるようになる。

図３は、図１および図２に示した櫛形電極構造を例えば窒化物半導体を用いた電界効果トランジスタに適用した場合のａａ'、ｂｂ'、ｃｃ'線に沿ったゲート電極１０２に平行な方向の温度分布プロファイルを示した図である。

ゲート電極中央付近に非能動領域１０９が設けられていることにより、ゲート電極１０２と平行な方向に対してピーク温度を低減した平坦な温度分布となっている。また、並設した多数本の単位電界効果トランジスタのうち中央の単位電界効果トランジスタほど、ゲート電極１０２に平行な方向の非導電領域１０９の長さが長くなるようにした結果、従来技術として図１０に示したプロファイルと比較して、異なる単位電界効果トランジスタ間の温度差が小さくなっている。

このように、本発明の構造を用いることにより、ゲート電極に平行な方向の温度分布の差および異なる単位電界効果トランジスタ間の温度分布の差を低減し、トランジスタ動作の均一性を向上することができる。その結果として、本実施形態に示した電界効果トランジスタは、従来の電界効果トランジスタに比べて、破壊（バーンアウト）しにくくなっていることから、動作電圧を例えば３０％高めても安定に動作し、ＲＦ飽和出力を１ｄＢ高めることができた。

（第二の実施の形態）
本発明の第二の実施形態は、能動領域を、非導電領域の周囲に連続的に設けることで、能動領域において、並設した複数の単位電界効果トランジスタに対して、端部の単位電界効果トランジスタほど非導電領域を小さくした結果、両端の１本または数本の単位電界効果トランジスタに設ける非導電領域の長さを０（ゼロ）、すなわち両端の１本または数本の電界効果トランジスタに対しては非導電領域を設けない構造としたものである。

図４は、このような第二の実施形態の電界効果トランジスタ（ＦＥＴ）について、電極と能動層部分の平面構成を説明するため透視して示す平面図である。

図４に示すように、電極配置は第一の実施形態でも説明したような櫛形電極構造であることが好ましい。すなわち、能動領域３０１においては、所定の間隔で並べられたゲート電極３０２を複数個配置するとともに、これら複数のゲート電極３０２間にソース電極３０３およびドレイン電極３０４を各々交互に配置する。各々のゲート電極３０２はバス配線３０５によりゲート引き出し電極３０６と接続され、同様にソース電極３０３およびドレイン電極３０４は各々引き出し電極３０７、３０８に集められ、接続されている。

また、本実施形態では、第一の実施形態と同様に、各ゲート電極３０２に対するゲート電極の延在方向における非導電領域３０９が占める割合が、ゲート電極３０２の配列方向における端部よりも中央部分において大きくなるように、例えば、ゲート電極３０２の配列方向における中央部分から端部にかけて徐々に小さくなるようにしている。図４においては、例えば能動領域３０１中央付近に非導電領域３０９を楕円形になるように設け、並設した複数の単位電界効果トランジスタのうち中央の単位電界効果トランジスタほど、ゲート電極３０２に平行な方向の非導電領域３０９の長さが長くなるようにしてある。

さらに、本実施形態では、能動領域３０１を、非導電領域３０９の周囲に連続的に設けており、具体的には、両端１本ずつの単位電界効果トランジスタには、非導電領域３０９が重ならないようにしてある。

能動領域３０１中央付近の非導電領域３０９は、第一の実施形態と同様に、選択イオン注入やメサ分離など、従来より素子分離に用いられている製造技術により容易に形成することができる。

本実施形態では、第一の実施形態と同様に、楕円形の非能動領域３０９を設けた結果として、ゲート電極に平行な方向および異なる単位電界効果トランジスタ間の温度分布を低減し、トランジスタ動作の均一性を向上することができる。

一方、本実施形態は、第一の実施形態と比べて、並設した複数の単位電界効果トランジスタのうち両端に位置する単位電界効果トランジスタには、非導電領域３０９が重ならないようにしている点が異なる。これにより、非能動領域３０９が第一の実施形態と比べて小さくなっており、トランジスタとして有効に機能する部分、いわゆるゲート幅を第一の実施形態よりも大きくできる。その結果、発熱領域である能動領域が大きくなったことによってトランジスタ全体の温度が上昇するものの（ただし温度分布は平坦）、ゲート幅が大きくなったことにより、ＲＦ出力を向上させることができる。あるいは、必要なＲＦ出力を得るゲート幅の電界効果トランジスタが占める面積を低減することができるという効果が得られる。

本実施形態においては、能動領域を非導電領域の周囲に連続的に設ける態様として、非導電領域３０９が重ならないようにする単位電界効果トランジスタを両端の１本ずつになるようにしたが、本数はこれに限定されるものではなく、両端数本の単位電界効果トランジスタに非導電領域が重ならないようにしてもよい。

（第三の実施の形態）
第一の実施形態および第二の実施形態においては、ゲート電極の配列方向における中央部分から端部にかけて徐々に小さくなるようにする態様、例えば能動領域の中央付近に設ける非導電領域の形状を楕円形とする態様を説明してきたが、各ゲート電極に対するゲート電極の延在方向における非導電領域が占める割合が、ゲート電極の配列方向における端部よりも中央部分において大きくなるような態様であれば、これに限定されない。

そこで、本実施形態では、非能動領域を一つの楕円形の領域とするのではなく、複数に分割して形成する態様を説明する。

図５は、本発明の第三の実施形態の電界効果トランジスタ（ＦＥＴ）について、電極と能動層部分の平面構成を説明するため透視して示す平面図である。
図５に示すように、電極配置は第一および第二の実施形態でも説明したような櫛形電極構造であることが好ましい。すなわち、能動領域４０１においては、所定の間隔で並べられたゲート電極４０２を複数個配置するとともに、これら複数のゲート電極４０２間にソース電極４０３およびドレイン電極４０４を各々交互に配置する。各々のゲート電極４０２はバス配線４０５によりゲート引き出し電極４０６と接続され、同様にソース電極４０３およびドレイン電極４０４は各々引き出し電極４０７、４０８に集められ、接続されている。

本実施形態においては、各ゲート電極４０２に対するゲート電極の延在方向における非導電領域４０９が占める割合が、ゲート電極４０２の配列方向における端部よりも中央部分において大きくなるように、非導電領域４０９を三つに分割された長方形状の非導電領域４０９ａ、４０９ｂ、４０９ｃにより構成するようにしている。具体的には、図５に示したように、非導電領域４０９ａ、４０９ｂ、４０９ｃを、ゲート電極４０２の延在方向に並列させて、中央の非導電領域４０９ａは全ての単位電界効果トランジスタと重なるように、両隣の非導電領域４０９ｂ、４０９ｃは、並設した電界効果トランジスタの両端２本ずつの単位電界効果トランジスタには重ならないように形成する。

このように、非導電領域の形状や個数を変えても、各ゲート電極４０２に対するゲート電極の延在方向における非導電領域４０９が占める割合が、ゲート電極４０２の配列方向における端部よりも中央部分において大きくなっていれば、第一および第二の実施形態と同様に、ゲート電極に平行な方向の温度分布の差および異なる単位電界効果トランジスタ間の温度分布の差を低減し、トランジスタ動作の均一性を向上できるという効果が得られる。

以上述べてきた実施の形態において、非導電領域の形状はこれらに限定されるものではなく、並設した多数本の単位電界効果トランジスタのうち中央の単位電界効果トランジスタほど、ゲート電極に平行な方向の非導電領域の長さが長くなるように非導電領域を配置すれば、本発明による効果を得ることができる。上記実施形態以外の形状としては、例えば、ひし形、多角形などが挙げられる。

以上説明したように、これら実施形態における第一の効果は、櫛形電極構造を有する電界効果トランジスタの温度分布のピーク温度を下げ、かつ分布を平坦にできることであり、その結果、高温部で局所的に生じる破壊（バーンアウト）やエレクトロマイグレーションを抑制できるという効果が得られる。

第二の効果は、櫛形電極構造を有する電界効果トランジスタにおいて、異なる単位電界効果トランジスタの間に生じる温度分布を低減し、トランジスタ動作の均一性を高められることであり、その結果、不均一動作に伴う高周波特性劣化や破壊（バーンアウト）を抑制することができるという効果が得られる。

第三の効果は、第一、第二の効果を損なうことなく、電界効果トランジスタのゲート幅を大きくし、ＲＦ出力を高めることができる、あるいは、必要なＲＦ出力を得るゲート幅の電界効果トランジスタが占める面積を低減できることである。

なお、本発明に係る電界効果トランジスタの活用例として、窒化物系半導体材料を用いた半導体装置、例えば携帯電話や衛星通信、ＷＬＡＮなどの無線通信システムを構成するマイクロ波トランジスタなどが挙げられる。

本発明の第一の実施形態の電界効果トランジスタ（ＦＥＴ）を透視して示す平面図である。 図１のＦＥＴのｂｂ'断面図である。 図１のａａ'、ｂｂ’、ｃｃ’線に沿った温度分布プロファイルを示す図である。 本発明の第二の実施形態の電界効果トランジスタを透視して示す平面図である。 本発明の第三の実施形態の電界効果トランジスタを透視して示す平面図である。 従来例の一般的な電界効果トランジスタを透視して示す平面図である。 図６のａａ'線に沿った温度分布プロファイルを示す図である 従来例の他の電界効果トランジスタを透視して示す平面図である。 図８のａａ'線に沿った温度分布プロファイルを示す図である。 図８のａａ'、ｂｂ'、ｃｃ'線に沿った温度分布プロファイルを示す図である。

符号の説明

１０１、３０１、４０１、５０１、７０１ 能動領域
１０２、３０２、４０２、５０２、７０２ ゲート電極
１０３、３０３、４０３、５０３、７０３ ソース電極
１０４、３０４、４０４、５０４、７０４ ドレイン電極
１０５、３０５、４０５、５０５、７０５ バス配線
１０６、３０６、４０６、５０６、７０６ ゲート引き出し電極
１０７、３０７、４０７、５０７、７０７ ソース引き出し電極
１０８、３０８、４０８、５０８、７０８ ドレイン引き出し電極
３０９、４０９、５０９、７０９ 非導電領域
４０９ａ、４０９ｂ、４０９ｃ 非導電領域

Claims (2)

1. 基板上の一領域内に並列配置された複数のゲート電極と、
   前記一領域内に設けられ、不純物がドープされたことにより導電性を有する能動領域と、
   前記能動領域のゲート電極の延在方向中央部に設けられ、不純物がドープされていない非導電領域とを含み、
   前記各ゲート電極に対するゲート電極の延在方向における前記非導電領域が占める割合が、前記ゲート電極の配列方向における端部よりも中央部分において大きく、
   前記能動領域が、前記非導電領域の周囲に連続的に設けられていることを特徴とする電界効果トランジスタ。
2. 請求項１に記載の電界効果トランジスタにおいて、
   前記各ゲート電極に対するゲート電極の延在方向における前記非導電領域が占める割合は、前記ゲート電極の配列方向における中央部分から端部にかけて徐々に小さくなることを特徴とする電界効果トランジスタ。

Images