JP5115578B2 - 多層配線板及び多層配線板の製造方法 - Google Patents

多層配線板及び多層配線板の製造方法 Download PDF

Info

Publication number
JP5115578B2
JP5115578B2 JP2010072931A JP2010072931A JP5115578B2 JP 5115578 B2 JP5115578 B2 JP 5115578B2 JP 2010072931 A JP2010072931 A JP 2010072931A JP 2010072931 A JP2010072931 A JP 2010072931A JP 5115578 B2 JP5115578 B2 JP 5115578B2
Authority
JP
Japan
Prior art keywords
layer
conductor
wiring board
multilayer wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010072931A
Other languages
English (en)
Other versions
JP2011205014A (ja
Inventor
博幸 上松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010072931A priority Critical patent/JP5115578B2/ja
Priority to US13/069,741 priority patent/US20110232942A1/en
Publication of JP2011205014A publication Critical patent/JP2011205014A/ja
Application granted granted Critical
Publication of JP5115578B2 publication Critical patent/JP5115578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、内層回路を有する多層配線板及び多層配線板の製造方法に関する。
近年、回路基板は、高密度化が進んでいる。回路を高密度で実装できる基板として、板状部材に複数の層の配線を形成した多層配線板が提案されている。
例えば、特許文献1には、内層回路を有する多層印刷配線板において、少なくとも1層の内層回路上には上層と層間接続するビアのビア受けランドと、配線回路とが設けられた多層印刷配線板が記載されている。なお、特許文献1に記載の多層印刷配線板(多層配線回路板)は、内層回路をビア受けランドの厚みをTv、配線回路の厚みをTl、内装回路上に積層される層間絶縁樹脂厚をTrとすると、Tr>Tv>Tlとすることで、配線微細化およびビアの小径化にともなってビアフィリング性あるいはビア孔内への着きまわり性と、層間絶縁信頼性を両立させることができると記載されている。
特開2009−239184号公報
特許文献1に記載されているように、ビアと接続される配線を他の配線よりも高くすることで、ビアの径を小さくすることができ、ビアと配線とをより確実に接続させることができる。しかしながら、この場合、他の配線に比べビアと接続される配線には、製造時や使用時の熱変化等により生じる応力が高い負荷としてかかる。このような、大きな負荷が作用すると、配線に変形等が生じ、配線に不具合が生じるおそれがある。
本発明は、上記に鑑みてなされたものであって、故障が発生しにくく、信頼性の高い多層配線板及びその多層配線板を製造する多層配線板の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、基板と、前記基板上に配置された第1導電体、前記第1導電体の前記基板から離れた面に積層された第2導電体、及び前記第1導電体と前記第2導電体との間に配置された応力緩和層を備えるランドと、前記ランドと接し、前記ランドと電気的に接続されている接続部と、を有することを特徴とする。
ここで、前記応力緩和層は、樹脂で構成されていることが好ましい。
また、前記応力緩和層は、前記第1導電体と前記第2導電体の重なる面の外縁側に配置されていることが好ましい。
また、前記応力緩和層は、前記第1導電体と前記第2導電体の重なる面における、内側の端部が、外縁から中心までの距離の2%以上90%以下の一部に配置されていることが好ましい。
また、前記応力緩和層は、前記基板に平行な面上において、少なくとも一部が、前記第1導電体と前記第2導電体の重なる面から突出していることが好ましい。
また、前記基板上に配置され、かつ前記第2導電体が積層されていない第1導電体をさらに有し、前記応力緩和層は、前記第2導電体が積層されていない第1導電体上にも配置されていることが好ましい。
上述した課題を解決し、目的を達成するために、本発明は、多層配線板の製造方法であって、一方の面に第1金属層が配置され、他方の面に第2金属層が配置された板状の基板の、前記第1金属層が配置された面に樹脂層を接着するステップと、前記第1金属層及び前記基板を貫通し、前記第2金属層まで延在する穴を形成するステップと、少なくとも前記穴の周囲の前記樹脂層を残して、前記樹脂層をパターニングするステップと、前記穴、前記第1金属層及び前記樹脂層に金属を充填するステップと、を有することを特徴とする。
また、前記金属を充填した後、前記充填した金属上にパターニングされた充填金属用樹脂層を形成するステップと、前記樹脂層と前記充填金属用樹脂層とをマスクとして、前記充填した金属と、前記第1金属層とを除去するステップと、をさらに有することが好ましい。
本発明にかかる多層配線板及び多層配線板の製造方法は、大きな負荷が作用しても、配線層に力が集中することを抑制することができ、回路板として、故障が発生しにくく、信頼性を高くすることができるという効果を奏する。
図1は、多層配線板の一実施例の概略構成を示す断面図である。 図2は、図1に示す多層配線板のII−II線断面図である。 図3は、図1に示す多層配線板のIII−III線断面図である。 図4は、多層配線板の他の実施例の概略構成を示す断面図である。 図5は、多層配線板の他の実施例の概略構成を示す断面図である。 図6−1は、ランドに接続されているビアと関係の一例を示す模式図である。 図6−2は、ランドに接続されているビアと関係の一例を示す模式図である。 図6−3は、ランドに接続されているビアと関係の一例を示す模式図である。 図7−1は、多層配線板の製造方法の一例を説明するための説明図である。 図7−2は、多層配線板の製造方法の一例を説明するための説明図である。 図7−3は、多層配線板の製造方法の一例を説明するための説明図である。 図7−4は、多層配線板の製造方法の一例を説明するための説明図である。 図7−5は、多層配線板の製造方法の一例を説明するための説明図である。 図7−6は、多層配線板の製造方法の一例を説明するための説明図である。 図7−7は、多層配線板の製造方法の一例を説明するための説明図である。 図7−8は、多層配線板の製造方法の一例を説明するための説明図である。 図7−9は、多層配線板の製造方法の一例を説明するための説明図である。 図7−10は、多層配線板の製造方法の一例を説明するための説明図である。 図7−11は、多層配線板の製造方法の一例を説明するための説明図である。 図7−12は、多層配線板の製造方法の一例を説明するための説明図である。 図7−13は、多層配線板の製造方法の一例を説明するための説明図である。 図7−14は、多層配線板の製造方法の一例を説明するための説明図である。 図7−15は、多層配線板の製造方法の一例を説明するための説明図である。 図7−16は、多層配線板の製造方法の一例を説明するための説明図である。 図7−17は、多層配線板の製造方法の一例を説明するための説明図である。 図8−1は、多層配線板の製造方法の他の例を説明するための説明図である。 図8−2は、多層配線板の製造方法の他の例を説明するための説明図である。 図8−3は、多層配線板の製造方法の他の例を説明するための説明図である。 図8−4は、多層配線板の製造方法の他の例を説明するための説明図である。 図8−5は、多層配線板の製造方法の他の例を説明するための説明図である。
以下、本発明につき図面を参照しつつ詳細に説明する。なお、下記の発明を実施するための形態(以下、実施例という)により本発明が限定されるものではない。また、下記実施例における構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、下記実施例で開示した構成要素は適宜組み合わせることが可能である。
図1は、多層配線板の一実施例の概略構成を示す断面図である。図1に示すように多層配線板(多層配線回路板)10は、基板12と、第1配線層14と、第2配線層16と、ランド18と、ビア20と、応力緩和層22と、樹脂層24と、第3配線層26と、金属層28と、ビア30とを有する。
基板12は、回路となる配線が形成される板状部材である。基板12は、絶縁性の材料、例えば樹脂で形成されている。なお、基板12を形成する樹脂材料としては、種々の絶縁性の樹脂材料を用いることができるが、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂(BTレジン)、ポリフェニルエーテル(ポリフェニレンエーテルオキサイド)樹脂(PPE,PPO)、シアネートエステル樹脂、エポキシ+活性エステル硬化樹脂、ポリフェニレンエーテル樹脂(ポリフェニレンオキサイド樹脂)、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂(PPS)、ポリエーテルイミド樹脂(PEI)、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂(PEEK)、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂を用いることができる。また基板12には、上述した樹脂を単体で用いてもよいが、上述した樹脂にシリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミニウムウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、上述した樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、スズ、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち、少なくとも1種類の金属を含む金属酸化物粉末を添加した材料、さらに、上述した樹脂を、ガラス繊維、アラミド繊維、不織布等に含浸させた材料等を用いることができる。なお、基板は、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
第1配線層14は、低層配線部14aと高層配線部14bとを含み、基板12の一方の面に形成されている。低層配線部14aは、銅等の導電体で形成されており、基板12の一方の面に配置されている。高層配線部14bは、低層配線部14aよりも厚みの厚い配線であり、低層配線部14aの配線部の上に、一定厚みの配線部として積層されている。なお、高層配線部14bは、めっき等により作製することができる。以上のように、第1配線層14は、低層配線部14aのみが配置された部分と、低層配線部14aに高層配線部14bが積層された部分とで有することで、高さの異なる2種類の配線を有する。なお、本実施形態において、低層配線部14aは、上面(基板12とは反対側の面)の一部(図1では、上面の異なるハッチングで示す部分)が粗化されている。
第2配線層16は、基板12の第1配線層14が形成されている面とは反対側の面に形成されている。第2配線層16は、一定厚みの配線パターンであり、銅等の導電体で形成されている。なお、第1配線層14、第2配線層16に用いる金属としては、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、スズ(Sn)、クロム(Cr)、アルミニウム(Al)、タングステン(W)等を用いることができる。なお、導電率とコストとの関係から、金属膜としては銅を用いることが好ましい。
ランド18は、第1配線層14のうち、後述するビア20またはビア30に対応して形成されている部分である。また、ランド18は、金属等の導電体(本実施例では、低層配線部14a及び高層配線部14bと同じ金属)で形成されている。つまり、ランド18のうち、低層配線部14aに対応する高さ領域は、低層配線部14aと同一の金属材料で形成され、低層配線部14aよりも高い領域は、高層配線部14bと同一の材料で形成されている。つまり、ランド18は、後述するビア20またはビア30に対応する部分に、高層配線部14bが配置されている部分(つまり、低層配線部14aと高層配線部14bとを合わせた厚み)と略同じ厚みで形成されている金属部である。また、ランド18は、低層配線部14aまたは高層配線部14bの一部と一体で設けられている。また、ランド18は、基板12の表面と平行な面における面積が、接触しているビア20及び/またはビア30よりも大きい。
ビア20は、基板12を貫通して設けられており、一方の端部がランド18と接触し、他方の端部が第2配線層16と接触している。ビア20は、接触しているランド18と接触している第2配線層16とを電気的に接続している、つまり導通させている。ここで、ランド18は、第1配線層14と接続している。したがって、ビア20は、ランド18を介して第1配線層14の一部と、第2配線層16の一部とを導通させている。
以下、図1から図3を用いて、応力緩和層22について説明する。ここで、図2は、図1に示す多層配線板のII−II線断面図であり、図3は、図1に示す多層配線板のIII−III線断面図である。なお、図2では、応力緩和層22とランド18との関係を明確にするため、応力緩和層22の一部の図示を省略する。また、図3でも、応力緩和層22と低層配線部14aとの関係を明確にするため、応力緩和層22の一部の図示を省略する。なお、図2及び図3は、図1に示すように、基板と並行な方向の断面図である。
応力緩和層22は、図1、図2及び図3に示すように、ランド18の内部と低層配線部14a表面に配置されている。応力緩和層22は、図1及び図2に示すように、基板12の表面に平行な方向においてランド18のビア20が形成されていない領域で、かつ、基板12の厚み方向において、低層配線部14aの表面(つまり、基板12と接触している面とは反対側の面)に配置されている。つまり、応力緩和層22のランド18の内部に設けられている部分は、低層配線部14aを形成する金属と、高層配線部14bの金属との間に配置されている。また、図2に示すように、応力緩和層22のランド18の間に設けられている部分は、ランド18の表面に平行な面における面積が、ランド18よりも広い面積となる。つまり、応力緩和層22は、外周部分がランド18からはみ出している。また、応力緩和層22は、図1及び図3に示すように、低層配線部14aの表面(つまり、基板12と接触している面とは反対側の面)に配置されている。応力緩和層22の低層配線部14aの表面に設けられている部分は、低層配線部14aの表面に平行な面における面積が、低層配線部14aよりも広い面積となる。応力緩和層22としては、エポキシ樹脂、硬化剤、芳香族ポリアミド樹脂ポリマー等で構成され、高弾性や高靭性を示す樹脂材料を用いることができる。ここで、応力緩和層22には、伸び率が30%以上40%以下の樹脂材料を用いることが好ましい。伸び率を30%以上とすることで、導電層の密着性を高くすることができ、かつ、40%以下とすることで、応力を緩和する効果をより適切に得ることができる。伸び率とは、引張り強度試験(JIS K7113)において破壊にいたるまでの伸び(引張破壊伸び)を百分率で示す。
樹脂層24は、基板12の第1配線層14側の面に配置されている。樹脂層24は、後述するビア30の形成領域以外は、第1配線層14の全面を覆っている。樹脂層24は、絶縁性の材料で形成されている。第3配線層26は、樹脂層24の基板12側とは反対側の面に配置されている。
第3配線層26は、樹脂層24の基板12側とは反対側の面に設けられている。なお、第3配線層26は、図1では、板状となっているが、配線パターンである。また、第3配線層26の上面(樹脂層24と接触している面とは反対側の面)には、金属層28がさらに積層されている。なお、金属層28は、後述するビア30の形成の際に第3配線層26に積層されるめっきである。本実施例では、金属層28がある構成としたが、本発明はこれに限定されず、金属層28がない構成としてもよい。
ビア30は、樹脂層24を貫通して設けられており、一方の端部がランド18と接触し、他方の端部が第3配線層26と接触している。ビア30は、接触しているランド18と接触している第3配線層26とを電気的に接続している、つまり導通させている。ここで、ランド18は、第1配線層14と接続している。したがって、ビア30は、ランド18を介して第1配線層14の一部と、第3配線層26の一部とを導通させている。なお、ビア30には、図1中左側に示すように、ランド18のビア20の厚み方向の延長線上の領域(つまり、基板12の表面と平行な面における位置がビア20の一部と重なる領域)に設けたビア30や、図1中略中央に示すように、ランド18のビア20の厚み方向の延長線上ではない領域(つまり、基板12の表面と平行な面における位置がビア20とは重ならない領域)に設けたビア30がある。
本実施例の多層配線板10は、以上のように、応力緩和層22を設けたことで、ビア30からランド18への力を応力緩和層22で吸収することができる。これにより、ランド18の一部、特に、ランド18を構成する2つの金属部(低層配線部14aと、その上側に対応する配線部)の境界面(つまり、ランド18と配線層14)に応力が集中しても、応力緩和層22が変形し応力の影響を小さくすることができる。以上より、ランド18の変形を抑制することができ、故障を発生しにくくすることができる。
また、ランド18に変形しやすい応力緩和層22を設けることで、熱膨張等によりランド18が変形しても、その変形にあわせて、応力緩和層22が変形するため、ランド18の一部に応力が集中することを抑制できる。
さらに、低層配線部14a(高層配線部14bが積層されていない低層配線部14a)の上面にも応力緩和層22を設けることで、低層配線部14aを保護することができる。具体的には、樹脂層24を介して低層配線部14aに荷重が付与された場合も、応力緩和層22が変形して、一定の応力を吸収する。また、低層配線部14aが熱膨張した場合、他の部材が熱膨張して変形した場合も、上記のランド18の場合と同様に、応力緩和層22が変形して、変位(低層配線部14aと他の部材との相対位置のずれ)を吸収するため、低層配線部14aに加わる応力をより少なくすることができる。
また、応力緩和層22をランド18の一部から突出した形状とすることで、つまり外周をランド18よりも大きくすることで、応力緩和層22を変形しやすくすることができる。これにより、ランド18にかかる応力を適切に吸収することができる。
なお、上記効果を得ることができるため、応力緩和層22は、低層配線部14aの上面にも設けることが好ましいが、応力緩和層22は、ランド18に対応する領域のみに設けてもよい。
また、多層配線板10は、応力緩和層22を低層配線部14aの全面に設けない場合は、低層配線部14aのうち、ランド18と接続しており、かつ、ランド18と一定距離以内にある部分の上面(樹脂層24に覆われている面)に、応力緩和層22を設けることが好ましい。これにより、応力が集中しやすい領域に応力緩和層22を配置することができ、故障を発生させにくくすることができる。
ここで、上記実施例では、ランドの上にさらに配線パターンを形成し、ランドの上面にビアを接続させる構成としたが、ランドの上面に接触させる対象物は、これに限定されない。つまり、ランドと接し、ランドと電気的に接続される部材は、ビアに限定されない。図4は、多層配線板の他の実施例の概略構成を示す断面図である。なお、図4に示す多層配線板10aは、一部の構成以外は、多層配線板10と同様の構成である。そこで、多層配線板10aのうち、多層配線板10と同様の構成には、同様の符号を付してその詳細な説明を省略し、以下、多層配線板10aに特有の構成について重点的に説明する。
多層配線板10aは、基板12と、第1配線層14と、第2配線層16と、ランド18と、ビア20と、応力緩和層22と、樹脂層24と、樹脂層40と、電子部品42と、はんだ44と、を有する。なお、基板12と、第1配線層14と、第2配線層16と、ランド18と、ビア20と、応力緩和層22と、樹脂層24とは、上述した多層配線板10の各部と同様であるので、詳細な説明は、省略する。
樹脂層40は、樹脂層24の基板12側とは反対側の面に設けられている。樹脂層40は、絶縁性材料で形成されている。さらに、電子部品42は、樹脂層40の基板12(樹脂層24)側とは反対側の面に設けられている。さらに、はんだ44は、電子部品42とランド18との間の樹脂層40及び樹脂層24を貫通して配置されている。はんだ44は、電子部品42とランド18とを導通させる。なお、はんだ44が配置されている樹脂層40及び樹脂層24の開口は、表面開口部46となる。樹脂層40及び樹脂層24に表面開口部46を形成することで、ランド18の表面を露出させることができる。
多層配線板10aは、以上のように、樹脂層40の上に、電子部品42が配置されている。また、電子部品42がランド18にはんだ44で接続されている。このため、多層配線板10aは、基板12の最表面に配置され、ランド18は、表面開口部46を介して外部の部品と接続される。多層配線板10aのように、ランド18がはんだ44で電子部品42と接続される場合でも、ランド18に応力緩和層22を設けることで、上述した場合と同様の効果を得ることができる。また、応力緩和層22を低層配線部14aの上面に設けることによる効果も同様にして得ることができる。つまり、ランド18と接触し、ランド18の一部に力を作用させる部材が配置される場合は、応力緩和層を設けた構成とすることで、上記の効果を得ることができる。
また、上記実施例では、ランドの下に配置されるビアと、ランドの上に配置されるビアとの関係を特に記載しなかったが、種々の構成とすることができる。以下、図5、図6−1から図6−3を用いて説明する。ここで、図5は、多層配線板の他の実施例の概略構成を示す断面図である。図6−1から図6−3は、それぞれ、ランドに接続されているビアと関係の一例を示す模式図である。なお、図5に示す多層配線板10bは、一部の構成以外は、多層配線板10と同様の構成である。そこで、多層配線板10bのうち、多層配線板10と同様の構成には、同様の符号を付してその詳細な説明を省略し、以下、多層配線板10bに特有の構成について重点的に説明する。
多層配線板10bは、基板12と、第1配線層14と、第2配線層16と、ランド18と、ビア20、20´と、応力緩和層22と、樹脂層24と、第3配線層60と、ビア62とを有する。なお、基板12と、第1配線層14と、第2配線層16と、ランド18と、ビア20と、応力緩和層22と、樹脂層24とは、上述した多層配線板10の各部と同様であるので、詳細な説明は、省略する。
第3配線層60は、樹脂層24の基板12側とは反対側の面に設けられている。なお、第3配線層60は、配線パターンが異なるのみで、基本的な構成は、第3配線層26と同様である。ビア62は、樹脂層24を貫通して設けられており、一方の端部がランド18と接触し、他方の端部が第3配線層60と接触している。ビア62は、接触しているランド18と接触している第3配線層60とを電気的に接続している。
また、多層配線板10bは、ビア20´の径がビア20の径よりも細い。ここで、ビアの径とは、ビアの断面(基板の表面に平行な面)の径である。このように、多層配線板10bは、ビアの径が形成される位置によって異なる径となっている。
多層配線板10bのように、ビアの形状を位置によって異なる形状としても、応力緩和層22を設けることで、多層配線板10と同様の効果を得ることができる。
なお、ビア62とビア20とは、図6−1から図6−3に示す関係となっても同様である。図6−1に示すビア62aは、ビア20a(つまり、ランド18a)に近づくにしたがって径が細くなる形状である。また、ビア20aは、ビア62a(つまり、ランド18a)から離れるにしたがって、径が細くなる形状である。また、ビア62aは、ランド18aとの接触部(ビアボトム)の径が、ビア20aのランド18a側の端部(ビアトップ)の径よりも大きい形状となっている。
ビア62aとビア20aの関係となった場合でも、応力緩和層22aを設けることで、ビア62aから付与される応力がランド18aに集中することを抑制することができる。特に、この場合は、ビア20aの径が細いため、ビア20aとランド18aとの接続点にかかる負荷がおおきくなる。そのため、応力緩和層22aを設けることの効果をより大きく得ることができる。
次に、図6−2に示すビア62bも、ビア20bに近づくにしたがって径が細くなる形状であり、また、ビア20bは、ビア62bから離れるにしたがって、径が細くなる形状である。また、ビア62bは、ランド18bとの接触部(ビアトップ)の径が、ビア20bのランド18b側の端部(ビアトップ)の径と同等の形状となっている。ビア62bとビア20bの関係となった場合でも、応力緩和層22bを設けることで、ビア62bから付与される応力がランド18bに集中することを抑制することができる。
次に、図6−3に示すビア62cも、ビア20cに近づくにしたがって径が細くなる形状であり、また、ビア20cは、ビア62cから離れるにしたがって、径が細くなる形状である。また、ビア62cは、ランド18cとの接触部(ビアトップ)の径が、ビア20cのランド18c側の端部(ビアトップ)の径よりも小さい形状となっている。ビア62cとビア20cの関係となった場合でも、応力緩和層22cを設けることで、ビア62cから付与される応力がランド18cに集中することを抑制することができる。
なお、図6−1から図6−3に示す例では、ビア62とビア20とを比較したが、ビア62(ランド18の上側に配置されたビア)と、応力緩和層22の内径との関係が上記関係を満たすようにすることでも同様の効果を得ることができる。つまり、ビア20のビアトップの径を、応力緩和層22の内径に代えて上記関係を満たすようにしても、上記効果と同様の効果を得ることができる。さらに、図6−1から図6−3に示すビア62とビア20との関係を比較した場合、図6−1の関係である場合、つまり、ビア62ランド18との接触部(ビアボトム)の径が、ビア20のランド18側の端部(ビアトップ)の径よりも大きい形状とすることで、により顕著な応力緩和効果が得られる。
ここで、応力緩和層22は、厚みを0.5μm以上5μm以下とすることが好ましい。厚みを0.5μm以上とすることで、樹脂層と金属ビア間で生じる線膨張差を緩和でき、5μm以下とすることで、樹脂層の形成工程で負荷を軽減ができる。
ここで、応力緩和層は、ランドの外周側に配置することが好ましい。さらに、応力緩和層は、基板の表面に平行な平面上において、ビアの外周を囲うように配置することが好ましい。これにより、ランド内の電気抵抗を低く維持しつつ、ランドの耐久性を向上させることができる。
応力緩和層は、ランドを構成する低層配線部に対応する部分(第1導電体)とその上の配線部分(第2導電体)との重なる面における、内側の端部が、外縁から中心までの距離の2%以上90%以下の一部に配置されていることが好ましい。応力緩和層の内側の端部位置を、外縁から中心までの距離の2%以上となる位置とすることで、応力緩和層の中央部開口径は、ランド下層のビア径よりも大きくすることができ、90%以下となる位置とすることで、ランドの接続抵抗を一定以下とすることができる。
また、応力緩和層は、ランドの外周の全周に設ける必要はないが、外周の30%以上設けることが好ましい。応力緩和層をランドの外周の30%以上とすることで、上記効果を好適に得ることができる。また、応力緩和層は、ランドと低層配線層との連結部の周辺に設けることが好ましい。これにより、応力の集中をより適切に低減することができる。
また、ランドの径と、ビアの径との関係も一定範囲にすることが好ましい。例えば、ランドの直径を0.5mmとする場合は、ビアの直径を0.05mm以上0.08mm以下とすることが好ましい。つまり、ランドの径は、ビアの径の6.26倍以上10倍以下とすることが好ましい。これにより、ランドとビアの耐久性を高く維持しつつ、電気抵抗も一定以下に維持することができる。
次に、図7−1から図7−17を用いて、多層配線板の製造方法について説明する。図7−1から図7−17は、それぞれ多層配線板の製造方法の一例を説明するための説明図である。なお、多層配線板は、マニピュレータや、半導体プロセス機能等、種々の機能を備える製造装置により製造することができる。なお、製造装置は、複数の装置に分離されていてもよい。また、各装置間の搬送や、部品の設置は、作業者が行っても良い。
まず、図7−1に示すように、一方の面に金属膜(金属箔)104が配置され、他方の面に金属膜(金属箔)106が配置された基板102と、プライマー付き金属箔108と、を準備する。ここで、金属膜104、106が配置された基板102としては、両面CCL(Copper Clad Laminate)を用いることができる。なお、金属膜としては、上述した配線と同様に、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、スズ(Sn)、クロム(Cr)、アルミニウム(Al)、タングステン(W)等を用いることができる。また、基板102は、金属膜106が粗化処理されている(図7−1では、金属膜106の粗化処理されが部分を他の部分とは異なるハッチングで示す。)。なお、粗化処理やフラットボンド(イミダゾール系の樹脂からなる防錆処理)を行うことができる。なお、粗化処理は、行わなくてもよい。また、プライマー付き金属箔108は、プライマー110と金属箔112とが一体となった金属箔112の一面にプライマー110が付着した板状部材である。なお、プライマー付き金属箔108としては、片面CCL構造を有する板状部材を用いることができる。なお、プライマー110は、樹脂(例えば、エポキシ樹脂)、硬化剤、芳香族ポリアミド樹脂ポリマー等で構成された樹脂を用いることができる。また、プライマー110の厚みは特に限定されないが、例えば、0.1μm以上5μm以下とすることができる。また、金属箔112は、例えば、厚さを0.1μm以上12μm以下とすることができる。
製造装置は、図7−1に示す基板102の金属膜106側の面に、プライマー付き金属箔108のプライマー110を接するように配置する。その後、プライマー110を硬化させることで、図7−2に示すように、プライマー110と金属膜106とが接合された状態とする。これにより、基板102の金属膜106上には、プライマー110と金属箔112とが積層された状態となる。
製造装置は、その後、UV−YAGレーザや、ダイレクトCOレーザを、積層体に金属箔112側から所定の位置に照射し、図7−3に示すように、積層体に、穴114を形成する。ここで、穴114は、金属箔112a、プライマー110a、金属膜106aを貫通し、基板102aの一部まで延在している。製造装置は、その後、COレーザ等を用い、形成した穴をさらに掘り進め、図7−4に示すように穴114aを金属膜104に到達した状態とする。なお、穴114aは、金属膜104に到達していればよく、金属膜104を貫通していない。なお、穴114aは、最終的にはビアが形成される穴となる。なお、本実施例では、穴を2段階で形成したが、本発明はこれに限定されず1段階で形成してもよい。また、製造装置は、穴114aの表面をエッチングにより粗化処理を行なう工程を備えることが好ましい。このように、穴114aを粗化することで、ビア形成時に金属との密着性を高くすることができる。
製造装置は、その後、図7−5に示すように、穴114aが形成された積層体の金属箔112aの上に、レジスト116の一面に金属箔117が配置されたドライフィルムを積層する。なお、製造装置は、金属箔117と金属箔112aとを接合する。つまり、レジスト116が基板102aと最も離れた位置に配置されるように、ドライフィルムを積層体に貼り付ける。ここで、金属箔117は、穴114aに対向する部分が、開口となっている。
製造装置は、ドライフィルムを積層体に貼り付けた後、図7−6に示すように、レジスト116に対向する面にマスク118を配置し、レジスト116を露光する。これにより、レジスト116は、一部が露光済みレジスト116aとなり、残りが未露光レジスト116bとなる。なお、マスク118は、金属膜106上にプライマー110を残す領域が露光領域となるように開口が形成されている。また、レジスト116は、露光された部分が現像時に残り、未露光の部分が現像により除去される。
製造装置は、レジスト116を露光した後、マスク118を外し、積層体を現像する。これにより、積層体は、図7−7に示すように、積層体には、露光済みレジスト116aのみが残り、未露光レジスト116bが除去される。その後、製造装置は、露光済みレジスト116aをマスクとして、露光済みレジスト116aが配置されていない金属箔117と金属箔112aとをエッチングにより除去する。これにより、積層体は、図7−8に示すように、露光済みレジスト116aのパターンにしたがって、金属箔117aと金属箔112aが一部除去され、プライマー110aの一部が露出した状態となる。
製造装置は、その後、図7−9に示すように、積層体から露光済みレジスト116aを除去する。その後、製造装置は、金属箔117bと金属箔112bとをマスクとして、プライマー110aの一部、具体的には、金属箔112bに覆われていない部分を除去し、図7−10に示すように、プライマー110bとする。なお、プライマーの除去は、レーザビーム、ウェットブラストメディア、デスミアメディアの媒体を照射することで、プライマーの一部をエッチングし、除去する。
製造装置は、その後、無電解めっきで積層体の表面に金属膜を形成し、その後電解めっきで、金属膜を成長させることで、図7−11に示すように、積層体にめっき部120を形成する。ここで、めっき部120は、穴114aを埋め、かつ、基板102aの金属膜106a側の表面の全面を覆うように形成される。なお、めっき部120は、無電解めっきのみで形成してもよい。
製造装置は、その後、図7−12に示すように、めっき部120の表面にレジスト122を設ける。その後、製造装置は、図7−13に示すように、レジスト122の表面に対向する面にマスク124を配置して、レジスト122を露光する。これにより、レジスト122は、一部が露光済みのレジスト122aとなり、残りが未露光のレジスト122bとなる。なお、マスク124は、めっき部120のうち、積層体に残すめっき部120に対応する領域のレジストが露光されるように、開口が形成されている。またレジスト122は、露光されることで、現像されても溶けない性質となる。
製造装置は、その後、積層体を現像することで、図7−14に示すように、露光済みのレジスト122aをめっき部120の表面に残し、未露光のレジスト122bは、積層体から除去する。その後、製造装置は、レジスト122aをマスクとして、エッチング処理を行う。なお、エッチング処理としては、ウェットエッチングを用いることができる。これにより、積層体は、図7−15に示すように、露光済みのレジスト122aが配置されていない部分のめっき部が除去される。また、金属膜106aのうち、露光済みのレジスト122aが配置されておらず、かつ、プライマー110bも配置されていない領域も除去される。これにより、積層体には、基板102aに、金属膜106bと、プライマー110b、金属箔112c、金属箔117c、めっき部120a、露光済みのレジスト122aが積層された状態となる。また、基板102aの金属膜106bが配置されている面のとは反対側の面には、金属膜104が配置されている。
製造装置は、その後、図7−16に示すように、積層体から露光済みのレジスト122aを除去する。製造装置は、その後、樹脂層をビルドアップして、積層体の表面を平坦化した後、金属層を積層することで、図7−17に示すように、樹脂層126と金属層128が積層される。
製造装置は、その後、穴(ビア)の形成と、めっき、配線パターンの形成を行うことで、上述した多層配線板10を形成する。
上述したような製造方法により、位置により基板の厚みが異なる配線パターンを作製することができる。つまり、金属膜106bのみが残る部分が低層配線部となり、金属膜106bとめっき部120aが残る部分が高層配線部、またはランドとなる。具体的には、ビアの周囲に形成された部分がランドとなる。これにより、高さの異なる配線部をより効率よく製造することができる。具体的には、ウェットエッチングは一回で製造することができる。
また、上述した製造方法によれば、ランドの周囲にプライマー110bを残すことができ、プライマー110bを応力緩和層として用いることができる。これにより、上述した効果を得ることができる多層配線板を効率よく製造することができる。また、上述した方法で製造することで、低層配線層の上に、基板に平行な面における幅が、低層配線層よりも広い応力緩和層を形成することができ、また、ランドから一部が露出した応力緩和層を形成することもできる。なお、低層配線層と応力緩和層との大きさの関係は、エッチングの条件を調整することで、また、マスクの形状を調整することで、種々の関係にすることができる。
なお、上記実施例では、低層配線層上のプライマーを残したが、プライマーは、図7−16に示す工程の後に除去することも可能である。
また、ビアとなる穴を形成する順序も上記に限定されず、例えば、図7−8の工程の後、図7−9の工程の後、図7−10の工程の後に行うことも可能である。
ここで、上記実施例では、プライマーを残すことで、応力緩和層を形成したが、応力緩和層を備える多層配線板の製造方法は、これには限定されない。以下、図8−1から図8−5を用いて、多層配線板の製造方法の他の例を説明する。ここで、図8−1から図8−5は、夫々、多層配線板の製造方法の他の例を説明するための説明図である。
まず、本実施例でも、上記と同様に、図8−1に示すように、一方の面に金属膜(金属箔)204が配置され、他方の面に金属膜(金属箔)206が配置された基板202を準備する。
次に、製造装置は、図8−2に示すように、上記と同様の方法で、UV−YAGレーザや、ダイレクトCOレーザ、COレーザ等を用い、積層体に金属膜206側から所定の位置に照射し、積層体の基板202a、金属膜206aを通過し、金属膜204に到達した穴208を形成する。なお、穴208も金属膜204に到達していればよく、金属膜204を貫通していない。なお、穴208は、最終的にはビアが形成される穴となる。
次に、製造装置は、図8−3に示すように、積層体の金属膜206a側の面に板状のプライマー210を配置する。なお、プライマー210は、図8−3に示すように、プライマー210を支持する金属層212を用いて、プライマー210を金属膜206aに貼り付け(接着、接合)させる。なお、金属層212は、プライマー210を金属膜206aに貼り付けた後、積層体から取り外す(はがす)。これにより、金属膜206aの表面には、プライマー210だけが残る状態となる。
製造装置は、その後、図8−4に示すように、プライマー210の上面にレジスト214を配置する。さらに、レジスト214に対向する面にマスク216を配置し、露光する。これにより、レジスト214のうち、マスク216の開口に対応する領域は、露光された状態となる。なお、本実施例では、応力緩和層を配置する領域、及び、低層配線部を形成する領域レジストのみを露光する。
製造装置は、その後、積層体に対し、現像処理を行うことで、図8−5に示すように、レジスト214とプライマー210の一部のみ(レジスト214a、プライマー210a)が金属膜206a上に残った状態となる。つまり、積層体を現像処理することで、レジスト214の一部と共にプライマー210の一部も除去される。なお、レジスト214とプライマー210は、対応する部分が除去される。つまり、プライマー210は、レジスト214のうち、露光された部分であるレジスト214aをマスクとして、エッチングされた状態となる。製造装置は、図8−5に示すようにプライマー210aを形成した後、積層体からレジスト214aを、除去する。その後、製造装置は、上述した図7−11以降の処理を行うことで、上述した製造方法と同様に、応力緩和層を設けることができる。
なお、図8−1から図8−5に示す方法では、現像時に基板202aの穴208に露出している表面部分をエッチングにより粗化し、図8−2と図8−3の工程の間に無電解めっきを行うようにしてもよい。
また、製造方法は、上記にも限定されず、穴を形成した後、プライマー付き金属箔108を積層させ、上記と同様の方法で、一部のプライマーを除去することで、応力緩和層を形成するようにしてもよい。
以上のように、本発明にかかる多層配線板及び多層配線板の製造方法は、内層回路を有する配線板に有用である。
10、10a、10b 多層配線板
12 基板
14 第1配線層
14a 低層配線部
14b 高層配線部
16 第2配線層
18 ランド
20、62 ビア
22 応力緩和層
24 樹脂層
26 第3配線層
28 金属層
30、64 ビア
40 樹脂層
42 電子部品
44 はんだ
60 第3配線層
102 基板
104、106 金属膜
108 プライマー付き金属箔
110 プライマー
112 金属箔
114、114a 穴
116、116a レジスト
117、117a、117b、117c 金属箔
118、212 マスク
120 めっき部
122 レジスト
126 樹脂層

Claims (10)

  1. 基板と、
    前記基板上に配置された第1導電体、前記第1導電体の前記基板から離れた面に積層された第2導電体、及び前記第1導電体と前記第2導電体との間に配置された応力緩和層を備える少なくとも1つのランドと、
    前記基板上に配置され、前記第1導電体と接続された少なくとも1つの他の第1導電体と、
    前記他の第1導電体の少なくとも1つの上に、積層された他の第2導電体と、
    前記ランドと接し、前記ランドと電気的に接続されている接続部と、を有し
    前記応力緩和層は、樹脂で構成されていることを特徴とする多層配線板。
  2. 前記応力緩和層は、前記基板の表面に平行な面上において、前記第1導電体と前記第2導電体とが重なる領域の外縁を含む領域に配置されていることを特徴とする請求項1に記載の多層配線板。
  3. 前記応力緩和層は、前記基板の表面に平行な面上において、前記第1導電体と前記第2導電体とが重なる領域における内側の端部が、前記第1導電体と前記第2導電体とが重なる領域の外縁から中心までの距離の2%以上90%以下の一部に配置されていることを特徴とする請求項2に記載の多層配線板。
  4. 前記応力緩和層は、前記基板に平行な面上において、前記第1導電体と前記第2導電体との間に加え、前記第1導電体と前記第2導電体とが重なる領域よりも外側に突出している部分を備えることを特徴とする請求項1からのいずれか1項に記載の多層配線板。
  5. 前記他の第1導電体の少なくとも1つは、前記他の第2導電体が積層されておらず、
    前記他の第2導電層が積層されていない前記他の第1導電体上に配置された他の応力緩和層をさらに有することを特徴とする請求項1から4のいずれか1項に記載の多層配線板。
  6. 前記他の応力緩和層は、前記応力緩和層が配置されている前記基板の表面に平行な面と同じ面上に配置されていることを特徴とする請求項5に記載の多層配線板。
  7. 前記応力緩和層は、伸び率が30%以上40%以下の樹脂材料が用いられることを特徴とする請求項1から6のいずれか1項に記載の多層配線板。
  8. 前記応力緩和層は、エポキシ樹脂及び芳香族ポリアミド樹脂ポリマーの少なくとも一方が用いられることを特徴とする請求項1から7のいずれか1項に記載の多層配線板。
  9. 請求項1から8のいずれか一項の多層配線板を作成する多層配線板の製造方法であって
    一方の面に前記第1導電体となる第1金属層が配置され、他方の面に第2金属層が配置された板状の基板の、前記第1金属層が配置された面に樹脂層を接着するステップと、
    前記第1金属層及び前記基板を貫通し、前記第2金属層まで延在する穴を形成するステップと、
    少なくとも前記穴の周囲の前記樹脂層を残して、前記樹脂層をパターニングすることで応力緩和層を形成するステップと、
    前記穴、前記第1金属層及び前記樹脂層に金属を充填するステップと、を有することを特徴とする多層配線板の製造方法。
  10. 前記金属を充填した後、前記充填した金属上にパターニングされた充填金属用樹脂層を形成するステップと、
    前記樹脂層と前記充填金属用樹脂層とをマスクとして、前記充填した金属と、前記第1金属層とを除去することで前記穴にランドを形成し、さらに前記第1金属層の上に前記第2導電体を形成するステップと、をさらに有することを特徴とする請求項に記載の多層配線板の製造方法。
JP2010072931A 2010-03-26 2010-03-26 多層配線板及び多層配線板の製造方法 Expired - Fee Related JP5115578B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010072931A JP5115578B2 (ja) 2010-03-26 2010-03-26 多層配線板及び多層配線板の製造方法
US13/069,741 US20110232942A1 (en) 2010-03-26 2011-03-23 Multi-layer wiring board and method of manufacturing multi-layer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010072931A JP5115578B2 (ja) 2010-03-26 2010-03-26 多層配線板及び多層配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2011205014A JP2011205014A (ja) 2011-10-13
JP5115578B2 true JP5115578B2 (ja) 2013-01-09

Family

ID=44655058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010072931A Expired - Fee Related JP5115578B2 (ja) 2010-03-26 2010-03-26 多層配線板及び多層配線板の製造方法

Country Status (2)

Country Link
US (1) US20110232942A1 (ja)
JP (1) JP5115578B2 (ja)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
US5153051A (en) * 1987-11-16 1992-10-06 Motorola, Inc. Multilayer thermoplastic substrate
JPH08172273A (ja) * 1994-12-16 1996-07-02 Hitachi Ltd セラミック配線基板及びその実装構造体
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5885723A (en) * 1996-12-25 1999-03-23 Hitachi Chemical Company, Ltd. Bonding film for printed circuit boards
CA2310765C (en) * 1997-11-19 2005-07-12 Hiroaki Takezawa Stress relaxation type electronic component, a stress relaxation type circuit board, and a stress relaxation type electronic component mounted member
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
US6909180B2 (en) * 2000-05-12 2005-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6831236B2 (en) * 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
TW569653B (en) * 2001-07-10 2004-01-01 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2006173399A (ja) * 2004-12-16 2006-06-29 Sumitomo Bakelite Co Ltd 配線基板
JP4682657B2 (ja) * 2005-03-22 2011-05-11 パナソニック株式会社 弾性表面波デバイス
KR100923895B1 (ko) * 2005-06-13 2009-10-28 이비덴 가부시키가이샤 프린트 배선판
US7525140B2 (en) * 2005-12-14 2009-04-28 Intel Corporation Integrated thin film capacitors with adhesion holes for the improvement of adhesion strength
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
US20080088004A1 (en) * 2006-10-17 2008-04-17 Advanced Chip Engineering Technology Inc. Wafer level package structure with build up layers
US7453148B2 (en) * 2006-12-20 2008-11-18 Advanced Chip Engineering Technology Inc. Structure of dielectric layers in built-up layers of wafer level package
JP5125470B2 (ja) * 2007-12-13 2013-01-23 富士通株式会社 配線基板及びその製造方法
WO2010074121A1 (ja) * 2008-12-25 2010-07-01 三菱電機株式会社 プリント配線板の製造方法
JP4844904B2 (ja) * 2009-03-27 2011-12-28 Tdk株式会社 多層配線板及びその製造方法
TWI392425B (zh) * 2009-08-25 2013-04-01 欣興電子股份有限公司 內埋式線路板及其製造方法

Also Published As

Publication number Publication date
JP2011205014A (ja) 2011-10-13
US20110232942A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
US9793219B2 (en) Semiconductor element built-in wiring board and method for manufacturing the same
US8461459B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN101978799B (zh) 印刷电路板及其制造方法
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP5259240B2 (ja) 多層フレキシブルプリント配線板およびその製造方法
US20150282314A1 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP6880429B2 (ja) 素子内蔵型印刷回路基板及びその製造方法
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
CN101959376B (zh) 多层柔性印刷布线板的制造方法
TWI788346B (zh) 多層印刷電路板
KR101150036B1 (ko) 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
JP7031955B2 (ja) 回路基板の製造方法
US20220248530A1 (en) Wiring substrate
JP7020754B2 (ja) フレキシブルプリント配線板
TWI446843B (zh) 線路板及其製程
WO2007116622A1 (ja) ケーブル部を有する多層回路基板およびその製造方法
JP5115578B2 (ja) 多層配線板及び多層配線板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP7531652B1 (ja) 回路基板、回路基板の製造方法、及び電子機器
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130614

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20131008

LAPS Cancellation because of no payment of annual fees