JP5116735B2 - 符号を構成する方法 - Google Patents
符号を構成する方法 Download PDFInfo
- Publication number
- JP5116735B2 JP5116735B2 JP2009189095A JP2009189095A JP5116735B2 JP 5116735 B2 JP5116735 B2 JP 5116735B2 JP 2009189095 A JP2009189095 A JP 2009189095A JP 2009189095 A JP2009189095 A JP 2009189095A JP 5116735 B2 JP5116735 B2 JP 5116735B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- code
- cost
- parity check
- base matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 124
- 238000000034 method Methods 0.000 claims description 53
- 230000009194 climbing Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 9
- 238000011084 recovery Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 8
- 238000005457 optimization Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 5
- 238000010998 test method Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Description
データの記憶及び通信の分野における基本的な問題は、効率的なエラー訂正符号を構成することである。別段の指定がない限り、以下の説明において「符号」と記載する場合には、いずれもエラー訂正符号を示すものと解されるべきである。
近年、反復方法を使用して復号することができる符号に多大な関心が寄せられている。1つの特に重要な反復復号可能な符号は、1963年にGallagerによって最初に説明された低密度パリティ検査(LDPC)符号である。これについては、非特許文献1及び2003年10月14日にRichardson他に付与された「Methods and apparatus for decoding LDPC codes」と題する特許文献1を参照されたい。
ランダムな構成に基づくLDPC符号は、ハードウェア復号器を製作することに伴う配線の複雑度が非常に高くなるという不利な点を有する。この理由から、より規則的な「準巡回」LDPC(QC−LDPC)符号が開発された。QC−LDPC符号の一例は、非特許文献2、特許文献2、及び特許文献3に説明されている。
用途に応じて、LDPC符号は、「ウォータフォール」(符号しきい値付近のSNR)若しくは「エラーフロア」(高SNR)レジームのいずれか又は双方における性能を最適化するように設計される。低いエラーフロアは、データ記憶装置及び通信システム等の非常に厳しい信頼性要求を有する用途にとって特に重要である。
図2は、所与の基本行列B 210のタナーグラフにおけるサイクルを示している。本発明を理解するには、タナーグラフにおけるサイクルをどのようにして特定することができるのかを理解することが役立つ。9×6基本行列B 210並びに4つのパラメータp1、p2、p3、及びp4が示されている。2つの可能な対応するパリティ検査行列H 211及びH 212も示されている。各パリティ検査行列は、基本行列の関連パラメータp1、p2、p3、及びp4の4つの3×3循環置換部分行列220を有する。これらの4つの行列のパラメータのこれらの2つの可能な選択肢は、
行列211におけるp1=0、p2=1、p3=2、及びp4=1、並びに
行列212におけるp1=0、p2=p3=p4=1
である。
本発明の方法は、「ヒルクライミング」最適化手順である。ヒルクライミングは、多くの解を有するが、いくつかの解は他のものよりも優れている問題を解くのに使用することができる最適化技法である。この手順は、問題のランダム初期解から開始し、小さな変更を反復的に行って、その解を改善するものである。
コスト行列Cは、サイクルの数の加重和の点から、基本行列Bの任意の値を変更して、他の任意の可能な値を有するようにするコストを示す。したがって、任意の基本行列Bについて、下式(7)に示すような、対応するコスト行列が存在する。
0≦j≦J−1、0≦l≦L−1、及び0≦z≦p−1について、
コスト行列cj,l,z=0を求める。
2≦i≦g/2−1について、
i.0≦j≦J−1、0≦l≦L−1、及び0≦z≦p−1について、
x(i) j,l,z=0を設定する。ここで、x(i) j,l,zは、基本行列の要素pj,lが値zを有する場合に結果として生じる長さ2iのサイクルの数のカウントである。
ii.1≦k≦|Si|について、下式の交代和αを求める。
0≦j≦J−1、0≦l≦L−1、及び0≦z≦p−1について、下式の加重和を取る。
Claims (10)
- 符号を構成する方法であって、該符号は、準巡回低密度パリティ検査符号であり、該方法は、
前記符号の基本行列を選択するステップと、
前記基本行列に対応するコスト行列を求めるステップと、
コストの削減を最大にするために、前記基本行列の単一の要素を繰り返し変更するステップと、
前記コストが0であるとき、前記符号のパリティ検査行列を前記基本行列から構成するステップと、
符号化器において、前記パリティ検査行列を使用して情報ブロックを符号語として符号化するステップと
を含み、
前記変更するステップは、ヒルクライミング手順を使用し、
前記コスト行列は、前記基本行列の任意の値を他の任意の可能な値に変更するコストを示す
方法。 - 前記基本行列は、パラメータに従って初期化される請求項1に記載の方法。
- 前記コスト行列は、前記符号のガース、及び前記符号のサイクルに基づく重みベクトルに従って求められる請求項1に記載の方法。
- 前記コスト行列を使用して利得行列を生成し、該利得行列の最大の正の利得を使用して前記削減を生成するステップをさらに含む請求項1に記載の方法。
- 前記基本行列は、前記パラメータに基づいてランダムに選択される請求項2に記載の方法。
- 前記コストは、前記ガース未満の長さを有する前記サイクルの数の関数である請求項3に記載の方法。
- 前記コストは、非所望のサイクルの加重和に基づいている請求項6に記載の方法。
- 前記チャネルは、通信チャネルである請求項1に記載の方法。
- 前記チャネルは、後の回復及び復号に備えて、前記符号化された情報ブロックを記憶媒体上に書き込むステップを含む請求項1に記載の方法。
- チャネルを通じて前記符号語を送信するステップと、
前記情報ブロックを回復するために復号器において前記符号語を復号するステップと
をさらに含む請求項1に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/199,512 US8103931B2 (en) | 2008-08-27 | 2008-08-27 | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
| US12/199,512 | 2008-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010057177A JP2010057177A (ja) | 2010-03-11 |
| JP5116735B2 true JP5116735B2 (ja) | 2013-01-09 |
Family
ID=41727088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009189095A Expired - Fee Related JP5116735B2 (ja) | 2008-08-27 | 2009-08-18 | 符号を構成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8103931B2 (ja) |
| JP (1) | JP5116735B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104980166A (zh) * | 2015-06-20 | 2015-10-14 | 荣成市鼎通电子信息科技有限公司 | 共享存储机制的wpan中准循环ldpc串行编码器 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010019169A1 (en) * | 2008-08-15 | 2010-02-18 | Lsi Corporation | Rom list-decoding of near codewords |
| US8433972B2 (en) * | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
| CN102077173B (zh) | 2009-04-21 | 2015-06-24 | 艾格瑞系统有限责任公司 | 利用写入验证减轻代码的误码平层 |
| US8321746B2 (en) * | 2009-07-30 | 2012-11-27 | Lsi Corporation | Systems and methods for quasi-cyclic LDPC code production and decoding |
| US8464142B2 (en) | 2010-04-23 | 2013-06-11 | Lsi Corporation | Error-correction decoder employing extrinsic message averaging |
| US8499226B2 (en) | 2010-06-29 | 2013-07-30 | Lsi Corporation | Multi-mode layered decoding |
| US8458555B2 (en) | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
| US8504900B2 (en) | 2010-07-02 | 2013-08-06 | Lsi Corporation | On-line discovery and filtering of trapping sets |
| CN101917249B (zh) * | 2010-07-27 | 2012-11-14 | 清华大学 | Qc-ldpc码译码器及其实现方法 |
| CN102790622B (zh) * | 2011-05-19 | 2017-03-15 | 中兴通讯股份有限公司 | 低密度奇偶校验码校验矩阵的构造方法及装置 |
| US8595589B2 (en) * | 2011-09-30 | 2013-11-26 | Mitsubishi Electric Research Laboratories, Inc. | Quasi-cyclic low-density parity-check codes |
| US8499218B2 (en) * | 2011-09-30 | 2013-07-30 | Mitsubishi Electric Research Laboratories, Inc. | System and method for determining quasi-cyclic low-density parity-check codes having high girth |
| US8768990B2 (en) | 2011-11-11 | 2014-07-01 | Lsi Corporation | Reconfigurable cyclic shifter arrangement |
| KR101922990B1 (ko) * | 2011-11-11 | 2018-11-28 | 삼성전자주식회사 | 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법 |
| RU2012146685A (ru) | 2012-11-01 | 2014-05-10 | ЭлЭсАй Корпорейшн | База данных наборов-ловушек для декодера на основе разреженного контроля четности |
| CN104104393A (zh) * | 2013-04-02 | 2014-10-15 | 盐城师范学院 | 一种具有简单迭代码结构的准循环ldpc码设计方法 |
| CN103346802B (zh) * | 2013-06-04 | 2014-12-31 | 上海华力创通半导体有限公司 | Qc-ldpc码的构造方法 |
| CN103731157B (zh) * | 2013-12-16 | 2017-07-07 | 西安邮电大学 | 准循环低密度校验码的联合构造方法 |
| CN104485970B (zh) * | 2014-10-27 | 2017-07-28 | 清华大学 | 单码率、多码率qc‑ldpc码的模板矩阵的构造方法 |
| CN105071818A (zh) * | 2015-08-31 | 2015-11-18 | 四川特伦特科技股份有限公司 | 一种低复杂度ldpc码编码方法 |
| WO2018014249A1 (zh) | 2016-07-20 | 2018-01-25 | 华为技术有限公司 | 低密度奇偶校验码基矩阵生成方法及装置 |
| EP3533145B1 (en) | 2016-11-21 | 2022-04-06 | Huawei Technologies Co., Ltd. | Generation of spatially-coupled quasi-cyclic ldpc codes |
| CN108288967A (zh) * | 2017-01-09 | 2018-07-17 | 电信科学技术研究院 | 一种低密度奇偶校验ldpc码构造方法及装置 |
| RU2740154C1 (ru) | 2017-06-15 | 2021-01-12 | Хуавей Текнолоджиз Ко., Лтд. | Способ обработки информации и устройство связи |
| CN118473422A (zh) | 2017-06-27 | 2024-08-09 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| AU2018293680B2 (en) | 2017-06-27 | 2021-07-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Design of shift values for quasi-cyclic LDPC codes |
| WO2019001090A1 (zh) * | 2017-06-27 | 2019-01-03 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| CN109617554B (zh) * | 2018-11-22 | 2023-02-03 | 周口师范学院 | 一种基于任意阵列的q元准循环ldpc码构造方法 |
| CN109743061A (zh) * | 2018-12-07 | 2019-05-10 | 天津津航计算技术研究所 | 一种码长可配置的ldpc编码实现方法 |
| CN112398482B (zh) * | 2019-08-13 | 2024-12-06 | 中兴通讯股份有限公司 | 规则qc-ldpc码的构造方法及电子设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
| US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
| KR20050044963A (ko) | 2003-11-08 | 2005-05-16 | 삼성전자주식회사 | q차 제곱 잉여류를 이용한 준순환 저밀도 패러티 검사부호 생성 방법 |
| WO2006001015A2 (en) * | 2004-06-25 | 2006-01-05 | Runcom Technologies Ltd. | Multi-rate ldpc code system and method |
| US7752520B2 (en) | 2004-11-24 | 2010-07-06 | Intel Corporation | Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes |
| JP4563454B2 (ja) * | 2005-08-10 | 2010-10-13 | 三菱電機株式会社 | 検査行列生成方法、符号化方法、復号方法、通信装置、通信システム、符号化器および復号器 |
-
2008
- 2008-08-27 US US12/199,512 patent/US8103931B2/en not_active Expired - Fee Related
-
2009
- 2009-08-18 JP JP2009189095A patent/JP5116735B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104980166A (zh) * | 2015-06-20 | 2015-10-14 | 荣成市鼎通电子信息科技有限公司 | 共享存储机制的wpan中准循环ldpc串行编码器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010057177A (ja) | 2010-03-11 |
| US20100058139A1 (en) | 2010-03-04 |
| US8103931B2 (en) | 2012-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5116735B2 (ja) | 符号を構成する方法 | |
| US8595589B2 (en) | Quasi-cyclic low-density parity-check codes | |
| US8499218B2 (en) | System and method for determining quasi-cyclic low-density parity-check codes having high girth | |
| Kang et al. | Quasi-cyclic LDPC codes: An algebraic construction | |
| Tanner et al. | LDPC block and convolutional codes based on circulant matrices | |
| Chen et al. | Two low-complexity reliability-based message-passing algorithms for decoding non-binary LDPC codes | |
| CN110739976B (zh) | 一种无短环qc-ldpc码的快速生成方法 | |
| CN102394659B (zh) | Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置 | |
| KR20090092892A (ko) | Ldpc 코드를 이용한 복호화 방법 | |
| CN106656210A (zh) | 一种基于完备循环差集的可快速编码的Type‑II QC‑LDPC码构造方法 | |
| Esfahanizadeh et al. | A novel combinatorial framework to construct spatially-coupled codes: Minimum overlap partitioning | |
| CN113949390B (zh) | 一种基于斐波那契与gcd的非规则ldpc码构造方法 | |
| WO2020062982A1 (zh) | 构造ldpc码校验矩阵的方法及ldpc码编译方法 | |
| Li et al. | Reed-Solomon based globally coupled quasi-cyclic LDPC codes | |
| Chen et al. | Construction of low-density parity-check convolutional codes through progressive edge-growth | |
| CN102420616A (zh) | 基于拉丁方阵的准循环ldpc码纠错方法 | |
| CN101359914B (zh) | 一种准循环ldpc码的逐块构造方法 | |
| JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
| Diao et al. | Trapping set structure of LDPC codes on finite geometries | |
| Park | Construction of Quasi-Cyclic LDPC Codes Using a Class of Balanced Incomplete Block Designs with Irregular Block Sizes. | |
| Qi et al. | Low-complexity encoding of ldpc codes: A new algorithm and its performance | |
| Zhan et al. | Quasi-cyclic LDPC codes based on D and Q matrices through progressive edge growth | |
| Nguyen et al. | LDPC codes from latin squares free of small trapping sets | |
| Lulu | Construction Of Ldpc Codes Using Randomly Permutated Copies Of Parity Check Matrix | |
| RU2365034C2 (ru) | Способ и устройство для кодирования и декодирования данных |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120621 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120621 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |
