JP5117596B2 - 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 - Google Patents

半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 Download PDF

Info

Publication number
JP5117596B2
JP5117596B2 JP2011109784A JP2011109784A JP5117596B2 JP 5117596 B2 JP5117596 B2 JP 5117596B2 JP 2011109784 A JP2011109784 A JP 2011109784A JP 2011109784 A JP2011109784 A JP 2011109784A JP 5117596 B2 JP5117596 B2 JP 5117596B2
Authority
JP
Japan
Prior art keywords
layer
crystal
refractive index
semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011109784A
Other languages
English (en)
Other versions
JP2012243815A (ja
Inventor
直治 杉山
泰輔 佐藤
浩志 大野
聡 三木
倫也 塩田
鐘日 黄
洪 洪
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011109784A priority Critical patent/JP5117596B2/ja
Priority to US13/220,059 priority patent/US8952401B2/en
Publication of JP2012243815A publication Critical patent/JP2012243815A/ja
Application granted granted Critical
Publication of JP5117596B2 publication Critical patent/JP5117596B2/ja
Priority to US14/577,523 priority patent/US20150102381A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H10P14/278—Pendeoepitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials

Landscapes

  • Led Devices (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の実施形態は、半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法に関する。
化合物半導体は高周波素子で代表される高速電子デバイス、発光・受光素子で代表される光デバイスなどさまざまな分野で利用されており、高性能な素子が実用化されている。
しかしながら、光取り出し面を形成する結晶層の屈折率と、大気の屈折率と、の差が大きいと、効率よく光を取り出すことができない。また、光取り出し面の表面に凹凸加工を施しても、凹凸の再現性が悪いと、素子間の特性が不均一となる。半導体発光素子において光取り出し効率の向上が望まれている。
特開２０１０−２７８２３７号公報
本発明の実施形態は、再現性よく光取り出し効率を向上させることができる半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法を提供する。
本発明の実施態様によれば、第１半導体層と、発光層と、第２半導体層と、低屈折率層と、を備えた半導体発光素子が提供される。前記第１半導体層は、光取り出し面を形成し窒化物半導体結晶を含む。前記発光層は、前記第１半導体層の上に設けられ活性層を有する。前記第２半導体層は、前記発光層の上に設けられている。前記低屈折率層は、前記第１半導体層の屈折率よりも低い屈折率を有し、前記光取り出し面を部分的に覆って凹凸形状の凸部となり、窒化物半導体結晶を含む。前記第１半導体層は、前記低屈折率層を基点に前記低屈折率層の上に一体の膜となるようにエピタキシャル成長する。前記低屈折率層の格子と前記第１半導体層の格子とは、連続している。
実施の形態にかかる半導体発光素子を表す断面模式図である。 他の実施の形態にかかる半導体発光素子を表す断面模式図である。 さらに他の実施の形態にかかる半導体発光素子を表す断面模式図である。 さらに他の実施の形態にかかる半導体発光素子を表す断面模式図である。 図２に表した半導体発光素子に透明導電体膜が設けられた状態を表す断面模式図である。 図４に表した半導体発光素子に透明導電体膜が設けられた状態を表す断面模式図である。 図７（ａ）〜図７（ｃ）は、実施の形態に係るウェーハおよび窒化物半導体結晶層の製造方法を例示する断面模式図である。 図８（ａ）〜図８（ｆ）は、実施の形態に係るウェーハおよび窒化物半導体結晶層の他の製造方法を例示する断面模式図である。 図９（ａ）および図９（ｂ）は、さらに他の実施の形態にかかる半導体発光素子を説明する断面模式図である。 図１０（ａ）および図１０（ｂ）は、さらに他の実施の形態にかかる半導体発光素子を説明する断面模式図である。
以下、実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施の形態にかかる半導体発光素子を表す断面模式図である。
本実施形態にかかる半導体発光素子１１０は、ｎ形層（第１半導体層）１０と、ｐ形層（第２半導体層）２０と、ＭＱＷ（Multiple Quantum Well）活性層（発光層）３０と、支持基板４０と、突起部（低屈折率層）６０と、反射金属８０と、を備える。そして、本実施形態にかかる半導体発光素子１１０では、ｐ形層２０、ＭＱＷ活性層３０、ｎ形層１０のＬＥＤ（Light Emitting Diode）積層構造に対して、ｐ形層２０側に反射金属８０を介してＳｉ基板からなる支持基板４０が接合されている。反射金属８０は、電極膜を兼用する。
第１半導体層１０は、第１導電形を有する。第２半導体層２０は、第２導電形を有する。すなわち、第２半導体層２０は、第１半導体層１０の導電形とは異なる導電形を有する。本実施形態では、第１導電形がｎ形であり、第２導電形がｐ形である。
ｎ形層１０側は、光取り出し面１０ｂとなっている。ｎ形層１０には、例えばｎ形ＧａＮ層が用いられる。ｐ形層２０には、例えばｐ形ＧａＮ層が用いられる。平坦なｎ形層１０の表面（光取り出し面１０ｂ）には、突起状の突起部６０が形成されている。突起部６０は、例えばＡｌＮを含む。このとき、ＧａＮの屈折率はおよそ２．５であるのに対してＡｌＮの屈折率はおよそ２．１である。また、Ａｌ及びＧａの混晶系であるＡｌＧａＮは両者の中間の屈折率をとるので、ＧａＮより屈折率が低く、突起部の材料として有効である。さらに、高屈折率の第１半導体層１０と低屈折率材料との間での不本意な光反射、あるいは散乱を防止するため、両者の界面には中間層が存在しないことが望ましい。また、できれば両者がいずれも結晶材料であり、格子が連続していることがより望ましい。本実施形態では、光取り出し面１０ｂに対して垂直にみたときに、突起部６０は、１辺３００ｎｍ、高さ５００ｎｍの正六角柱の形状を有する。また、図１に表したように、光取り出し面１０ｂには、複数の突起部６０が形成され、互いに１μｍ間隔で配置されている。なお、突起部６０の形状は、必ずしも正六角柱でなくともよく、三角柱、四角柱、円柱などでもよい。あるいは三角形、四角形、多角形、円などを底面に有する錐状の形状でもよい。
図２は、他の実施の形態にかかる半導体発光素子を表す断面模式図である。
また、図３は、さらに他の実施の形態にかかる半導体発光素子を表す断面模式図である。
また、図４は、さらに他の実施の形態にかかる半導体発光素子を表す断面模式図である。
また、図５は、図２に表した半導体発光素子に透明導電体膜が設けられた状態を表す断面模式図である。
また、図６は、図４に表した半導体発光素子に透明導電体膜が設けられた状態を表す断面模式図である。
なお、図２〜図６に表した半導体発光素子では、図１に表した支持基板４０を省略している。
図１に表した半導体発光素子１１０では、平坦なｎ形層１０上に突起部６０が突起状に形成されている例を示しているが、図２に表した半導体発光素子１２０のように、突起部６０は、ｎ形層１０に一部埋め込まれていてもよい。あるいは、図３に表した半導体発光素子１３０のように、ｎ形層１０の表面（光取り出し面１０ｂ）に凹凸があり、突起部６０は、凸部１０ｃ上に形成されていてもよい。あるいは、図４に表したように、ｎ形層１０に突起部６０が完全に埋め込まれて表面（光取り出し面１０ｂ）が平坦になっていてもよい。
光取り出し効率の観点では、図１あるいは図３のように、突起部６０が突出している形状のほうが有利である。
一方、図５および図６に表したように、凹凸面（突起部６０を含む光取り出し面１０ｂ）上に酸化インジウム錫（ＩＴＯ）に代表される透明導電体膜７５を積層しｎ側電極とする場合には、図２に表した半導体発光素子１２０あるいは図４に表した半導体発光素子１４０のほうが有利である。一般に積層するＩＴＯ層（透明導電体膜）７５の厚さが２００ｎｍ程度であり、表面の凹凸が小さいほうがＩＴＯ膜厚に対して同等かそれ以下であるほうが、透明導電体膜７５の段切れなどの問題が生じにくいためである。
図１〜図６に表した半導体発光素子において、突起部６０は、ｎ形層１０の屈折率よりも小さい屈折率を有する材料により形成されている。前述したように、突起部６０には、例えばＡｌＮが用いられる。また、ｎ形層１０には、例えばｎ形ＧａＮ層が用いられる。
ここで、参考例について説明する。例えば、窒化物半導体からなる発光素子では、（０００１）面を表面とするサファイア基板上に同じく（０００１）面を表面とする窒化ガリウム結晶層を形成し、さらにＩｎＧａＮ薄膜結晶層からなる活性を組み合わせて、発光効率が高い良質な発光ダイオードなどが作成されている。
サファイア上に窒化物半導体結晶層を積層する発光ダイオードでは、サファイア基板上にｎ形ＧａＮ層、量子井戸型発光層、ｐ形ＧａＮ層を積層した構造を用い、サファイア基板が対象とする青色領域の波長帯に対してほぼ透明であることから、サファイア基板の裏面に反射膜を形成した上で、表面側のｐ形ＧａＮ上部より光を取り出す構造（Face-up構造）を採用していることが多い。この場合、サファイア基板の裏面側に反射金属膜を貼り付け、基板裏面側への光の漏れ出しを抑制し、結晶層表面（ｐ電極側）からより多くの光を取り出す設計となっている。このとき、ＧａＮ結晶層とサファイア基板との屈折率差に起因して、小さい角度の散乱により光が反射層に至らず、基板で吸収されてしまうことがある。これを防ぐため、サファイア基板表面に高さ１μｍ程度の凹凸加工を施し、この上にＧａＮ結晶層を積層することによりＧａＮ層からの光を効率よく反射膜に導き、またＧａＮ層に戻すように設計されている。
一方、他の参考例として、より高い光出力を目指し、電流注入を増大する動作条件下では発熱に対する対策が重要となる。そのために、窒化物半導体からなるＬＥＤ構造をサファイア基板上にエピタキシャル成長した後、ｐ形ＧａＮ層からなる表面側を熱伝導性の高い支持基板に貼り付け、サファイア基板を剥離した構造（Thin-film構造）を採用している例がある。この場合、サファイア基板を剥離したｎ形ＧａＮ層端面が露出して光取り出し面かつコンタクト面となる場合がある。このとき光取り出し面となるＧａＮ結晶層の表面が平坦な場合、大気の屈折率差に起因して、光が全反射し、効率よく光を取り出すことができない。そのため、光取り出し面となるＧａＮ層表面をＫＯＨなどによるエッチングで凹凸形状に加工する方法が採用されている。
このようにThin-film型素子構造では、光取り出し面の表面をエッチングなどの手法により凹凸加工を施すことにより、光取り出し効率の向上を実現しているが、ＫＯＨエッチングに代表されるウェットエッチングでは再現性が不十分で、素子間の特性が不均一になる場合がある。
これに対して、本実施形態にかかる半導体発光素子では、突起部６０は、ｎ形層１０の屈折率よりも小さい屈折率を有する材料により形成され、光取り出し面１０ｂを部分的に覆っている。そのため、突起部６０による均一素材の凹凸形状により、光取り出し効率を向上させることができる。また、突起部６０による均一材料の凹凸加工により、参考例と比較して凹凸加工の段差をより低くすることができる。また、突起部６０が光取り出し面１０ｂを全体的に覆っている場合と比較して、縦方向（膜厚方向）の抵抗を小さくすることができる。
次に、このような半導体発光素子構造を作成するためのプロセスの一例について説明する。
図７（ａ）〜図７（ｃ）は、実施の形態に係るウェーハおよび窒化物半導体結晶層の製造方法を例示する断面模式図である。
図８（ａ）〜図８（ｆ）は、実施の形態に係るウェーハおよび窒化物半導体結晶層の他の製造方法を例示する断面模式図である。
薄膜窒化物半導体結晶成長用基板として（１１１）面を表面とするシリコン基板（結晶基板）５０を用意する。なお、薄膜窒化物半導体結晶成長用基板は、シリコン基板に限定されず、サファイア基板であってもよい。本実施形態において、シリコン基板５０の厚さは、例えば約５２５μｍ程度であるが、例えば約２５０μｍ〜８００μｍの間で任意に選んで問題ない。
一般に大気中に置かれているＳｉ（シリコン）基板表面は、自然酸化膜で被覆されている。そのため、この自然酸化膜を除去し、基板表面に水素終端処理を施すために、酸処理洗浄を施した後に、薄膜成長用基板（シリコン基板５０）を濃度１％程度の希弗酸溶液により約１分程度の処理を行う。この処理によりシリコン結晶層（シリコン基板５０）の表面は水素で終端された表面構造となり、はっ水性の表面となる。
続いて、図７（ａ）に表したように、表面が水素終端されたシリコン基板５０を成膜装置に導入し、厚さ５００ｎｍのＡｌＮ層６０ａを積層する。ＡｌＮの成膜にはＥＣＲプラズマスパッタ装置を用いており、Ａｒガスと窒素ガスとの混合雰囲気下でプラズマ放電を行いアルミニウムターゲットをスパッタすることにより、およそ３０分で５００ｎｍのＡｌＮ膜を積層することができる。本実施形態では成膜温度を５００℃としているが、成膜温度は例えば１００℃〜８００℃の間で任意に選択できる。本実施形態ではＡｌＮ層６０ａの成膜にＥＣＲプラズマスパッタ装置を用いているが、成膜方法の選択は任意であり、ＭＯＣＶＤ（有機金属を用いた気相成長法）装置、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）装置などを用いてもよい。
続いて、図７（ｂ）に表したように、シリコン基板５０上に５００ｎｍのＡｌＮ層６０ａを積層した基板は、成膜装置から取り出され、フォトリソグラフィー工程により表面加工される。具体的にはＡｌＮ層６０ａを一辺３００ｎｍの六角柱形状に残し、周囲をエッチングする。六角柱形状のＡｌＮ（第１結晶層）は、１μｍ間隔で配置されている。六角柱形状のＡｌＮが残存している部分以外はシリコン基板５０の表面が露出している。つまり、六角柱形状のＡｌＮは、図１に関して前述した突起部６０に相当する。
続いて、図７（ｃ）に表したように、ＡｌＮ層６０ａをエッチング加工した基板を再び酸処理により洗浄した後、該基板をＭＯＣＶＤ（有機金属を用いた気相成長法）装置に導入し、基板温度を１１００℃まで昇温し、ＴＭＧ（トリメチルガリウム）およびＮＨ３（アンモニア）を原料として２μｍの窒化ガリウム層（第２結晶層）１０ａを形成する。つまり、窒化ガリウム（ＧａＮ）層１０ａは、例えば図１に関して前述したｎ形層１０に相当する。このように、シリコン基板５０の主面を部分的に覆うようにＡｌを含む窒化物からなる第１結晶層（本実施形態ではＡｌＮ）を形成し、第１結晶層の上にＡｌの含有率が第１の結晶層よりも少ない窒化物からなる第２結晶層（本実施形態ではＧａＮ）を成長することで、本実施形態にかかるウェーハ２１０が形成される。
このとき、該ＧａＮ層１０ａにはシリコン（Ｓｉ）が不純物として１×１０１９（ａｔｏｍｓ・ｃｍ−３）の濃度で添加されている。ここで、ＡｌＮ（突起部６０）の凹凸形状を有する基板の上に直接ｎ形ＧａＮ層を形成するのではなく、不純物を含まないＧａＮ層を１〜３μｍ程度成長した後、ｎ形ＧａＮ層を積層してもよい。ただし、不純物を含まないＧａＮ層を最初に成長した構造では、光取り出し面１０ｂからのコンタクトは困難になるので、後述の通り、コンタクト電極形成のための加工が行われる。
ここで、本発明者の検討の結果、本実施形態のように、シリコン基板５０の一部がＡｌＮ（突起部６０）で覆われた基板の上に高温でＧａＮ層１０ａをエピタキシャル成長する場合において、次のようなことが分かった。ＡｌＮ上とＳｉ結晶面上とでは、原料分子の吸着・解離の確率が異なる。高温においては、Ｓｉ結晶面上よりもＡｌＮ層上でＧａＮ薄膜結晶の成長が促進される。また、突起状のＡｌＮ部の上で成長するＧａＮ層１０ａは、＜１１１＞軸方向（基板面に対して垂直な方向）のみでなく横方向にも成長する。そのため、やがて隣接するＡｌＮ突起を基点に成長を開始しているＧａＮ層１０ａと結合し、一体の膜となって基板表面を被覆する。また、ＧａＮ層の結晶成長に先立ち、原料に用いるアンモニアを、ＴＭＧに先行して導入するなどして、Ｓｉ結晶表面に窒化シリコン（ＳｉＮ）層を形成することにより、ＡｌＮ上の結晶成長の選択比をより高めることができる。
前述のように、成膜時の気相雰囲気温度などを調整することにより、シリコン基板５０上にはＧａＮ層１０ａが形成されず、ＡｌＮの突起部６０を基点にＧａＮ層１０ａが形成される。そのため、最終的にＧａＮ層１０ａが一体の膜として形成された後には、ＡｌＮの突起部６０同士の間の領域は空間として残存する。このとき、突起部６０の頂面に対して、ＧａＮ結晶層が平坦になるか、あるいは突起部６０の頂面よりも下部にＧａＮ膜が食い込むかは、成長条件により調整可能である。
このように、ＡｌＮの突起部６０の間に空間が存在すると、その空間の部分のＧａＮ層１０ａにおける転位密度を低減することができる。これにより、その部分のＧａＮ層１０ａの結晶性をより良くすることができる。また、ＡｌＮの突起部６０の間に空間が存在するため、ＧａＮ層１０ａの形成後の降温過程における熱膨張係数の差に起因する収縮を吸収あるいは緩和することができる。これにより、シリコン基板５０／ＧａＮ層１０ａの２層構造で生ずる反り、およびそれに伴うクラックの発生を抑制することができる。
続いて、ｎ形ＧａＮの成長をした後、このｎ形窒化ガリウム結晶層（ｎ形層１０）の上にＩｎＧａＮとＧａＮの多層膜からなる発光層３０（図１参照）を積層する。また、発光層３０を光らせるための電流注入をするために、結晶構造の上部側にはｐ形（Ｍｇ）のドーピングをする。本実施形態では、ｎ形ＧａＮ結晶層（ｎ形層１０）、発光層３０及びｐ形層２０の薄膜結晶成長の手法として有機金属を用いた気相成長法（ＭＯＣＶＤ法）を挙げているが、一般に窒化物半導体結晶成長に用いられている薄膜結晶成長法である分子線エピタキシー法（ＭＢＥ： Molecular Beam Epitaxy）やＨＶＰＥ法（Hydride Vapor Phase Epitaxy）などいずれの方法を用いてもかまわない。
また、このようにしてＬＥＤ構造の薄膜結晶をエピタキシャル成長した後、ｐ形層２０表面に反射膜兼コンタクト層としてのＡｇを含む金属膜（反射金属８０、図１参照）、例えば銀ニッケル層を積層する。その後、シリコンあるいは銅などの支持基板４０（図１参照）を貼り合わせる。次に、薄膜結晶成長用基板であるシリコン基板５０を除去する。ｐ形層２０側に支持基板４０を貼り付けた後、成長基板（シリコン基板）５０を研削することにより成長用のシリコン基板５０を除去することが可能である。このとき、シリコン基板５０をおおむね研削により除去した後、最終的にＳＦ６ガスをエッチャントとするドライエッチングでわずかに残ったＳｉを除去することにより、シリコン基板５０上に最初に形成したＡｌＮの突起部６０及びＧａＮ層１０ａを露出させることができる。
最終的にＡｌＮの突起部６０同士の間に露出しているｎ形ＧａＮ層（ｎ形層１０）に細線電極７０（図１参照）を形成し、さらに反射金属８０にｐ形電極を形成することによりＬＥＤが完成する。このとき、前述のように、ＡｌＮ突起構造を有するＳｉ基板上にＧａＮ薄膜結晶層を成長する際に、最初に不純物を含まないＧａＮ結晶層を成長した際には、窒化物薄膜成長用のシリコン基板５０を除去した表面からはｎ形コンタクトが取れない。そのため、不純物を含まないＧａＮ層をエッチングしてｎ形ＧａＮ層を露出させた後にｎ形コンタクトを形成する。
なお、図７（ａ）〜図７（ｃ）を参照しつつ説明した窒化物半導体結晶層の製造方法では、図７（ｂ）に表したプロセスにおいて、シリコン基板５０の表面が部分的に露出するまでＡｌＮ層６０ａをエッチングしたが、これだけに限定されるわけではない。本実施形態にかかる他の製造方法として、シリコン基板５０の表面が部分的に露出する前に、ＡｌＮ層６０ａのエッチングを止めてもよい。図８（ａ）〜図８（ｆ）に、他の製造方法のプロセスの例を示す。まず、図８（ａ）に示すとおり、Ｓｉ基板５０上にＡｌＮ層６０ａを形成する。このとき、ＡｌＮ層６０ａの厚さは、８００ｎｍとしている。但し、ＡｌＮ層６０ａの厚さは３００ｎｍから２μｍ程度の間であればいずれでもよい。続いて、図８（ｂ）に表したように、ＡｌＮ層６０ａをフォトリソグラフィーの手順に従い凹凸加工する。このとき、凹凸加工を有するＡｌＮ層６０ｂの凸部の形状は、前述の通り三角形、四角形、多角形、円などを底面にもつ柱状、あるいは錘状が含まれる。
そして、前述したように、凹凸形状を有するＡｌＮ層６０ｂ上にＧａＮ層１０ａを成長させる（図８（ｃ））。さらに、発光層３０、ｐ形層２０、および反射金属８０を形成し（図示せず）、支持基板４０を貼り合わせた後（図示せず）、シリコン基板５０を除去する。このとき、ＧａＮ層１０ａの表面が部分的に露出する前にＡｌＮ層６０ｂが表面全面に露出され、Ｓｉ基板５０のエッチングが終了するため、ＡｌＮ層６０ｂが表面全面を覆っている（図８（ｄ））。その後、シリコン基板５０を除去した後に、ＡｌＮ層６０ｂをわずかにエッチングすれば、ＧａＮ部分（突起部６０）を一部の表面に露出させることができる（図８（ｅ））。さらに、エッチングを続ければ、ＡｌＮとＧａＮのエッチングの選択比により、表面に凹凸形状を形成することができる（図８（ｆ））。
本実施形態にかかる他の製造方法によれば、ＧａＮ層１０ａにおける転位の挙動を比較的容易に制御することができる。なお、本実施形態にかかる他の製造方法では、シリコン基板５０の表面が部分的に露出するまでＡｌＮ層６０ａをエッチングした後にＡｌＮを薄く形成し、ＡｌＮ層６０ａに凹凸形状を形成してもよい。例えば、Ｓｉ基板上に、部分的に表面を覆うＡｌＮ突起を形成した後、ＭＯＣＶＤ装置により、まず２０〜２００ｎｍ程度のＡｌＮ層を成長し、Ｓｉ表面をすべてＡｌＮ層で被覆する。その後のプロセスは、前述と同様である。
次に、他の実施の形態について説明する。
図９（ａ）および図９（ｂ）は、さらに他の実施の形態にかかる半導体発光素子を説明する断面模式図である。
図９（ｂ）に表したように、本実施形態にかかる半導体発光素子１５０は、ｐ形層（第２半導体層）２０、ＭＱＷ活性層（発光層）３０、ｎ形層（第１半導体層）１０のＬＥＤ積層構造が用いられている。ｎ形層１０は、厚さ３μｍのｎ形窒化ガリウム結晶からなるが、このｎ形ＧａＮ層表面（光取り出し面１０ｂ）には、１μｍの凹凸加工が施されている。この凹凸部１０ｄの凸部上１０ｅが、ＡｌＮで形成されている。この構造は、図２に示した構造に類似であるが、ＧａＮ層側に深く凹部１０ｆが形成され、またエッチング後のＡｌＮの突起部６５は、柱状から錐状に近い形状をしている。このように、凹凸が深いほうが光取り出し効率の観点では有利になる。
前述したような凹凸加工は、ＧａＮ結晶層（ＧａＮ層１０ａ）を成長用基板であるシリコン結晶（シリコン基板５０）から剥離し、シリコン基板５０上に最初に形成したエッチング前のＡｌＮの突起部６０及びＧａＮ層１０ａを露出させた後に、さらにＣｌ系ガスによるドライエッチングを施すことにより得ることができる。
具体的には、図９（ａ）で示されるように、ＧａＮ面（ｎ形層１０）上にＡｌＮの突起部６０構造が形成された面に対してＣｌ系ガスでドライエッチングを施した際に、ＧａＮとＡｌＮに対してエッチングの選択性がある。そのため、ＡｌＮの突起部６０は、その頂面端部をエッチングしながらも突起全体が除去されることはない。一方、下地に露出しているＧａＮ層に対しては深くエッチングが進行するため、図９（ｂ）に示すように、より凹凸が強調された形状ができる。
図１０（ａ）および図１０（ｂ）は、さらに他の実施の形態にかかる半導体発光素子を説明する断面模式図である。
図１０（ｂ）に表したように、本実施形態にかかる半導体発光素子１６０では、エッチング前のＡｌＮの突起部６０の大きさ（横方向の幅）及び間隔を不規則に配置している。これにより、ドライエッチング後の凹凸の形状により不規則性をもたらすことが可能である。
すなわち、図１０（ａ）および図１０（ｂ）に表したように、ＡｌＮの突起部６０の頂面端部からのエッチングの進行により、幅の小さなＡｌＮの突起部６０は高さ方向でも縮小される。これに対して、幅の大きな突起部６０では高さ方向にはエッチングの進行が小さいため、エッチング後のＡｌＮの突起部６５の高さに差異が生ずるのに加え、ＡｌＮの突起部６０の間隔が広い部分ではＧａＮ層（ｎ形層１０）のエッチングが深く進行する。一方、間隔が狭い部分ではＧａＮ層のエッチング深くは進行しない。このような作用により、図１０（ｂ）に示すように、凹凸の頂点にＡｌＮの突起部６５を有し、かつ、より不規則性の強調された凹凸を有する形状が作成できる。本実施形態では、凹凸の深さのばらつき（高低差）は６００ｎｍ〜１．５μｍ程度である。このように凹凸に不規則性が高い形状では、光取出し効率がより高くなる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子及びウェーハに含まれる基板、低屈折率層、活性層、および半導体層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子、ウェーハ及び窒化物半導体結晶層の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子、ウェーハ及び窒化物半導体結晶層の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ｎ形層、 １０ａ ＧａＮ層、 １０ｂ 光取り出し面面、 １０ｃ 凸部、 １０ｄ 凹凸部、 １０ｅ 凸部上、 １０ｆ 凹部、 ２０ ｐ形層、 ３０ 活性層、 ４０ 支持基板、 ５０ シリコン基板、 ６０ 突起部、 ６０ａ、６０ｂ ＡｌＮ層、 ６５ 突起部、 ７０ 細線電極、 ７５ 透明導電体膜、 ８０ 反射金属、 １１０、１２０、１３０、１４０、１５０、１６０ 半導体発光素子、 ２１０ ウェーハ

Claims (6)

  1. 光取り出し面を形成し窒化物半導体結晶を含む第１半導体層と、
    前記第１半導体層の上に設けられ活性層を有する発光層と、
    前記発光層の上に設けられた第２半導体層と、
    前記第１半導体層の屈折率よりも低い屈折率を有し、前記光取り出し面を部分的に覆って凹凸形状の凸部となり、窒化物半導体結晶を含む低屈折率層と、
    を備え、
    前記第１半導体層が前記低屈折率層を基点に前記低屈折率層の上に一体の膜となるようにエピタキシャル成長して前記低屈折率層の格子と前記第１半導体層の格子とが連続したことを特徴とする半導体発光素子。
  2. 前記光取り出し面は、凹凸形状を有し、
    前記低屈折率層は、前記光取り出し面の前記凹凸形状の上に設けられたことを特徴とする請求項１記載の半導体発光素子。
  3. 前記低屈折率層は、Ａｌを含み、
    前記第１半導体層のＡｌの含有量は、前記低屈折率層のＡｌの含有量よりも少ないことを特徴とする請求項２記載の半導体発光素子。
  4. 基板と、
    凹凸形状を有する光取り出し面を形成し窒化物半導体結晶を含む半導体層と、
    前記半導体層の屈折率よりも低い屈折率を有し、前記凹凸形状の上に設けられ前記光取り出し面を部分的に覆って凹凸形状の凸部となり、窒化物半導体結晶を含む低屈折率層と、
    を備え、
    前記半導体層が前記低屈折率層を基点に前記低屈折率層の上に一体の膜となるようにエピタキシャル成長して前記低屈折率層の格子と前記半導体層の格子とが連続したことを特徴とするウェーハ。
  5. 結晶基板の上に、前記結晶基板の主面を部分的に覆うようにＡｌを含む窒化物半導体結晶を含む第１結晶層を形成し、
    前記第１結晶層の上に前記第１結晶層よりもＡｌの含有量が少ない窒化物半導体結晶を含む第２結晶層であって、前記第１結晶層の格子と連続した格子を有する第２結晶層を前記第１結晶層に覆われていない前記結晶基板の表面には形成しないまま前記第１結晶層を基点に前記第１結晶層の上に一体の膜となるようにエピタキシャル成長させた後、
    前記結晶基板を剥離し、前記結晶基板の主面に対向する前記第２結晶層の主面に前記第１結晶層が凸部となる凹凸形状を形成することを特徴とする窒化物半導体結晶層の製造方法。
  6. 前記第２結晶層の屈折率は、前記第１結晶層の屈折率よりも高いことを特徴とする請求項５記載の窒化物半導体結晶層の製造方法。
JP2011109784A 2011-05-16 2011-05-16 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 Expired - Fee Related JP5117596B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011109784A JP5117596B2 (ja) 2011-05-16 2011-05-16 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
US13/220,059 US8952401B2 (en) 2011-05-16 2011-08-29 Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer
US14/577,523 US20150102381A1 (en) 2011-05-16 2014-12-19 Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011109784A JP5117596B2 (ja) 2011-05-16 2011-05-16 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012009160A Division JP5449415B2 (ja) 2012-01-19 2012-01-19 半導体発光素子
JP2012009159A Division JP5449414B2 (ja) 2012-01-19 2012-01-19 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2012243815A JP2012243815A (ja) 2012-12-10
JP5117596B2 true JP5117596B2 (ja) 2013-01-16

Family

ID=47174287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011109784A Expired - Fee Related JP5117596B2 (ja) 2011-05-16 2011-05-16 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法

Country Status (2)

Country Link
US (2) US8952401B2 (ja)
JP (1) JP5117596B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569283B1 (en) 2000-03-15 2003-05-27 Sealed Air Corporation (Us) Inflator/sealer device for inflatable packaging cushion
US6276532B1 (en) 2000-03-15 2001-08-21 Sealed Air Corporation (Us) Inflatable packaging cushion with a resistance wire
KR101847941B1 (ko) * 2012-02-08 2018-04-11 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9269876B2 (en) * 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
KR102066613B1 (ko) * 2013-01-10 2020-01-16 엘지이노텍 주식회사 발광소자
KR102066620B1 (ko) * 2013-07-18 2020-01-16 엘지이노텍 주식회사 발광 소자
JP2015050256A (ja) * 2013-08-30 2015-03-16 株式会社東芝 窒化物半導体発光装置
US10381517B2 (en) * 2014-01-29 2019-08-13 Auk Corp. Aluminum-gallium-indium-phosphorus-based light emitting diode having gallium nitride layer of uneven type and method for manufacturing same
KR102185689B1 (ko) * 2014-06-12 2020-12-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
JP2016058693A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
CN104377288B (zh) * 2014-10-17 2017-03-29 厦门乾照光电股份有限公司 一种具有电极出光的发光二极管制作方法
KR20160066651A (ko) 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
CN114651084B (zh) * 2019-10-31 2024-08-06 东曹株式会社 层叠膜结构体和其制造方法
CN114023856B (zh) * 2021-09-30 2024-07-19 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP2004262755A (ja) * 2000-08-24 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体の成長方法と窒化物半導体基板
JP2003163370A (ja) * 2001-09-11 2003-06-06 Toyoda Gosei Co Ltd 半導体結晶の製造方法
US6878969B2 (en) * 2002-07-29 2005-04-12 Matsushita Electric Works, Ltd. Light emitting device
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
KR100486177B1 (ko) * 2004-03-25 2005-05-06 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
US20060043400A1 (en) * 2004-08-31 2006-03-02 Erchak Alexei A Polarized light emitting device
KR100624449B1 (ko) * 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
JP4626306B2 (ja) 2005-01-11 2011-02-09 三菱化学株式会社 窒化物半導体発光素子およびその製造方法
KR100896576B1 (ko) 2006-02-24 2009-05-07 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP5037980B2 (ja) 2007-03-22 2012-10-03 京セラ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP4829190B2 (ja) 2007-08-22 2011-12-07 株式会社東芝 発光素子
JP2009070991A (ja) * 2007-09-12 2009-04-02 Hitachi Cable Ltd 発光装置
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
US20110012154A1 (en) * 2007-12-28 2011-01-20 Mitsubishi Chemical Corporation Led element and method for manufacturing led element
KR20100050430A (ko) * 2008-11-04 2010-05-13 삼성엘이디 주식회사 미세 패턴을 갖는 발광장치
JP2010114337A (ja) * 2008-11-10 2010-05-20 Hitachi Cable Ltd 発光素子
JP2010278237A (ja) 2009-05-28 2010-12-09 Kyocera Corp 発光素子
WO2011024943A1 (ja) * 2009-08-31 2011-03-03 京セラ株式会社 発光素子
JP2011060917A (ja) * 2009-09-08 2011-03-24 Rohm Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
US20120292649A1 (en) 2012-11-22
US20150102381A1 (en) 2015-04-16
US8952401B2 (en) 2015-02-10
JP2012243815A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP5521981B2 (ja) 半導体発光素子の製造方法
KR100735496B1 (ko) 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
CN101866880B (zh) 分离基板与半导体层的方法
CN101752487A (zh) 半导体器件制造方法
JP2007294972A (ja) 発光素子及びその製造方法
CN105355739A (zh) 图形化衬底、制备方法及发光二极管
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
JP5612516B2 (ja) 半導体素子の製造方法
CN102067336A (zh) 基于应力可调InGaAlN薄膜的发光器件
CN109360871A (zh) 一种图形化衬底、发光二极管外延片及其制备方法
CN102280533A (zh) 氮化镓衬底材料制造方法
KR101072200B1 (ko) 발광소자 및 그 제조방법
CN104051590A (zh) 第iii族氮化物半导体发光器件及其制造方法
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
CN102222738A (zh) 氮化镓衬底材料的制造方法
JP5449414B2 (ja) 半導体発光素子
JP5449415B2 (ja) 半導体発光素子
JP5066274B1 (ja) 半導体発光素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR101072199B1 (ko) 발광소자 및 그 제조방법
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR100734374B1 (ko) 수직형 발광 소자 및 그 제조방법
KR101154321B1 (ko) 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121017

R151 Written notification of patent or utility model registration

Ref document number: 5117596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees