JP5118300B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5118300B2 JP5118300B2 JP2005367210A JP2005367210A JP5118300B2 JP 5118300 B2 JP5118300 B2 JP 5118300B2 JP 2005367210 A JP2005367210 A JP 2005367210A JP 2005367210 A JP2005367210 A JP 2005367210A JP 5118300 B2 JP5118300 B2 JP 5118300B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- organic insulating
- layer
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01223—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01971—Cleaning, e.g. oxide removal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Photovoltaic Devices (AREA)
Description
[本発明の第1の実施の形態]
本発明の第1の実施の形態にかかる半導体装置の製造方法に於ける、めっき法による半田バンプ形成工程を図8及び図9に示す。
[本発明の第2の実施の形態]
本発明の第2の実施の形態にかかる半導体装置の製造方法に於ける、めっき法による半田バンプ形成工程を図11乃至図13に示す。
図15(c)は、本発明の第2の実施の形態のバンプ構造からバンプを除去した状態の像であり、図15(d)は、図15(c)の断面構造である。図15(c)を参照すると、半田バンプ49が設けられていた箇所の周囲に、順に、バンプ近傍有機絶縁膜44−1、第1被エッチング有機絶縁膜44−2、第2被エッチング有機絶縁膜44−3が形成されていることが観察される。
(付記1) 半導体基板の所定の位置に設けられた複数の電極層と、
前記電極層の所定領域を選択的に露出して前記半導体基板上に形成された有機絶縁膜と、
前記電極層の所定領域に形成された複数の外部接続用突起電極と、を具備し、
前記外部接続用突起電極の周囲近傍の有機絶縁膜の厚さが、前記外部接続用突起電極間の有機絶縁膜の厚さよりも大なる厚さを有することを特徴とする半導体装置。
(付記2) 付記1記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜は、第1の領域と、前記第1の領域よりも外側に設けられた第2の領域から構成され、
前記第1の領域の厚さは、前記第2の領域の厚さよりも小さいことを特徴とする半導体装置。
(付記3) 付記1又は2記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜の厚さは、前記外部接続用突起電極の周囲近傍の有機絶縁膜の厚さよりも約50乃至1000nm小さいことを特徴とする半導体装置。
(付記4) 付記1乃至3いずれか一項記載の半導体装置であって
前記外部接続用突起電極間の有機絶縁膜の表面粗さは、前記外部接続用突起電極の周囲近傍の有機絶縁膜の表面粗さの約5倍以上であることを特徴とする半導体装置。
(付記5) 付記4記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜の表面粗さは、約20nm以上であることを特徴とする半導体装置。
(付記6) 付記1乃至5いずれか一項記載の半導体装置であって、
前記外部接続用突起電極は金属層を介して前記電極層に接続されており、
前記金属層を構成する金属であって前記有機絶縁性保護膜にも含まれている金属の量は、前記外部接続用突起電極の周囲近傍の有機絶縁膜よりも、前記外部接続用突起電極間の有機絶縁膜の方が、少ないことを特徴とする半導体装置。
(付記7) 付記6記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜における前記金属は、0.1atm%以下であることを特徴とする半導体装置。
(付記8) 半導体基板の所定の位置に設けられた電極層と、前記電極層の略中央が露出するように、隣接する前記電極層間を連続的に覆う有機絶縁性保護膜と、前記電極層に接続された外部接続用突起電極と、を備えた半導体装置の製造方法であって、
前記電極層に前記外部接続用突起電極を形成した後に、ドライエッチング処理により前記有機保護膜の表面をエッチングすることを特徴とする半導体装置の製造方法。
(付記9) 付記8記載の半導体装置の製造方法であって、
前記ドライエッチング処理は高周波(RF)プラズマエッチングであることを特徴とする半導体装置の製造方法。
(付記10) 付記8又は9記載の半導体装置の製造方法であって、
前記ドライエッチング処理に用いるガスは、酸素ガス、四フッ化炭素ガス又はトリフルオロメタンガスの混合ガスであることを特徴とする半導体装置の製造方法。
(付記11) 付記8乃至10いずれか一項記載の半導体装置の製造方法であって、
前記電極層に前記外部接続用突起電極を形成する前に、前記有機絶縁性保護膜の表面を改質することを特徴とする半導体装置の製造方法。
(付記12) 付記11記載の半導体装置の製造方法であって、
前記有機絶縁性保護膜の前記表面を、表面改質ドライエッチング処理によって改質することを特徴する半導体装置の製造方法。
(付記13) 付記12記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理は高周波(RF)プラズマエッチングであることを特徴とする半導体装置の製造方法。
(付記14) 付記12又は13いずれか一項記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理に用いるガスは、窒素ガス又はアルゴンガスであることを特徴とする半導体装置の製造方法。
(付記15) 付記12乃至14いずれか一項記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理の前に、前記外部接続用突起電極を構成する材料から成る層を前記電極層に設け、
前記表面改質ドライエッチング処理を、前記有機絶縁性保護膜の表面のうち、前記外部接続用突起電極を構成する材料から成る前記層に覆われておらず露出している部分に施して、改質することを特徴とする半導体装置の製造方法。
2、32、42 無機絶縁膜
3、33、43 電極層
4、34、44 有機絶縁膜
5、35、45 給電層
7、37、47 バリアメタル
9、39 バンプ
34−1、44−1 バンプ近傍絶縁性有機絶縁膜
34−2 被エッチング有機絶縁膜
44−2 第1被エッチング絶縁性有機絶縁膜
44−3 第2被エッチング絶縁性有機絶縁膜
Claims (9)
- 半導体基板の所定の位置に設けられた複数の電極層と、
前記電極層の所定領域を選択的に露出して前記半導体基板上に形成された有機絶縁膜と、
前記電極層の所定領域に形成された複数の球状の外部接続用突起電極と、を具備し、
前記半導体基板の主面と平行な方向における前記外部接続用突起電極の最大の外周の位置よりも内側の領域の有機絶縁膜の厚さが、前記内側の領域以外の領域の有機絶縁膜の厚さよりも大なる厚さを有し、
前記外部接続用突起電極は金属層を介して前記電極層に接続されており、
前記金属層を構成する金属であって前記有機絶縁膜にも含まれている金属の量は、前記内側の領域の有機絶縁膜よりも、前記内側の領域以外の領域の有機絶縁膜の方が、少なく、
前記内側の領域以外の領域の有機絶縁膜に含まれている前記金属の量は、0.1atm%以下であることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記内側の領域以外の領域の有機絶縁膜は、前記外部接続用突起電極に近い第1の領域と、前記第1の領域よりも外側に設けられた第2の領域から構成され、
前記第1の領域の厚さは、前記第2の領域の厚さよりも小さいことを特徴とする半導体装置。 - 請求項1又は2記載の半導体装置であって
前記内側の領域以外の領域の有機絶縁膜の表面粗さは、前記内側の領域の有機絶縁膜の表面粗さよりも粗いことを特徴とする半導体装置。 - 半導体基板の所定の位置に設けられた電極層と、前記電極層の略中央が露出するように、隣接する前記電極層間を連続的に覆う有機絶縁膜と、金属層を介して前記電極層に接続された球状の外部接続用突起電極と、を備えた半導体装置の製造方法であって、
前記電極層及び前記有機絶縁膜上に、めっき電極となる前記金属層を全面に形成する金属層形成工程と、
前記金属層をめっき電極とする電解めっき処理を行い、前記電極層上に前記外部接続用突起電極を形成する突起電極形成工程と、
前記外部接続用突起電極をマスクとして、前記金属層の不要部分を除去する金属層除去工程と、
前記外部接続用突起電極を熱処理により溶融成型した後に、ドライエッチング処理により前記有機絶縁膜の表面をエッチングし、前記金属層を構成する金属であって前記有機絶縁膜にも含まれている金属の量を、前記半導体基板の主面と平行な方向における前記外部接続用突起電極の最大の外周の位置よりも内側の領域の有機絶縁膜よりも、前記内側の領域以外の領域の有機絶縁膜の方が、少なくなるようにするエッチング工程と、を有し、
前記エッチング工程では、前記内側の領域以外の領域の有機絶縁膜に含まれる前記金属の量を、0.1atm%以下にすることを特徴とする半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法であって、
前記ドライエッチング処理に用いるガスは、酸素ガス、四フッ化炭素ガス又はトリフルオロメタンガスの混合ガスであることを特徴とする半導体装置の製造方法。 - 請求項4又は5記載の半導体装置の製造方法であって、
前記電極層に前記外部接続用突起電極を形成する前に、前記有機絶縁膜の表面を前記ドライエッチング処理によるエッチングがされにくい表面状態に改質することを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法であって、
前記有機絶縁膜の前記表面を、表面改質ドライエッチング処理によって前記ドライエッチング処理によるエッチングがされにくい表面状態に改質することを特徴する半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理に用いるガスは、窒素ガス又はアルゴンガスであることを特徴とする半導体装置の製造方法。 - 請求項7又は8記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理の前に、前記外部接続用突起電極を構成する材料から成る層を前記電極層に設け、
前記表面改質ドライエッチング処理を、前記有機絶縁膜の表面のうち、前記外部接続用突起電極を構成する材料から成る前記層に覆われておらず露出している部分に施して、前記ドライエッチング処理によるエッチングがされにくい表面状態に改質することを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005367210A JP5118300B2 (ja) | 2005-12-20 | 2005-12-20 | 半導体装置及びその製造方法 |
| US11/374,134 US7417326B2 (en) | 2005-12-20 | 2006-03-14 | Semiconductor device and manufacturing method of the same |
| TW095108765A TWI305021B (en) | 2005-12-20 | 2006-03-15 | Semiconductor device and manufacturing method of the same |
| KR1020060030781A KR100786163B1 (ko) | 2005-12-20 | 2006-04-05 | 반도체 장치 및 그 제조 방법 |
| CN2006100738675A CN1988143B (zh) | 2005-12-20 | 2006-04-06 | 半导体器件及其制造方法 |
| US12/213,819 US8420522B2 (en) | 2005-12-20 | 2008-06-25 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005367210A JP5118300B2 (ja) | 2005-12-20 | 2005-12-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007173415A JP2007173415A (ja) | 2007-07-05 |
| JP5118300B2 true JP5118300B2 (ja) | 2013-01-16 |
Family
ID=38172508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005367210A Expired - Fee Related JP5118300B2 (ja) | 2005-12-20 | 2005-12-20 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7417326B2 (ja) |
| JP (1) | JP5118300B2 (ja) |
| KR (1) | KR100786163B1 (ja) |
| CN (1) | CN1988143B (ja) |
| TW (1) | TWI305021B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772920B1 (ko) * | 2006-02-20 | 2007-11-02 | 주식회사 네패스 | 솔더 범프가 형성된 반도체 칩 및 제조 방법 |
| JP2008078382A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体装置とその製造方法 |
| KR20090101435A (ko) * | 2006-12-25 | 2009-09-28 | 로무 가부시키가이샤 | 반도체 장치 |
| TW200915511A (en) * | 2007-06-15 | 2009-04-01 | Rohm Co Ltd | Semiconductor device |
| US8132321B2 (en) * | 2008-08-13 | 2012-03-13 | Unimicron Technology Corp. | Method for making embedded circuit structure |
| US8736050B2 (en) * | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| US7897433B2 (en) * | 2009-02-18 | 2011-03-01 | Advanced Micro Devices, Inc. | Semiconductor chip with reinforcement layer and method of making the same |
| JP5296590B2 (ja) * | 2009-03-30 | 2013-09-25 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| US8759949B2 (en) | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8058108B2 (en) | 2010-03-10 | 2011-11-15 | Ati Technologies Ulc | Methods of forming semiconductor chip underfill anchors |
| US9368437B2 (en) | 2011-12-31 | 2016-06-14 | Intel Corporation | High density package interconnects |
| WO2013101241A1 (en) * | 2011-12-31 | 2013-07-04 | Intel Corporation | Organic thin film passivation of metal interconnections |
| WO2013121866A1 (ja) | 2012-02-14 | 2013-08-22 | 株式会社村田製作所 | 電子部品素子およびそれを備えた複合モジュール |
| KR101952119B1 (ko) * | 2012-05-24 | 2019-02-28 | 삼성전자 주식회사 | 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법 |
| US9607862B2 (en) * | 2012-09-11 | 2017-03-28 | Globalfoundries Inc. | Extrusion-resistant solder interconnect structures and methods of forming |
| TWI493637B (zh) * | 2012-11-19 | 2015-07-21 | 力成科技股份有限公司 | 增進底膠附著力之凸塊製程 |
| US8846548B2 (en) * | 2013-01-09 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure and methods for forming the same |
| JP6373716B2 (ja) | 2014-04-21 | 2018-08-15 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| CN105097564B (zh) | 2014-05-12 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 芯片封装结构的处理方法 |
| CN104091793B (zh) * | 2014-07-18 | 2016-09-21 | 华进半导体封装先导技术研发中心有限公司 | 提高可靠性的微凸点结构及制作方法 |
| JP6543559B2 (ja) * | 2015-11-18 | 2019-07-10 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| WO2017101037A1 (en) * | 2015-12-16 | 2017-06-22 | Intel Corporation | Pre‐molded active ic of passive components to miniaturize system in package |
| TWI683407B (zh) * | 2017-05-23 | 2020-01-21 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| US20210175138A1 (en) * | 2019-12-05 | 2021-06-10 | Cree, Inc. | Semiconductors Having Die Pads with Environmental Protection and Process of Making Semiconductors Having Die Pads with Environmental Protection |
| US12300564B2 (en) | 2021-10-18 | 2025-05-13 | Wolfspeed, Inc. | Transistor device structure with angled wire bonds |
| CN119890046B (zh) * | 2024-12-26 | 2026-02-24 | 杭州富芯半导体有限公司 | 半导体器件的制备方法及半导体器件 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654774B2 (ja) * | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH0982760A (ja) * | 1995-07-07 | 1997-03-28 | Toshiba Corp | 半導体装置、半導体素子およびその半田接続部検査方法 |
| JPH09191012A (ja) | 1996-01-10 | 1997-07-22 | Toshiba Microelectron Corp | はんだバンプの形成方法 |
| JP4513973B2 (ja) * | 1996-12-04 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH11274374A (ja) * | 1998-03-20 | 1999-10-08 | Citizen Watch Co Ltd | 半導体パッケージ及びその製造方法 |
| US6586323B1 (en) * | 2000-09-18 | 2003-07-01 | Taiwan Semiconductor Manufacturing Company | Method for dual-layer polyimide processing on bumping technology |
| US6433427B1 (en) * | 2001-01-16 | 2002-08-13 | Industrial Technology Research Institute | Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication |
| US6426556B1 (en) * | 2001-01-16 | 2002-07-30 | Megic Corporation | Reliable metal bumps on top of I/O pads with test probe marks |
| US6426281B1 (en) * | 2001-01-16 | 2002-07-30 | Taiwan Semiconductor Manufacturing Company | Method to form bump in bumping technology |
| US6605524B1 (en) * | 2001-09-10 | 2003-08-12 | Taiwan Semiconductor Manufacturing Company | Bumping process to increase bump height and to create a more robust bump structure |
| US6869831B2 (en) * | 2001-09-14 | 2005-03-22 | Texas Instruments Incorporated | Adhesion by plasma conditioning of semiconductor chip surfaces |
| US6734532B2 (en) * | 2001-12-06 | 2004-05-11 | Texas Instruments Incorporated | Back side coating of semiconductor wafers |
| JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
| JP2004063729A (ja) * | 2002-07-29 | 2004-02-26 | Fujitsu Ltd | 電極構造及びその形成方法 |
| JP4119740B2 (ja) | 2002-12-18 | 2008-07-16 | 富士通株式会社 | 半導体装置の製造方法 |
| US7008867B2 (en) * | 2003-02-21 | 2006-03-07 | Aptos Corporation | Method for forming copper bump antioxidation surface |
| JP2004319892A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2005322735A (ja) | 2004-05-07 | 2005-11-17 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2005
- 2005-12-20 JP JP2005367210A patent/JP5118300B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-14 US US11/374,134 patent/US7417326B2/en not_active Expired - Lifetime
- 2006-03-15 TW TW095108765A patent/TWI305021B/zh not_active IP Right Cessation
- 2006-04-05 KR KR1020060030781A patent/KR100786163B1/ko not_active Expired - Fee Related
- 2006-04-06 CN CN2006100738675A patent/CN1988143B/zh not_active Expired - Fee Related
-
2008
- 2008-06-25 US US12/213,819 patent/US8420522B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070065765A (ko) | 2007-06-25 |
| US7417326B2 (en) | 2008-08-26 |
| KR100786163B1 (ko) | 2007-12-21 |
| JP2007173415A (ja) | 2007-07-05 |
| US20080293234A1 (en) | 2008-11-27 |
| CN1988143B (zh) | 2011-07-27 |
| TW200725765A (en) | 2007-07-01 |
| US20070138635A1 (en) | 2007-06-21 |
| US8420522B2 (en) | 2013-04-16 |
| TWI305021B (en) | 2009-01-01 |
| CN1988143A (zh) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5118300B2 (ja) | 半導体装置及びその製造方法 | |
| TWI582930B (zh) | 積體電路裝置及封裝組件 | |
| TWI449140B (zh) | 積體電路裝置及封裝組件 | |
| US6914331B2 (en) | Semiconductor device having an inductor formed on a region of an insulating film | |
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| JP5299458B2 (ja) | 半導体装置および半導体装置ユニット | |
| US7456090B2 (en) | Method to reduce UBM undercut | |
| US20090072396A1 (en) | Method of Forming Low Stress Multi-Layer Metallurgical Structures and High Reliable Lead Free Solder Termination Electrodes | |
| US6541366B1 (en) | Method for improving a solder bump adhesion bond to a UBM contact layer | |
| TW201138042A (en) | Integrated circuit devices and packaging assembly | |
| US7501311B2 (en) | Fabrication method of a wafer structure | |
| TW200408094A (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
| TW592013B (en) | Solder bump structure and the method for forming the same | |
| JP2008016514A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| US7176117B2 (en) | Method for mounting passive components on wafer | |
| US6821876B2 (en) | Fabrication method of strengthening flip-chip solder bumps | |
| JP4119740B2 (ja) | 半導体装置の製造方法 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001035869A (ja) | 半導体装置の製造方法 | |
| JP5170915B2 (ja) | 半導体装置の製造方法 | |
| JP2006270031A (ja) | 半導体装置およびその製造方法 | |
| US20070085224A1 (en) | Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110823 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5118300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |