JP5120004B2 - 基板の表面処理方法および半導体パッケージの製造方法 - Google Patents

基板の表面処理方法および半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5120004B2
JP5120004B2 JP2008077308A JP2008077308A JP5120004B2 JP 5120004 B2 JP5120004 B2 JP 5120004B2 JP 2008077308 A JP2008077308 A JP 2008077308A JP 2008077308 A JP2008077308 A JP 2008077308A JP 5120004 B2 JP5120004 B2 JP 5120004B2
Authority
JP
Japan
Prior art keywords
substrate
region
semiconductor package
surface treatment
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008077308A
Other languages
English (en)
Other versions
JP2009231680A (ja
Inventor
宏 土師
勇 森迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008077308A priority Critical patent/JP5120004B2/ja
Publication of JP2009231680A publication Critical patent/JP2009231680A/ja
Application granted granted Critical
Publication of JP5120004B2 publication Critical patent/JP5120004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Drying Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、基板の表面処理方法および表面処理装置ならびに半導体パッケージの製造方法に関するものである。
基板に実装したシリコンチップ（半導体装置）を樹脂で封止した半導体パッケージにおいては、基板のレジスト膜と樹脂との密着性は良好であるが、基板の電極部分はその表面を覆う金メッキ膜によって樹脂との密着性が劣っていることが分かっている（特許文献１乃至３参照）。
特開平１０−３４０９７７号公報 特開平１１−１４５１２０号公報 特開２００４−１７２４４４号公報
樹脂密着性の向上を目的として基板にプラズマ処理を施した場合、基板の表面の大部分を覆うレジスト膜は樹脂密着性が向上することになるが、電極部を覆う金メッキ膜の表面については逆に清浄化されてしまうため、樹脂密着性が低下する結果となってしてしまう。近年は半導体パッケージの小型化がますます進展し、基板の表面積に占める電極部分の面積の割合が相対的に大きくなってきているので、基板と封止用樹脂との接着強度を維持するためには金メッキ膜についても樹脂密着性を向上させることが望ましい。
本発明は、電極部分を含む基板の樹脂密着性を向上させる基板の表面処理方法等を提供することを目的とする。
請求項１に記載の基板の表面処理方法は、樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面処理方法であって、真空チャンバ内に基板の表面と成膜用ターゲットとを対向させて配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う。
請求項２に記載の基板の表面処理方法は請求項１記載の基板の表面処理方法であって、前記成膜用ターゲットが組成物質にＳｉＯ２を含む。
請求項３に記載の基板の表面処理方法は請求項１または２記載の基板の表面処理方法であって、前記放電用ガスに少なくともアルゴンと酸素を含む。
請求項４に記載の基板の表面処理方法は請求項１乃至３の何れかに記載の基板の表面処理方法であって、基板の表面に露出する樹脂がソルダレジストである。
請求項５に記載の基板の表面処理方法は請求項１乃至４の何れかに記載の基板の表面処理方法であって、前記第１の領域に、基板に実装された半導体装置の表面を覆う有機膜を含む。
請求項６に記載の半導体パッケージの製造方法は、樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面に半導体装置を実装する工程と、真空チャンバ内に基板の表面と成膜用ターゲットとを間隔をおいて対向配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う表面処理工程と、表面処理された基板の表面を樹脂で封止する工程を含む。
請求項７に記載の半導体パッケージの製造方法は請求項６に記載の半導体パッケージの製造方法であって、前記成膜用ターゲットが組成物質にＳｉＯ２を含む。
請求項８に記載の半導体パッケージの製造方法は請求項６または７に記載の半導体パッケージの製造方法であって、前記放電用ガスに少なくともアルゴンと酸素を含む。
請求項９に記載の半導体パッケージの製造方法は請求項６乃至８の何れかに記載の半導体パッケージの製造方法であって、前記表面に露出する樹脂がソルダレジストである。
請求項１０に記載の半導体パッケージの製造方法は請求項６乃至９の何れかに記載の半導体パッケージの製造方法であって、前記第１の領域に、基板に搭載された半導体装置の表面を覆う有機膜を含む。
アッシング処理が施された第１の領域と、ターゲットの組成物質による膜が形成された第２の領域の両方の領域で樹脂密着性が向上することで、電極の形成箇所を含む基板の表面の略全面において樹脂密着性が向上し、基板と封止用樹脂とを強固に接合することが可能になるので、半導体パッケージの電気的、機械的な信頼性が大幅に向上する。
添付した図面を参照しながら本発明の実施の形態について説明する。図１は半導体パッケージの構造を示す側断面図、図２は本発明の実施の形態の表面処理装置の構造を示す側断面図である。
図１に半導体パッケージの構造を示す。半導体パッケージ１は、半導体装置２と基板３を電気的、機械的に接続させた状態で一体的に固定した電子部品である。半導体装置２はダイボンディング用接着剤４によって基板３の上部略中央に固着されている。半導体装置２の上部に形成されているボンディングパッド５と基板３の上部に形成されているワイヤ接続用電極６は導電性のワイヤ７で電気的に接続されている。
基板３の裏面には表面に形成されているワイヤ接続用電極６と電気的に接続されているバンプ接続用電極８が形成されている。このバンプ接続用電極８は半導体パッケージ１の外部電極として機能する。バンプ接続用電極８には半導体パッケージ１をマザーボード等と接合するための半田製のバンプ９が融着されている。
基板３の表裏面には、電極６、８以外の領域全体にレジスト膜１０、１１が形成されている。基板表面のレジスト膜１０およびワイヤ接続用電極６は半導体装置２とワイヤ接続用電極６とワイヤ７を封止する樹脂１２と接着されている。
図２に本発明の実施の形態の表面処理装置の構造を示す。半導体パッケージ１の製造過程では表面処理装置２０を用いて基板３の表面処理を行い、封止用の樹脂１２と基板３との接合性の向上を図る。表面処理装置２０は、密閉空間２１を形成する真空チャンバ２２と、密閉空間２１においてその表面を密閉空間２１の中央部に向けた状態で基板３を保持する基板保持ステージ２３と、密閉空間２１において中央部を挟んで基板３と対向する位置で成膜用ターゲット２４を保持する成膜用ターゲット保持部２５と、密閉空間２１の内圧を減ずる減圧装置２６と、密閉空間２１へ放電用ガスを供給する放電用ガス供給装置２７と、成膜用ターゲット保持部２５に高周波電圧を印加する高周波電源部２８と、密閉空間２１を大気開放する大気開放バルブ２９と、放電用ガスの供給量を調整する流量調整バルブ３０を備えている。
表面処理装置２０を用いて表面処理を施す対象は多面取基板３１であり、表面処理を施した後に樹脂１２で封止し、最終的に個々の半導体パッケージ１に個片化することになる。多面取基板３１を基板保持ステージ２３に載置し、減圧した密閉室内２１に放電用ガスを充満させた状態で高周波電圧を印加すると、放電用ガスに含まれるアルゴンや酸素がプラズマ状態に遷移する。すると、プラズマに含まれるイオンは高周波電源部２８側に接続されている成膜用ターゲット２４に高速で衝突する。また、プラズマに含まれる酸素ラジカルは多面取基板３１のレジスト膜１０と反応してレジスト膜１０をガス化して除去する。一方、ワイヤ接続用電極６の表面は金メッキで覆われているため酸素ラジカルの影響を受けることはない。この結果、多面取基板３１のレジスト膜１０に対してはアッシング処理が行われ、成膜用ターゲット２４に対してはスパッタリング処理が行われる。多面取基板３１の表面は、半導体装置２の表面を覆う有機膜３２とレジスト膜１０が露出する第１の領域と、ワイヤ接続用電極６の表面に金メッキ膜が露出する第２の領域で構成されている。有機膜３２はポリイミド等の絶縁性樹脂で構成され、半導体装置２を保護するものである。
成膜用ターゲット２４は組成物質にＳｉＯ２を含んでおり、スパッタリング処理によって成膜用ターゲット２４から放出されたＳｉＯ２が成膜用ターゲット２４と対向して配置されている基板３の表面に成膜する。アッシング処理とスパッタリング処理は密閉空間２１で同時並行して進行するが、第１の領域では、ＳｉＯ２が付着したレジスト膜１０や有機膜３２はすぐにアッシングされてしまうため、ＳｉＯ２膜は形成されない。これに対しアッシングされない第２の領域にはＳｉＯ２膜が形成される。
アッシング処理が効果的に施された第１の領域は樹脂密着性が向上し、封止用樹脂１２と強固に接合する。これに対し第２の領域は、結果として金メッキ膜上に形成されたＳｉＯ２膜によって封止用の樹脂１２との接合性が向上することになる。これにより、第１の領域と第２の領域を有する多面取基板３１の表面はその略全面において樹脂密着性が向上し、封止用の樹脂１２と強固に接合することで、結果として半導体パッケージ１の電気的、機械的な信頼性が大幅に向上する。
半導体パッケージ１が小型化した今日においては第１の領域に対する第２の領域の面積
の割合が高くなっているが、表面処理装置２０を用いた表面処理によれば、第１の領域に対してアッシングによる表面処理を施すと同時に第２の領域には成膜用ターゲットの組成物質を付着させる成膜処理を施すことで、両領域の面積比に関係なく基板３の表面の略全面において樹脂密着性を向上させることが可能である。
本発明は、電極の形成箇所を含む基板の表面の略全面における樹脂密着性を向上させ、基板と封止用樹脂とを強固に接合することを可能にするので、高品質な半導体パッケージの製造分野において有用である。
半導体パッケージの構造を示す側断面図 本発明の実施の形態の表面処理装置の構造を示す側断面図
符号の説明
１ 半導体パッケージ
２ 半導体装置
３ 基板
６ ワイヤ接続用電極
１０ レジスト膜
１２ 封止用の樹脂
２０ 表面処理装置
２１ 密閉空間
２２ 真空チャンバ
２３ 基板保持ステージ
２４ 成膜用ターゲット
２５ 成膜用ターゲット保持部
２６ 減圧装置
２７ 放電用ガス供給装置
２８ 高周波電源部
３１ 多面取基板
３２ 有機膜

Claims (10)

  1. 樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面処理方法であって、
    真空チャンバ内に基板の表面と成膜用ターゲットとを対向させて配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行うことを特徴とする基板の表面処理方法。
  2. 前記成膜用ターゲットが組成物質にＳｉＯ２を含むことを特徴とする請求項１記載の基板の表面処理方法。
  3. 前記放電用ガスに少なくともアルゴンと酸素を含むことを特徴とする請求項１または２記載の基板の表面処理方法。
  4. 基板の表面に露出する樹脂がソルダレジストであることを特徴とする請求項１乃至３の何れかに記載の基板の表面処理方法。
  5. 前記第１の領域に、基板に実装された半導体装置の表面を覆う有機膜を含むことを特徴とする請求項１乃至４の何れかに記載の基板の表面処理方法。
  6. 樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面に半導体装置を実装する工程と、真空チャンバ内に基板の表面と成膜用ターゲットとを間隔をおいて対向配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う表面処理工程と、表面処理された基板の表面を樹脂で封止する工程を含むことを特徴とする半導体パッケージの製造方法。
  7. 前記成膜用ターゲットが組成物質にＳｉＯ２を含むことを特徴とする請求項６に記載の半導体パッケージの製造方法。
  8. 前記放電用ガスに少なくともアルゴンと酸素を含むことを特徴とする請求項６または７に記載の半導体パッケージの製造方法。
  9. 前記表面に露出する樹脂がソルダレジストであることを特徴とする請求項６乃至８の何れかに記載の半導体パッケージの製造方法。
  10. 前記第１の領域に、基板に搭載された半導体装置の表面を覆う有機膜を含むことを特徴とする請求項６乃至９の何れかに記載の半導体パッケージの製造方法。
JP2008077308A 2008-03-25 2008-03-25 基板の表面処理方法および半導体パッケージの製造方法 Expired - Fee Related JP5120004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008077308A JP5120004B2 (ja) 2008-03-25 2008-03-25 基板の表面処理方法および半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008077308A JP5120004B2 (ja) 2008-03-25 2008-03-25 基板の表面処理方法および半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2009231680A JP2009231680A (ja) 2009-10-08
JP5120004B2 true JP5120004B2 (ja) 2013-01-16

Family

ID=41246727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008077308A Expired - Fee Related JP5120004B2 (ja) 2008-03-25 2008-03-25 基板の表面処理方法および半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5120004B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2415891A4 (en) 2009-04-03 2014-11-19 Kobe Steel Ltd COLD-ROLLED STEEL PLATE AND METHOD FOR THE PRODUCTION THEREOF

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681167B2 (ja) * 1988-10-12 1997-11-26 株式会社半導体エネルギー研究所 電子装置作製方法
JPH1131759A (ja) * 1997-07-14 1999-02-02 Sony Corp 吸湿保護膜を有する実装回路基板及び実装回路基板の吸湿保護膜形成方法
JP2001259411A (ja) * 2000-03-16 2001-09-25 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP3671879B2 (ja) * 2001-07-17 2005-07-13 松下電器産業株式会社 電子部品製造方法および電子部品

Also Published As

Publication number Publication date
JP2009231680A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
US8421168B2 (en) Microelectromechanical systems microphone packaging systems
TWI502654B (zh) 半導體裝置及包括研磨步驟之半導體裝置的製造方法
US5909633A (en) Method of manufacturing an electronic component
US10229870B2 (en) Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
JP2004319892A (ja) 半導体装置の製造方法
KR20030023571A (ko) 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법
CN107039292B (zh) 元件芯片的制造方法、电子部件安装构造体的制造方法
US7019404B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
TW200913194A (en) Semiconductor package and manufacturing method thereof
CN103855122B (zh) 包括压缩应力的封装垂直功率器件及其制造方法
CN108011608A (zh) 一种应用于声表面波滤波器的晶圆级封装结构及封装工艺
WO2007099759A1 (ja) 部品接合方法、部品積層方法および部品接合構造体
JP2011100793A5 (ja) 半導体パッケージ及びその製造方法
JP5120004B2 (ja) 基板の表面処理方法および半導体パッケージの製造方法
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JP2020004857A (ja) 半導体装置の製造方法
CN102446837B (zh) 包括半导体芯片的器件的制造
JP3671879B2 (ja) 電子部品製造方法および電子部品
JP3427702B2 (ja) 電子部品のプラズマ処理装置
JP2006202974A (ja) 電子装置及びその製造方法
JPH10340977A (ja) 電子部品およびその製造方法
US8093101B2 (en) Electronic device and method of fabricating the same
KR100824542B1 (ko) 배선용 봉지층을 이용한 웨이퍼 레벨 패키지 제조방법
JP2006196619A (ja) 電子装置及びその製造方法
JP4462221B2 (ja) 半導体部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees