JP5120087B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5120087B2 JP5120087B2 JP2008156816A JP2008156816A JP5120087B2 JP 5120087 B2 JP5120087 B2 JP 5120087B2 JP 2008156816 A JP2008156816 A JP 2008156816A JP 2008156816 A JP2008156816 A JP 2008156816A JP 5120087 B2 JP5120087 B2 JP 5120087B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- column
- heat
- mounting bottom
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1乃至図3に示すように、本発明の一実施の形態に係る半導体装置1は、ボンディングパッド11を有する半導体チップ10と、実装底面20Bを有し、この実装底面20Bに対して垂直な高さ方向に延伸する一側面20Cに半導体チップ10をマウントし、一側面20Cからそれに対向する他の一側面20Eまでの厚み(T2)が半導体チップ10の厚み(T1)に対して厚い放熱支柱20と、放熱支柱20の実装底面20B側の一側面20Cに向かい合わせて配設され、半導体チップ10のボンディングパッド11に電気的に接続されたリード21と、放熱支柱20の実装底面20B(端子200)及びリード21の一部(他端側212であって端子210)を露出させ、放熱支柱20の実装底面20B以外の部分、リード21の一部以外の部分及び半導体チップ10を覆う樹脂封止体40とを備える。
前述の一実施の形態に係る半導体装置1の製造方法(組立方法)は以下の通りである。
本実施の形態に係る半導体装置1においては、放熱支柱20の実装基板50に実装するための実装底面20Bに対して垂直な一側面20Cに半導体チップ10を配設し、縦型実装構造を構築することができるので、実装基板50に対して高さ方向に全体の容積を納め、実装基板50上の占有面積を減少することができる。従って、半導体装置1を実装基板50に実装したときの実装密度を向上することができる。本実施の形態に係る半導体装置1においては、同一半導体チップをマウントした面実装型の半導体装置に比較して例えば40%−60%の占有面積を削減することができる。
上記のように、本発明を一実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
2…リードフレーム
10…半導体チップ
11…ボンディングパッド
20…放熱支柱
20A…上面
20B…実装底面
20C、20D、20E、20F…一側面
200、210、51、52…端子
21…リード
211…一端側
211A、212A…表面
211B、212B…裏面
212…他端側
25…枠体
251…第1の枠体
252…第2の枠体
253…第3の枠体
30…ワイヤ
40…樹脂封止体
50…実装基板
60、61…半田
Claims (3)
- 半導体チップと、
実装底面を有し、この実装底面に対して垂直な高さ方向に延伸する一側面に前記半導体チップをマウントし、前記一側面からそれに対向する他の一側面までの厚みが前記半導体チップの厚みに対して厚い放熱支柱と、
前記放熱支柱の前記実装底面側の前記一側面に向かい合わせて配設され、前記半導体チップに電気的に接続されたリードと、
前記放熱支柱の前記実装底面及び前記リードの一部を露出させ、前記放熱支柱の前記実装底面以外の部分、前記リードの一部以外の部分及び前記半導体チップを覆う樹脂封止体と、
を備え、
前記放熱支柱の前記実装底面及び前記リードの一部が、前記樹脂封止体よりもその外側に突出して端子を構成し、
前記放熱支柱が、熱伝導性並びに電気伝導性を有する金属又は合金により構成されて直方体形状を有し、
前記放熱支柱の前記実装底面の位置と前記リードの前記樹脂封止体から露出した前記一部の裏面の位置とが同一平面上にあり、且つ、前記放熱支柱の厚さ方向に沿って前記実装底面と前記リードの前記裏面とが配設されていることを特徴とする半導体装置。 - 実装底面とその実装底面に対して垂直な方向に延伸する一側面を有する放熱支柱と、前記放熱支柱の前記実装底面に隣り合い前記一側面の位置と同等の位置に一端側の表面が設定されたリードとを枠体に連接したリードフレームを形成する工程と、
前記リードの前記一端側の表面に対してその表面側に前記リードの他端側を折り曲げ、前記リードを成型する工程と、
前記リードが連接された前記枠体を折り曲げ、前記放熱支柱の前記一側面に離間して前記リードの一端側の裏面を対向させ、かつ前記放熱支柱の前記実装底面の位置と同等の位置に前記リードの前記他端側の裏面を移動し、前記枠体を成型する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記枠体を成型する工程の後に、前記放熱支柱の前記一側面に半導体チップをマウントする工程と、
前記半導体チップと前記リードの前記一端側の表面とを電気的に接続する工程と、
前記放熱支柱の前記実装底面及び前記リードの前記他端側を露出させ、前記放熱支柱の前記実装底面以外の部分、前記リードの一端側及び前記半導体チップを樹脂封止体により覆う工程と、
前記リードフレームの前記枠体から前記放熱支柱及び前記リードを切断する工程と、
を更に備えたことを特徴とする請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008156816A JP5120087B2 (ja) | 2008-06-16 | 2008-06-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008156816A JP5120087B2 (ja) | 2008-06-16 | 2008-06-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009302387A JP2009302387A (ja) | 2009-12-24 |
| JP5120087B2 true JP5120087B2 (ja) | 2013-01-16 |
Family
ID=41548966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008156816A Expired - Fee Related JP5120087B2 (ja) | 2008-06-16 | 2008-06-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5120087B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6281178B2 (ja) * | 2013-01-31 | 2018-02-21 | 住友ベークライト株式会社 | 電子装置、自動車および電子装置の製造方法 |
| JP2015149363A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社デンソー | 半導体モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0419799Y2 (ja) * | 1986-05-22 | 1992-05-06 | ||
| JP2560974B2 (ja) * | 1993-06-04 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
-
2008
- 2008-06-16 JP JP2008156816A patent/JP5120087B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009302387A (ja) | 2009-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10720406B2 (en) | Stacked semiconductor system having interposer of half-etched and molded sheet metal | |
| EP2248161B1 (en) | Leadless integrated circuit package having high density contacts | |
| JP5383621B2 (ja) | パワー半導体装置 | |
| KR101604605B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US7800206B2 (en) | Semiconductor device | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| JP7649171B2 (ja) | 半導体装置 | |
| KR101343199B1 (ko) | 반도체 패키지 | |
| KR100262723B1 (ko) | 반도체패키지및이것을사용한반도체모듈 | |
| JP5120087B2 (ja) | 半導体装置及びその製造方法 | |
| JP3225369U (ja) | 半導体素子パッケージ | |
| JP4918391B2 (ja) | 半導体装置 | |
| JP5147295B2 (ja) | 半導体装置 | |
| CN215815865U (zh) | 一种半导体模块及封装结构 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| CN100470784C (zh) | 半导体器件及其制造方法和半导体器件制造中使用的衬底 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000269413A (ja) | 半導体装置 | |
| CN223273273U (zh) | 功率模组 | |
| JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
| US12513870B2 (en) | Power module | |
| JP2007150044A (ja) | 半導体装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにpga用リードフレーム | |
| US8531022B2 (en) | Routable array metal integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5120087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |