JP5175121B2 - 半導体素子 - Google Patents

Description

本発明は、半導体素子に関し、特に、点状の導電構造又は線状の導電構造を有する発光ダイオードに関する。

発光ダイオードは、半導体素子のうち、幅広く用いられている光源の一つである。従来の白熱電球や蛍光灯管に比べ、発光ダイオードは、省電力と長寿命の優れた特性を有するので、従来の光源の代わりに、様々な分野、例えば、交通標識、バックライトモジュール、街灯照明、医療設備などの産業に応用されている。発光ダイオード光源の応用と発展につれて、輝度への要求がますます高くなっているので、如何にその発光効率を上げ輝度を向上するかは、当業界の共通な課題となっている。

そのうち、発光ダイオードの効率と光通過量を有効に向上する方法の一つは、結晶粒子の表面面積を増加させることである。しかし、結晶粒子が大きくなると、電流が接触電極から発光層に均一に分散することができず、この時、電流を均一に分散させるために接触電極もそれにつれて大きくなると、遮光効果が生じるので光射出面積が減少し、これらは、全て、発光ダイオードの発光効率を向上することができない原因である。よって、接触電極の面積を変えない前提で如何に電流を発光層に均一に分散させ発光ダイオードの発光効率を向上させるかは、克服すべき問題の一つである。

従来方法の一つは、ｐ型半導体層上に形成された半透明電流分散層を用いることにより電流分散の効果を達成することである。電流分散層は、通常、光吸収効果を抑えるために薄ければ薄いほど良いが、薄ければ薄いほどシート抵抗が大きいとの問題もある。

本発明の目的は、点状の導電構造又は線状の導電構造を有する発光ダイオードを提供することにある。

本発明は、半導体素子を提供し、この半導体素子は、ナノインプリンティング技術により電極と半導体スタック層との間に形成された導電構造を含む。これにより、電流がこの導電構造を介して電極を経由し半導体スタック層に均一に分散することができる。前記導電構造は、点状の導電構造または線状の導電構造であり、底部と頂部が所定の比を有し、または、高さが何れの幅より大きく、または、何れの幅が半導体素子から発した光の波長より小さい。さらに、半導体スタック層の表面には、粗化構造または周期凹凸構造が設けられても良い。

また、本発明は、他の半導体素子も提供し、この半導体素子は、上から下へ順に、電極、透明電極、導電構造及び半導体スタック層を含み、または、電極、第一の透明電極、導電構造、第二の透明電極及び半導体スタック層を含み、または、電極、導電構造及び半導体スタック層を含む。

また、本発明は、他の半導体素子も提供し、この半導体素子は、電極と半導体スタック層との間に位置する導電構造の側壁に形成された保護層を含む。これにより、導電構造底部の保持力が強まり、導電構造の高さと幅の比が大きくなるときまたは半導体スタック層が粗い表面を有するときに導電構造が容易に倒れるとの問題を解決することができる。または、前記導電構造をマスクとして用いてエッチングを行うことによって半導体発光スタック層に複数の溝を形成した後に絶縁保護層を充填し、これにより、プロセスに必要なマスクの数を減らし、生産コストを削減する。

また、本発明は、他の半導体素子も提供し、この半導体素子は、第一の半導体層、能動層及び第二の半導体層を有する半導体スタック層と、第一の半導体層または第二の半導体層の中に形成された導電構造とを含む。

前述した各種の導電構造を用いることにより、電流が電極を経由して半導体スタック層に均一に分散し、発光効率を向上することができる。

次に、添付した図面を参照しながら、本発明の好適な実施形態を詳細に説明する。

本発明は、ナノインプリンティング技術を用いて半導体素子の電極と半導体スタック層との間に導電構造、例えば、複数の点状の導電構造または複数の線状の導電構造を形成することにより、電流を電極から点状の導電構造または線状の導電構造を経由して半導体スタック層に均一に分散させることができる。ナノインプリンティング技術による導電構造の幅が相当細く、ひいては半導体素子から発した光の波長より小さいので、明らかな遮光現象が生じることが無く、半導体素子の発光効率を有効に向上することができる。前述した構造は、特定の半導体素子に限定せず、例えば、発光素子、ソーラーエネルギー光電素子またはダイオード素子などに用いられても良い。前述した発明の特徴に基づいて各種の異なる実施例が挙げられ、次のように述べられる。

図１Ａ−図１Ｇは、本発明の第一の実施例の製作ステップを示すものである。図１Ａに示すように、一時基板１０１上にフォトレジスト層１０２を形成し、また、それと別に、ナノ構造を有するインプリンティング型板１０３も形成する。その後、図１Ｂに示すようなナノインプリンティングステップを行い、元々インプリンティング型板１０３にあるナノ構造をフォトレジスト層１０２にインプリンティングし、台形の形状を有するパターン化フォトレジスト層１０４を形成する。また、図１Ｃに示すように、基板１１１上に、第一の半導体層１１２、能動層１１３及び第二の半導体層１１４を含む半導体スタック層を形成し、そして、前記第二のステップにより形成された、台形の形状を有するパターン化フォトレジスト層１０４を第二の半導体層１１４上に設ける。次に、図１Ｄに示すように、剥離法により一時基板１０１を除去する。そして、酸素プラズマ（Ｏ２ Ｐｌａｓｍａ）を用いてパターン化フォトレジスト層１０４の表面に対してエッチングを行うことによりフォトレジスト層の一部を除去し、図１Ｅに示すような逆台形状の中間フォトレジスト層１０５を形成する。次に、図１Ｆに示すように、スパッタ法または電子ビーム法により導電材料を中間フォトレジスト層１０５の隙間に充填し、そして、剥離法により中間フォトレジスト層１０５を除去することにより、上が鋭く下が広い、三角形に似ている複数の点状の導電構造１１５を獲得し、その実際の形状は、図９のＳＥＭ（走査型電子顕微鏡）写真に示すようである。

上述した導電構造１１５は、第二の半導体層１１４と接触する底部幅Ｗ１と、底部幅Ｗ１の反対側に位置する頂部幅Ｗ２と、底部幅Ｗ１と頂部幅Ｗ２との間の距離である高さＨとを有し、そのうち、底部幅Ｗ１は５μｍより小さく、好ましくは、０．１μｍ―３μｍである。また、頂部幅Ｗ２は、底部幅Ｗ１の０．７倍より小さく、好ましくは、底部幅の０．３５倍より小さくまたは三角形に近い構造である。一方、高さＨは、底部幅Ｗ１より大きく、好ましくは、底部幅の１．５倍以上である。さらに、本実施例の底部幅Ｗ１と頂部幅Ｗ２は、半導体素子から発した光の波長より小さくても良く、且つ、その高さＨは、５０μｍより大きい。

最後に、図１Ｇに示すように、点状の導電構造１１５の上に透明導電層１１６を形成し、そして、透明導電層１１６の上に第一の電極１１７を形成し、また、基板１１１の下に第二の電極１１８を形成することにより、本実施例の、電流を均一に分散させることができる複数の点状の導電構造を有する半導体素子を完成させる。このような半導体素子の構造により、電流を第一の電極１１７から透明導電層１１６を経由して横向きに伝導させ、そして、点状の導電構造１１５を介して分散させ、下の半導体スタック層まで伝導させることができ、これにより、電流が第一の電極１１７の下にある領域に集中することがない。また、図１Ｈは、本実施例の図１Ｇの上面図であり、点状の導電構造１１５が半導体素子に均一に配置されることを示している。

前述した一時基板１０１は、金属基板、絶縁基板、半導体基板または熱塑性のある高分子基板であっても良く、例えば、銅（Ｃｕ）基板、ニッケル（Ｎｉ）基板、エポキシ樹脂（Ｅｐｏｘｙ）基板、サファイア（Ｓａｐｐｈｉｒｅ）基板または窒化ガリウム（ＧａＮ）基板であっても良い。基板１１１は、サファイア（Ｓａｐｐｈｉｒｅ）、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、窒化アルミニ（ＡｌＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、砒化アルミガリウム（ＡｌＧａＡｓ）、リン化ガリウム砒素（ＧａＡｓＰ）または金属基板、例えば、銅（Ｃｕ）基板、ニッケル（Ｎｉ）基板であっても良い。フォトレジスト層１０２は、軟性金属層、ＵＶレジン、熱固性材料、熱塑性高分子層または酸化インジウムスズ層であっても良い。インプリンティング型板１０３は、例えば、シリコン（Ｓｉ）、ニッケル（Ｎｉ）、窒化ガリウム（ＧａＮ）、石英、サファイア（Ｓａｐｐｈｉｒｅ）と高分子材料等の材料に対してパターン化プロセスを行うことにより形成されても良い。第一の半導体層１１２、能動層１１３及び第二の半導体層１１４は、リン化アルミインジウムガリウム（ＡｌＧａＩｎＰ）系或いは窒化インジウムガリウム（ＩｎＧａＮ）系半導体材料に対してエピタキシャルプロセスを行うことにより形成されても良い。点状の導電構造１１５は、金（Ａｕ）、銀（Ａｇ）、クロム／金（Ｃｒ／Ａｕ）、金／ベリリウム金／金（Ａｕ／ＢｅＡｕ／Ａｕ）、金／ゲルマニウム金ニッケル／金（Ａｕ／ＧｅＡｕＮｉ／Ａｕ）、或いは、カーボンナノチューブからなっても良い。透明導電層１１６は、酸化インジウムスズ、酸化インジウム亜鉛、酸化ゲルマニウムスズ、酸化亜鉛、酸化インジウム、酸化スズ、酸化銅アルミ、酸化銅ガリウム、酸化ストロンチウム銅、或いは、カーボンナノチューブからなっても良い。第一の電極１１７と第二の電極１１８は、クロム／金（Ｃｒ／Ａｕ）、チタン／プラチナ／金（Ｔｉ／Ｐｔ／Ａｕ）、金／ベリリウム金／金（Ａｕ／ＢｅＡｕ／Ａｕ）、或いは、金／ゲルマニウム金ニッケル／金（Ａｕ／ＧｅＡｕＮｉ／Ａｕ）からなっても良い。次に述べる他の図における同じ素子は同じ符号で表示され、その説明は省略する。

図２Ａと図２Ｂは、本発明の第二の実施例を示すものである。その製作方法と構造は、第一の実施例とほぼ同じであるが、主な相違点は、点状の導電構造１１５の代わりに線状の導電構造を使用することにある。図２Ｂに示すように、電流は、各種の異なるパターンを有する複数の線状の導電構造１２１を介して半導体素子全体に均一に分散する。前述した線状の導線構造１２１は、第二の半導体層１１４と接触する底部幅Ｗ１と、底部幅Ｗ１の反対側に位置する頂部幅Ｗ２と、底部幅Ｗ１と頂部幅Ｗ２との間の距離である高さＨとを有し、そのうち、底部幅Ｗ１は、５μｍより小さく、好ましくは、０．１μｍ−３μｍである。また、頂部幅Ｗ２は、底部幅Ｗ１の０．７倍より小さく、好ましくは、底部幅の０．３５倍より小さくまたは三角形に近い構造である。一方、高さＨは、底部幅Ｗ１より大きく、好ましくは、底部幅の１．５倍である。本実施例の線状の導電構造１２１は、断面が三角形に近い細長い構造であり、その実際の形状は、図１０のＳＥＭ写真に示すようである。

また、第二の半導体層１１４の表面に対して粗化プロセスを行うことにより、図３Ａに示すような粗化構造１３１を形成し、これは、本発明の第三の実施例である。或いは、図３Ｂに示すように、第二の半導体層１１４の表面に周期または準周期凹凸構造１３２を形成し、これは、本発明の第四の実施例である。この二つの構造により、能動層１１３による光をより有効に導出させ、半導体素子の発光効率をさらに向上することができる。

本発明のナノインプリンティング技術は、従来のフォトマスク技術と違い、より小さい幅を有するフォトレジストパターンを簡単且つ有効に形成し、後続のパターン化プロセスを容易に完成させることができる。よって、本発明は、さらに、図３Ｃに示すような第五の実施例を提供する。この実施例では、面粗度（Ｒａ）が０．１μｍ―３μｍである第二の半導体層１１４の表面上にナノインプリンティング技術により線状の導線構造１２１を形成する。また、第六の実施例も提供し、この実施例では、図３Ｄに示すように、まず、ナノインプリンティング技術により第二の半導体層１１４上にフォトレジストパターンを形成し、そして、第二の半導体層１１４に対してエッチングを行うことによって複数の溝１２２を形成し、それから、線状の導電構造１２１を複数の溝に充填し平面１３４を形成し、その後、その上に透明導電層１１６と第一の電極１１７を設ける。

図４Ａは、本発明の第七の実施例を示すものである。図に示すように、本実施例は、第一の電極１１７の下に各種の異なるパターンを有する線状の導電構造１２１を設け、そして、第一の電極１１７と電気的に直接接続させるものである。よって、電流は、第一の電極１１７から、線状の導電構造１２１の直接伝導により、素子全体に均一に分散することができる。同時に、指状の延伸パターン（図示せず）を有する第一の電極１１７を設計して線状の導電構造１２１の上に設置しても良く、これにより、線状の導電構造１２１には断線が発生したときにも、その上方にある第一の電極１１７の指状の延伸パターンにより電気的導通を維持することができる。また、本発明の第八の実施例では、図４Ｂに示すように、その主な特徴は、まず、第二の半導体層１１４の上に第一の透明導電層１４１を形成し、その後、第一の透明導電層１４１の上に線状の導電構造１２１を形成してから第二の透明導電層１４２を覆い、最後に、第二の透明導電層１４２の上に第一の電極１１７を形成することにある。

図５は、本発明の第九の実施例を示すものである。その製作方法と構造は、第一の実施例とほぼ同じであるが、唯一の相違点は、保護層１５１をさらに含むことにあり、この保護層１５１は、線状の導電構造１２１の側辺位置に設けられ、線状の導電構造１２１と第二の半導体１１４との付着強度を増加し、これにより、線状の導電構造１２１の高さと幅の比が大きくなるときに線状の導電構造１２１が保持力不足により剥脱するとの問題を解決することができる。そのうち、前述した保護層１５１は、透明材料、例えば、二酸化シリコン或いは高分子材料で、ソル−ゲル（Ｓｏｌ−ｇｅｌ）法またはスピンコーティング（Ｓｐｉｎ Ｃｏｔｉｎｇ）法により、線状の導電構造１２１の側辺位置に形成される。

図６は、本発明の第十の実施例を示すものである。そのうち、この素子の形成方法は、まず、ナノインプリンティング技術を用いて半導体スタック層の第二の半導体層１１４上に線状の導線構造１２１を形成し、次に、この線状の導電構造１２１をマスクとして誘導結合プラズマエッチング法で半導体スタック層に対してエッチングを行うことにより、図に示すような、線状の導電構造１２１の下における半導体スタック層柱状構造及び複数の溝を形成し、その後、絶縁材料を用いてこの複数の溝を充填することによって絶縁保護層１６１を形成し、最後に、絶縁保護層１６１の上に透明導電層１６２と第一の電極１１７を形成し本実施例の素子構造を完成させることである。前述した半導体スタック層柱状構造により、半導体層により生成された光の発光効率を向上することができる。そのうち、前記透明保護層は、エポキシ樹脂、二酸化シリコン等の材料からなっても良い。

前述した全ての実施例における構造は、点状の導電構造または線状の導電構造に限られず、両者が交換または同時に存在することもでき、或いは、同じ特性を有する他の導電構造を採用しても良いと同時に、金属材料にも限られず、導電特性を有する材料でさえあれば良い。また、本発明の点状の導電構造或いは線状の導電構造は、電極と半導体スタック層との間に設けられることに限られず、半導体スタック層の上下両面に同時に設けられても良く、または、半導体スタック層の中或いは異なる半導体スタック層の間に設けられても良く、言い換えると、電流分散の役割を果たすことができれば良いとのことである。

図７はバックライトモジュール装置を示すものである。そのうち、このバックライトモジュール装置は、前述した実施例の何れに記載の半導体素子７１１からなる光源装置７１０と、光源装置７１０からの光の射出経路に設けられ、当該光を適当に処理してから出力させる光学装置７２０と、光源装置７１０に必要な電源を提供するための電源供給システム７３０とを含む。

図８は、照明装置を示すものである。この照明装置は、車両のライト、街灯、懐中電灯、路上ライト、指示ライトなどであっても良い。そのうち、照明装置は、前述した実施例の何れに述べた半導体素子８１１からなる光源装置８１０と、光源装置８１０に必要な電源を提供するための電源供給システム８２０と、電流を光源装置８１０に入力させることを制御するための制御素子８３０とを含む。

以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の範囲に属する。

本発明の第一の実施例における第一のステップを示す図である。 本発明の第一の実施例における第二のステップを示す図である。 本発明の第一の実施例における第三のステップを示す図である。 本発明の第一の実施例における第四のステップを示す図である。 本発明の第一の実施例における第五のステップを示す図である。 本発明の第一の実施例における第六のステップを示す図である。 本発明の第一の実施例における構造の断面図である。 本発明の第一の実施例における構造の上面図である。 本発明の第二の実施例における構造を示す図である。 本発明の第二の実施例における構造の上面図である。 本発明の第三の実施例における構造を示す図である。 本発明の第四の実施例における構造を示す図である。 本発明の第五の実施例における構造を示す図である。 本発明の第六の実施例における構造を示す図である。 本発明の第七の実施例における構造を示す図である。 本発明の第八の実施例における構造を示す図である。 本発明の第九の実施例における構造を示す図である。 本発明の第十の実施例における構造を示す図である。 本発明のバックライトモジュール装置を示す図である。 本発明の照明装置を示す図である。 本発明の点状の導電構造のＳＥＭ写真である。 本発明の線状の導電構造のＳＥＭ写真である。

符号の説明

１０１ 一時基板
１０２ フォトレジスト層
１０３ インプリンティング型板
１０４ パターン化フォトレジスト層
１０５ 中間フォトレジスト層
１１１ 基板
１１２ 第一の半導体層
１１３ 能動層
１１４ 第二半導体層
１１５ 点状の導電構造
１１６ 透明導電層
１１７ 第一の電極
１１８ 第二の電極
１２１ 線状の導電構造
１２２ 溝
１３１ 粗化構造
１３２ 周期凹凸構造
１４１ 第一の透明導電層
１４２ 第二の透明導電層
１５１ 保護層
１６１ 絶縁保護層
１６２ 透明導電層
７１０ 光源装置
７１１ 半導体素子
７２０ 光学装置
７３０ 電源供給システム
８１０ 光源装置
８１１ 半導体素子
８２０ 電源供給システム
８３０ 制御素子

Claims (8)

1. 半導体スタック層と、
   前記半導体スタック層上に形成される導電構造と、
   を含み、
   前記導電構造は、前記半導体スタック層と接触し所定の幅を有する底部と、当該底部の反対側に位置し所定の幅を有する頂部と、を有し、
   前記底部と前記頂部の間は、所定の高さを有し、
   前記頂部の所定の幅と前記底部の所定の幅の比は、０．７より小さく、
   前記導電構造の側壁に形成される保護層をさらに含む、
   半導体素子。
2. 前記底部の所定の幅は、５μｍより小さく、または、前記半導体素子から発した光の波長より小さい、
   請求項１に記載の半導体素子。
3. 前記所定の高さは、前記底部の所定の幅より大きい、
   請求項１に記載の半導体素子。
4. 前記半導体スタック層は、表面に粗化構造または周期凹凸構造が形成される、
   請求項１に記載の半導体素子。
5. 前記導電構造を覆う透明導電層、または、前記導電構造と前記半導体スタック層との間に形成される他の透明導電層をさらに含む、
   請求項１に記載の半導体素子。
6. 前記導電構造は、点状の導電構造、または、線状の導電構造である、
   請求項１に記載の半導体素子。
7. 請求項１ないし６の何れか一項に記載の半導体素子からなる光源装置と、
   前記光源装置の光射出経路に位置する光学装置と、
   前記光源装置に必要な電源を提供する電源供給システムと、
   を含む、
   バックライトモジュール装置。
8. 請求項１ないし６の何れか一項に記載の半導体素子からなる光源装置と、
   前記光源装置に必要な電源を提供する電源供給システムと、
   前記電源を前記光源装置に入力することを制御する制御素子と、
   を含む、
   照明装置。

Images