JP5196404B2 - ディジタル無線通信装置 - Google Patents
ディジタル無線通信装置 Download PDFInfo
- Publication number
- JP5196404B2 JP5196404B2 JP2009101165A JP2009101165A JP5196404B2 JP 5196404 B2 JP5196404 B2 JP 5196404B2 JP 2009101165 A JP2009101165 A JP 2009101165A JP 2009101165 A JP2009101165 A JP 2009101165A JP 5196404 B2 JP5196404 B2 JP 5196404B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- ifft
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、帯域幅および送信周波数をダイナミックに変更できるディジタル無線通信装置に関する。
近年、無線通信は主としてディジタルデータを送受信するものが中心となっている。ディジタル無線通信においては、数十Ｍｂｉｔ／ｓを超える高速化と共に、ネットワークのＩＰ化に伴い、無線ＬＡＮに代表されるように、パケット通信が主流となりつつある。一方、伝送速度の高速化に伴い、周波数需要は急増しており、特に移動通信に適した利用しやすい周波数帯は急速に逼迫してきている。
このような周波数不足を解決する手段の一つとして、近年、コグニティブ無線が注目を集めている（例えば、非特許文献１、２参照）。コグニティブ無線は、Ｊｏｓｅｐｈ ＭｉｔｏｌａIIIにより提案されたもので、非特許文献１では、「An enhancement on the traditional software radio concept wherein the radio is aware of its environment and its capabilities, is able to independently alter its physical layer behavior, and is capable of following complex adaptation strategies.」とされている。コグニティブ無線は、様々な定義がなされているが、一般的には、無線機が周囲の電波利用環境を認識し、その状況に応じて複数の周波数帯域、タイムスロット等の無線リソースを利用する技術であるということができる。これにより、ある場所において、その時間に利用されていない周波数を検出し、その周波数を利用することにより、周波数をダイナミックに共用して、周波数の利用効率を向上する技術と捉えることができる。
このようなコグニティブ無線を実現するためには、任意の周波数、任意の時間に無線信号を送信することのできる送受信装置が必要となる。このような機能を持つ無線通信技術として、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）をベースとし、利用可能な周波数帯にのみ、サブキャリアを送信することにより、任意の周波数に信号を送信する方法が提案されている（例えば、非特許文献３参照）。
ここで、図７は、従来技術のマルチキャリア変調方式であるＯＦＤＭをベースとした、任意の周波数、任意の時間に無線信号を送受信できる、帯域幅および送受信周波数を変更可能なディジタル無線通信装置の構成を示すブロック図である。図７において、送信装置の構成を示しており、１は入力データの直並列変換を行う直並列変換器、２はサブキャリア毎の変調器、３は送信に使用するサブキャリアにのみ変調信号を供給するためのスイッチ回路、４はＩＦＦＴ回路、５はＯＦＤＭ信号において多重波フェージングによる符号間干渉を軽減するためのサイクリックプレフィックス付加回路、６は並直列変換器である。
入力データが直並列変換器１に入力され、直並列変換が行われた後、サブキャリア毎の変調器２で変調が行われ、スイッチ回路３に入力される。スイッチ回路３では、使用するサブキャリア数に対応する変調信号のみが選択されてＩＦＦＴ回路４に入力され、使用しないサブキャリアには０が入力される。ＩＦＦＴ回路４では、逆フーリエ変換が行われ、使用するサブキャリアにのみ変調信号が出力される。サイクリックプレフィックス付加回路５では、この信号に多重波フェージングによる符号間干渉を軽減するためのサイクリックプレフィックスが付加され、並直列変換器６で、並直列変換が行われる。
実際の装置では、この後、Ｄ／Ａ変換によりアナログ信号に変換され、直交変換器により変調信号が生成され、周波数変換された後、無線信号として送信される。このような構成となっているため、スイッチ回路３を制御することにより、ＩＦＦＴ回路４に入力する信号の位置を変えることで送受信周波数を変更できると共に、送信するサブキャリアの数を変更することで、使用する帯域を変更することができる。
このように、図７に示す従来技術による、ＯＦＤＭをベースとした帯域幅と送受信周波数を変更する無線通信装置では、使用するサブキャリアの数により帯域を変更し、使用するサブキャリアの位置を変えることにより周波数を変更していた。このため、一般に広帯域な信号になると、多数のサブキャリアを利用することになり、ＯＦＤＭの欠点として知られているように、信号のＰＡＰＲ（Peak to Average Power Ratio：ピーク対平均電力比）が大きくなるため、送信装置の電力増幅器に大きなバックオフが必要となるという問題が生じる。
上述した問題を解決するための別の従来技術として、ＯＦＤＭ以外の任意の変調信号を利用でき、帯域幅および周波数を変更可能なディジタル無線通信装置について説明する。図８は、従来技術である、ディジタル無線通信装置の他の構成を示すブロック図である。図において、１０１は送信データの前後にサイクリックプレフィックスを挿入するデータ挿入回路、１０２は送信データを複素平面上にマッピングする変調回路、１０３は該変調回路に接続されるポイント数ｍのＦＦＴ回路、１０４は該ＦＦＴ回路１０３の出力に対して周波数領域でフィルタリングを行うための重み付け回路、１０５は重み付け回路１０４の出力を送信する周波数に応じて振り分けるスイッチ回路、１０６はスイッチ回路が接続されるポイント数ｎ（＝２Ｎ）のＩＦＦＴ回路、１０７は該ＩＦＦＴ回路１０６の出力に対して時間領域で波形整形を行う波形整形回路である。
Joseph Mitola III et al, "Cognitive Radio for Flexible Mobile Multimedia Communications", IEEE Mobile Multimedia Conference,1999,pp3-10.
原田博司,"コグニティブ無線を利用した通信システムに関する基礎検討,"信学技報 ＳＲ２００５−１８,２００５年５月
TIMO A. WEISS AND FRIEDRICH K. JONDRAL, UNIVERSITAT KARLSRUHE, "Spectrum Pooling: An Innovative Strategy for the Enhancement of Spectrum Efficiency," IEEE Radio Communications・March 2004.
しかしながら、図８に示した従来技術によるディジタル無線通信装置では、隣接チャネル信号への与干渉を低減するために波形整形回路１０７が用いられているが、時間ウィンドウによる手段であり、隣接チャネルへの与干渉を十分低減できないという問題がある。また、当該従来技術では、変調回路１０２に接続されるポイント数ｍのＦＦＴ回路１０３では、演算量を低減するためにＦＦＴアルゴリズムを用いる場合、ポイント数ｍを２のべき乗の数とする必要がある。この場合、柔軟に変調速度を設定することができないという問題があった。このように、帯域幅および周波数を変更可能な従来技術によるディジタル無線通信装置には、隣接チャネルへの与干渉を十分低減できず、柔軟に変調速度（シンボル速度）を設定することができないという問題があった。
本発明は、このような事情を考慮してなされたものであり、その目的は、隣接チャネルへの与干渉を十分に低減することができ、柔軟に変調速度（シンボル速度）を設定することができるディジタル無線通信装置を提供することにある。
上述した課題を解決するために、本発明は、シンボル速度と周波数の変更が可能な無線通信装置であって、送信データを複素平面上にマッピングして変調信号を生成する変調回路と、前記変調回路により生成された変調信号から、送信すべき第１の変調信号、およびその前後の第２の変調信号を出力する第１のメモリ回路と、前記第１のメモリ回路の出力に対して位相回転を行う位相補正回路と、前記位相補正回路の出力信号の間にゼロを挿入してオーバーサンプリングを行うＬ倍オーバーサンプリング回路と、前記オーバーサンプリング回路の出力が連続するようにＮポイント分の信号を取り出す信号選択回路と、前記信号選択回路から出力されるＮポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行うための重み付け回路と、前記重み付け回路の出力を、送信する周波数に応じて振り分けるスイッチ回路と、前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うポイント数ＭのＩＦＦＴ回路と、前記ＩＦＦＴ回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記ＩＦＦＴ回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路とを備え、前記オーバーサンプリング数Ｌと前記ポイント数Ｎとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とすることを特徴とするディジタル無線通信装置である。
本発明は、シンボル速度と周波数の変更が可能な無線通信装置であって、送信データを複素平面上にマッピングして変調信号を生成する変調回路と、前記変調回路により生成された変調信号から、送信すべき第１の変調信号とその前後の第２の変調信号とのＮポイント分の信号を出力する第１のメモリ回路と、前記第１のメモリ回路の出力に対して位相回転を行う位相補正回路と、前記位相補正回路の出力信号の間にゼロを挿入して定められたＬ倍のオーバーサンプリングを行うオーバーサンプリング回路と、前記オーバーサンプリング回路の出力が連続するようにＮポイント分の信号を取り出す信号選択回路と、前記信号選択回路から出力されるＮポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行う重み付け回路と、前記重み付け回路の出力を、送信する周波数に応じて振り分けるスイッチ回路と、前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うＩＦＦＴ回路と、前記ＩＦＦＴ回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記ＩＦＦＴ回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路とを備え、前記オーバーサンプリング数Ｌと前記ポイント数Ｎとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とし、前記第１の変調信号の長さはＮ／２であり、その前後の前記第２の変調信号の長さはＮ／４であり、前記位相補正回路は、前記第１のメモリ回路の出力に対して、＋１、または、−１を乗算することにより位相補正を行うことを特徴とするディジタル無線通信装置である。
本発明は、シンボル速度と周波数の変更が可能な無線通信装置であって、送信データを複素平面上にマッピングして変調信号を生成する変調回路と、前記変調回路により生成された変調信号から、送信すべき第１の変調信号とその前後の第２の変調信号とのＮポイント分の信号を出力する第１のメモリ回路と、前記第１のメモリ回路の出力に対して位相回転を行う位相補正回路と、前記位相補正回路の出力信号の間にゼロを挿入して定められたＬｉ倍のオーバーサンプリングを行うオーバーサンプリング回路と、前記オーバーサンプリング回路の出力が連続するようにＮｉポイント分の信号を取り出す信号選択回路と、前記信号選択回路から出力されるＮｉポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行う重み付け回路とから構成され、ＬｉとＮｉで帯域を変更するＪ（≧２）個の変調信号生成部を備え、但し、ｉ＝１〜Ｊの整数であり、さらに、前記重み付け回路の出力信号を、送信する周波数ｆｉに応じて振り分けるスイッチ回路と、前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うポイント数ＭのＩＦＦＴ回路と、前記ＩＦＦＴ回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記ＩＦＦＴ回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路とを備え、Ｍ≧ΣＮｉであって、前記オーバーサンプリング数Ｌｉと前記ポイント数Ｎｉとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とすることを特徴とするディジタル無線通信装置である。
本発明は、シンボル速度と周波数の変更が可能な無線通信装置であって、送信データを複素平面上にマッピングして変調信号を生成する変調回路と、前記変調回路により生成された変調信号から、送信すべき第１の変調信号とその前後の第２の変調信号とのＮポイント分の信号を出力する第１のメモリ回路と、前記第１のメモリ回路の出力信号の間にゼロを挿入して定められたＬｉ倍のオーバーサンプリングを行うオーバーサンプリング回路と、前記オーバーサンプリング回路の出力が連続するようにＮｉポイント分の信号を取り出す信号選択回路と、前記信号選択回路から出力されるＮｉポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行う重み付け回路とから構成され、ＬｉとＮｉで帯域を変更するＪ（≧２）個の変調信号生成部を備え、但し、ｉ＝１〜Ｊの整数であり、さらに、前記重み付け回路の出力信号を、送信する周波数ｆｉに応じて振り分けるスイッチ回路と、前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うポイント数ＭのＩＦＦＴ回路と、前記ＩＦＦＴ回路の出力に対して位相回転を行う位相補正回路と、前記位相補正回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記位相補正回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路とを備え、Ｍ≧ΣＮｉであって、前記オーバーサンプリング数Ｌｉと前記ポイント数Ｎｉとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とし、前記第１の変調信号の長さはＮｉ／２であり、その前後の前記第２の変調信号の長さはＮｉ／４であり、前記位相補正回路は、前記ＩＦＦＴ回路の出力に対して、＋１、または、−１を乗算することにより位相補正を行うことを特徴とするディジタル無線通信装置である。
この発明によれば、オーバーサンプリング回路のオーバーサンプリング数ＬとＦＦＴ回路のポイント数Ｎとを変更することにより、隣接チャネルへの与干渉を十分に低減することができ、スイッチ回路によりＩＦＦＴ回路へ信号を入力する位置ｋ（ｋは整数）を変更することにより、柔軟に変調速度（シンボル速度）を設定することができるという利点が得られる。
以下、本発明の一実施形態を、図面を参照して説明する。
Ａ．第１実施形態
図１は、本発明の第１実施形態による帯域幅および周波数を変更可能なディジタル無線通信装置の構成を示すブロック図である。図において、変調回路２０１は、送信データを複素平面上にマッピングする。第１のメモリ回路２０２は、変調器２０１の出力を記憶し、送信しようとするＱポイントの変調信号と、その前後の各Ｐポイント（Ｐ≧１）分の合計（Ｑ＋２Ｐ）ポイント分の変調信号とを出力する。位相補正回路２０３は、第１のメモリ回路２０２の出力に対して位相回転を行う。オーバーサンプリング回路２０４は、位相補正回路２０３の出力に対してＬ倍のオーバーサンプリングを行う。
Ａ．第１実施形態
図１は、本発明の第１実施形態による帯域幅および周波数を変更可能なディジタル無線通信装置の構成を示すブロック図である。図において、変調回路２０１は、送信データを複素平面上にマッピングする。第１のメモリ回路２０２は、変調器２０１の出力を記憶し、送信しようとするＱポイントの変調信号と、その前後の各Ｐポイント（Ｐ≧１）分の合計（Ｑ＋２Ｐ）ポイント分の変調信号とを出力する。位相補正回路２０３は、第１のメモリ回路２０２の出力に対して位相回転を行う。オーバーサンプリング回路２０４は、位相補正回路２０３の出力に対してＬ倍のオーバーサンプリングを行う。
信号選択回路２０５は、オーバーサンプリング回路２０４の出力から、（Ｑ＋２Ｐ）Ｌポイント分の信号からＮ（＝２ｎ）ポイント分の信号を選択して取り出す。ＦＦＴ回路２０６は、信号選択回路２０５のＮ（＝２ｎ）ポイントの出力に対してフーリエ変換を行う。重み付け回路２０７は、ＦＦＴ回路２０６の出力に対して周波数領域でフィルタリングを行う。スイッチ回路２０８は、重み付け回路２０７の出力を、送信する周波数に応じて振り分ける。ＩＦＦＴ回路２０９は、スイッチ回路２０８により振り分けて出力される信号に対してポイント数Ｍ（＝２ｍ）の逆フーリエ変換を行う。第２のメモリ回路２１０は、ＩＦＦＴ回路２０９の時間領域の出力信号に対してＱポイントの信号を取り出し、ＩＦＦＴ回路２０９から取り出した１つ前のＱポイントの信号と連結して連続信号として出力する。
本第１実施形態においては、オーバーサンプリング回路２０４のオーバーサンプリング数ＬとＦＦＴ回路２０６のポイント数Ｎとを変更することにより、送信信号のシンボル速度を変更することができる。例えば、Ｎを一定とし、Ｌ＝２とした場合には、Ｌ＝４とした場合に比べ、シンボル速度が２倍となる。また、スイッチ回路２０８によりＩＦＦＴ回路２０９へ信号を入力する位置ｋ（ｋは整数）を変更することにより送信周波数を変更することができる。
次に、図２は、本第１実施形態において、送信周波数を変更する原理を説明するための概念図である。図において、全帯域をＢＷとすると、Δｆ＝ＢＷ／Ｎである。ＢＷ＝ｆｓである。但し、ｆｓはサンプリング周波数（サンプリング周波数が全帯域となる）である。ｋだけ位置を変更すると、ｋ・Δｆだけ周波数を変更することができる。
次に、図３は、本第１実施形態において、ｋとＰに応じて制御する位相補正量を説明するための概念図である。２つのＦＦＴブロックを連結する場合、オーバーラップ部分の位相が不連続とならないよう、ＦＦＴ回路２０６において、オーバーラップの長さＰとＩＦＦＴ回路２０９へ信号を入力する位置ｋとに応じて、次式（１）で表わされるだけ位相を補正して、位相・振幅が連続となるようにする。
このとき、フィルタのインパルス応答の長さは、最短でもＰポイントとなるため、Ｐを大きくすることによって、隣接チャネルへの与干渉を小さくすることができる。
図４は、本第１実施形態において、オーバーサンプリング回路の出力が連続するようＮ（＝２ｎ）ポイント分の信号を取り出す信号選択回路２０５の動作を説明するための概念図である。Ｑポイントの前後にＰポイントの信号を付加する。例えば、Ｎ＝２ｎ＝２５６、Ｑ＝１２８、Ｐ＝６４の場合、ＦＦＴを行う変調信号は、Ｎ−２Ｐ＝１２８ずつシフトしてＦＦＴを行う。０〜２５５、その次は１２８〜３８３というように、第２のメモリ回路２１０からの出力が連続となるように信号を選択する。これは、オーバーサンプリング数Ｌに依らず、オーバーサンプリングされた信号に対して、上記のように信号選択を行う。
Ｂ．第１実施形態の変形例
次に、上述した第１実施形態の変形例について説明する。
上述した図１に示す構成において、Ｐ＝Ｎ／４、Ｑ＝Ｎ／２とすることにより、位相補正回路２０３を簡易に構成することができる。すなわち、位相補正量は、図３に示すように、次式（２）で表わされる。
次に、上述した第１実施形態の変形例について説明する。
上述した図１に示す構成において、Ｐ＝Ｎ／４、Ｑ＝Ｎ／２とすることにより、位相補正回路２０３を簡易に構成することができる。すなわち、位相補正量は、図３に示すように、次式（２）で表わされる。
移動補正のためには、複素乗算を行う必要があるが、Ｐ＝Ｎ／４とすると、次式（３）となり、位相補正は、＋１、−１を交互に乗算するだけでよい。
したがって、ハードウェアを構成する際には、極性ビットを反転させるだけでよく、回路の簡易化を図ることができる。
Ｃ．第２実施形態
次に、本発明の第２実施形態について説明する。
図５は、本発明の第２実施形態による、帯域幅および周波数を変更可能なディジタル無線通信装置の構成を示すブロック図である。基本的な構成は、図１に示す構成と同じであるので詳細な説明は省略する。本実施形態によるディジタル無線通信装置は、複数の帯域の信号をＪ個送信するため、Ｊ個の信号毎に、変調回路３０１−１〜３０１−Ｊ、第１のメモリ回路３０２−１〜３０２−Ｊ、位相補正回路３０３−１〜３０３−Ｊ、オーバーサンプリング数Ｌｉ（ｉ＝１〜Ｊ）のオーバーサンプリング回路３０４−１〜３０４−Ｊ、Ｎｉポイント分の信号を取り出す信号選択回路３０５−１〜３０５−Ｊ、Ｎｉポイント分の信号に対してフーリエ変換を行うＦＦＴ回路３０６−１〜３０６−Ｊ、重み付け回路（フィルタ）３０７−１〜３０７−Ｊにより構成され、ＬｉとＮｉで帯域を変更するＪ（≧２）個の変調信号生成部を備えており、グループ変調回路として動作させる。
次に、本発明の第２実施形態について説明する。
図５は、本発明の第２実施形態による、帯域幅および周波数を変更可能なディジタル無線通信装置の構成を示すブロック図である。基本的な構成は、図１に示す構成と同じであるので詳細な説明は省略する。本実施形態によるディジタル無線通信装置は、複数の帯域の信号をＪ個送信するため、Ｊ個の信号毎に、変調回路３０１−１〜３０１−Ｊ、第１のメモリ回路３０２−１〜３０２−Ｊ、位相補正回路３０３−１〜３０３−Ｊ、オーバーサンプリング数Ｌｉ（ｉ＝１〜Ｊ）のオーバーサンプリング回路３０４−１〜３０４−Ｊ、Ｎｉポイント分の信号を取り出す信号選択回路３０５−１〜３０５−Ｊ、Ｎｉポイント分の信号に対してフーリエ変換を行うＦＦＴ回路３０６−１〜３０６−Ｊ、重み付け回路（フィルタ）３０７−１〜３０７−Ｊにより構成され、ＬｉとＮｉで帯域を変更するＪ（≧２）個の変調信号生成部を備えており、グループ変調回路として動作させる。
また、本実施形態によるディジタル無線通信装置は、重み付け回路３０７−１〜３０７−Ｊからの出力信号を、送信する周波数ｆｉに応じて振り分けるスイッチ回路３０８と、スイッチ回路３０８により振り分けて出力される信号に対して逆フーリエ変換を行うポイント数ＭのＩＦＦＴ回路３０９と、第２のメモリ回路３１０とを備えている。ここで、ディジタル無線通信装置は、Ｍ≧ΣＮｉとし、オーバーサンプリング数Ｌｉとポイント数Ｎｉとを変更することにより、送信信号のシンボル速度を変更し、スイッチ回路３０８によりＩＦＦＴ回路３０９への信号入力位置を変更することにより送信周波数を変更し、ＩＦＦＴ回路３０９への信号入力位置に応じて、位相補正回路３０３−１〜３０３−Ｊの位相補正量を制御し、第２のメモリ回路の隣り合う出力信号の位相を連続とする。
Ｄ．第３実施形態
次に、本発明の第３実施形態について説明する。
図６は、本発明の第３実施形態による、帯域幅および周波数を変更可能なディジタル無線通信装置の構成を示すブロック図である。複数の帯域の信号をＪ個送信するため、変調回路３０１−１〜３０１−Ｊ、第１のメモリ回路３０２−１〜３０２−Ｊ、オーバーサンプリング回路３０４−１〜３０４−Ｊ、信号選択回路３０５−１〜３０５−Ｊ、ＦＦＴ回路３０６−１〜３０６−Ｊ、重み付け回路（フィルタ）３０７−１〜３０７−Ｊを、グループ変調回路として動作させる。上述した第２実施形態と異なる点は、位相補正回路３０３−１〜３０３−Ｊに代えて、ＩＦＦＴ回路３０９と第２のメモリ回路３１０との間に、位相補正回路３０３を配置したことにある。
次に、本発明の第３実施形態について説明する。
図６は、本発明の第３実施形態による、帯域幅および周波数を変更可能なディジタル無線通信装置の構成を示すブロック図である。複数の帯域の信号をＪ個送信するため、変調回路３０１−１〜３０１−Ｊ、第１のメモリ回路３０２−１〜３０２−Ｊ、オーバーサンプリング回路３０４−１〜３０４−Ｊ、信号選択回路３０５−１〜３０５−Ｊ、ＦＦＴ回路３０６−１〜３０６−Ｊ、重み付け回路（フィルタ）３０７−１〜３０７−Ｊを、グループ変調回路として動作させる。上述した第２実施形態と異なる点は、位相補正回路３０３−１〜３０３−Ｊに代えて、ＩＦＦＴ回路３０９と第２のメモリ回路３１０との間に、位相補正回路３０３を配置したことにある。
本第３実施形態では、Ｐ＝Ｎ／４、Ｑ＝Ｎ／２とすることにより、複数の変調信号に対して位相補正を一括して行うことができる。ＩＦＦＴ回路３０９の後段に配置した位相補正回路３０３は、ＩＦＦＴ回路３０９の出力に対して、＋１、−１を交互に乗算することにより位相を補正する。
上述した第１乃至第３実施形態によれば、帯域幅および周波数を変更可能なディジタル無線通信装置において、隣接チャネルへの与干渉を十分に低減することができ、柔軟に変調速度（シンボル速度）を設定することができる。
２０１ 変調回路
２０２ 第１のメモリ回路
２０３ 位相補正回路
２０４ オーバーサンプリング回路
２０５ 信号選択回路
２０６ ＦＦＴ回路
２０７ 重み付け回路（フィルタ）
２０８ スイッチ回路
２０９ ＩＦＦＴ回路
２１０ 第２のメモリ回路
３０１−１〜３０１−Ｊ 変調回路
３０２−１〜３０２−Ｊ 第１のメモリ回路
３０３−１〜３０３−Ｊ 位相補正回路
３０４−１〜３０４−Ｊ オーバーサンプリング回路
３０５−１〜３０５−Ｊ 信号選択回路
３０６−１〜３０６−Ｊ ＦＦＴ回路
３０７−１〜３０７−Ｊ 重み付け回路（フィルタ）
３０８ スイッチ回路
３０９ ＩＦＦＴ回路
３１０ 第２のメモリ回路
３０３ 位相補正回路
２０２ 第１のメモリ回路
２０３ 位相補正回路
２０４ オーバーサンプリング回路
２０５ 信号選択回路
２０６ ＦＦＴ回路
２０７ 重み付け回路（フィルタ）
２０８ スイッチ回路
２０９ ＩＦＦＴ回路
２１０ 第２のメモリ回路
３０１−１〜３０１−Ｊ 変調回路
３０２−１〜３０２−Ｊ 第１のメモリ回路
３０３−１〜３０３−Ｊ 位相補正回路
３０４−１〜３０４−Ｊ オーバーサンプリング回路
３０５−１〜３０５−Ｊ 信号選択回路
３０６−１〜３０６−Ｊ ＦＦＴ回路
３０７−１〜３０７−Ｊ 重み付け回路（フィルタ）
３０８ スイッチ回路
３０９ ＩＦＦＴ回路
３１０ 第２のメモリ回路
３０３ 位相補正回路
Claims (4)
- シンボル速度と周波数の変更が可能な無線通信装置であって、
送信データを複素平面上にマッピングして変調信号を生成する変調回路と、
前記変調回路により生成された変調信号から、送信すべき第１の変調信号とその前後の第２の変調信号とのＮポイント分の信号を出力する第１のメモリ回路と、
前記第１のメモリ回路の出力に対して位相回転を行う位相補正回路と、
前記位相補正回路の出力信号の間にゼロを挿入して定められたＬ倍のオーバーサンプリングを行うオーバーサンプリング回路と、
前記オーバーサンプリング回路の出力が連続するようにＮポイント分の信号を取り出す信号選択回路と、
前記信号選択回路から出力されるＮポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、
前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行う重み付け回路と、
前記重み付け回路の出力を、送信する周波数に応じて振り分けるスイッチ回路と、
前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うＩＦＦＴ回路と、
前記ＩＦＦＴ回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記ＩＦＦＴ回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路と
を備え、
前記オーバーサンプリング数Ｌと前記ポイント数Ｎとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とする
ことを特徴とするディジタル無線通信装置。 - シンボル速度と周波数の変更が可能な無線通信装置であって、
送信データを複素平面上にマッピングして変調信号を生成する変調回路と、
前記変調回路により生成された変調信号から、送信すべき第１の変調信号とその前後の第２の変調信号とのＮポイント分の信号を出力する第１のメモリ回路と、
前記第１のメモリ回路の出力に対して位相回転を行う位相補正回路と、
前記位相補正回路の出力信号の間にゼロを挿入して定められたＬ倍のオーバーサンプリングを行うオーバーサンプリング回路と、
前記オーバーサンプリング回路の出力が連続するようにＮポイント分の信号を取り出す信号選択回路と、
前記信号選択回路から出力されるＮポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、
前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行う重み付け回路と、
前記重み付け回路の出力を、送信する周波数に応じて振り分けるスイッチ回路と、
前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うＩＦＦＴ回路と、
前記ＩＦＦＴ回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記ＩＦＦＴ回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路と
を備え、
前記オーバーサンプリング数Ｌと前記ポイント数Ｎとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とし、
前記第１の変調信号の長さはＮ／２であり、その前後の前記第２の変調信号の長さはＮ／４であり、
前記位相補正回路は、前記第１のメモリ回路の出力に対して、＋１、または、−１を乗算することにより位相補正を行う
ことを特徴とするディジタル無線通信装置。 - シンボル速度と周波数の変更が可能な無線通信装置であって、
送信データを複素平面上にマッピングして変調信号を生成する変調回路と、
前記変調回路により生成された変調信号から、送信すべき第１の変調信号とその前後の第２の変調信号とのＮポイント分の信号を出力する第１のメモリ回路と、
前記第１のメモリ回路の出力に対して位相回転を行う位相補正回路と、
前記位相補正回路の出力信号の間にゼロを挿入して定められたＬｉ倍のオーバーサンプリングを行うオーバーサンプリング回路と、
前記オーバーサンプリング回路の出力が連続するようにＮｉポイント分の信号を取り出す信号選択回路と、
前記信号選択回路から出力されるＮｉポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、
前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行う重み付け回路と
から構成され、
ＬｉとＮｉで帯域を変更するＪ（≧２）個の変調信号生成部を備え、但し、ｉ＝１〜Ｊの整数であり、
さらに、
前記重み付け回路の出力信号を、送信する周波数ｆｉに応じて振り分けるスイッチ回路と、
前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うポイント数ＭのＩＦＦＴ回路と、
前記ＩＦＦＴ回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記ＩＦＦＴ回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路と
を備え、
Ｍ≧ΣＮｉであって、前記オーバーサンプリング数Ｌｉと前記ポイント数Ｎｉとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とする
ことを特徴とするディジタル無線通信装置。 - シンボル速度と周波数の変更が可能な無線通信装置であって、
送信データを複素平面上にマッピングして変調信号を生成する変調回路と、
前記変調回路により生成された変調信号から、送信すべき第１の変調信号とその前後の第２の変調信号とのＮポイント分の信号を出力する第１のメモリ回路と、
前記第１のメモリ回路の出力信号の間にゼロを挿入して定められたＬｉ倍のオーバーサンプリングを行うオーバーサンプリング回路と、
前記オーバーサンプリング回路の出力が連続するようにＮｉポイント分の信号を取り出す信号選択回路と、
前記信号選択回路から出力されるＮｉポイント分の信号に対してフーリエ変換を行うＦＦＴ回路と、
前記ＦＦＴ回路の出力に対して周波数領域でフィルタリングを行う重み付け回路と
から構成され、
ＬｉとＮｉで帯域を変更するＪ（≧２）個の変調信号生成部を備え、但し、ｉ＝１〜Ｊの整数であり、
さらに、
前記重み付け回路の出力信号を、送信する周波数ｆｉに応じて振り分けるスイッチ回路と、
前記スイッチ回路により振り分けて出力される信号に対して逆フーリエ変換を行うポイント数ＭのＩＦＦＴ回路と、
前記ＩＦＦＴ回路の出力に対して位相回転を行う位相補正回路と、
前記位相補正回路から出力される第１の変調信号に相当するＩＦＦＴ信号と、前記位相補正回路から出力される第２の変調信号に相当するＩＦＦＴ信号とを連結した信号として出力する第２のメモリ回路と
を備え、
Ｍ≧ΣＮｉであって、前記オーバーサンプリング数Ｌｉと前記ポイント数Ｎｉとを変更することにより、送信信号のシンボル速度を変更し、前記スイッチ回路により前記ＩＦＦＴ回路への信号入力位置を変更することにより送信周波数を変更し、前記ＩＦＦＴ回路への信号入力位置に応じて、前記位相補正回路の位相補正量を制御し、前記第２のメモリ回路の隣り合う出力信号の位相を連続とし、
前記第１の変調信号の長さはＮｉ／２であり、その前後の前記第２の変調信号の長さはＮｉ／４であり、
前記位相補正回路は、前記ＩＦＦＴ回路の出力に対して、＋１、または、−１を乗算することにより位相補正を行う
ことを特徴とするディジタル無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009101165A JP5196404B2 (ja) | 2009-04-17 | 2009-04-17 | ディジタル無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009101165A JP5196404B2 (ja) | 2009-04-17 | 2009-04-17 | ディジタル無線通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010252178A JP2010252178A (ja) | 2010-11-04 |
| JP5196404B2 true JP5196404B2 (ja) | 2013-05-15 |
Family
ID=43313990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009101165A Expired - Fee Related JP5196404B2 (ja) | 2009-04-17 | 2009-04-17 | ディジタル無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5196404B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5599353B2 (ja) * | 2011-03-30 | 2014-10-01 | パナソニック株式会社 | 送受信装置 |
| JP5718785B2 (ja) * | 2011-10-13 | 2015-05-13 | トヨタ自動車株式会社 | 無線通信システム、無線受信機および無線送信機 |
| CA3016736C (en) | 2014-08-07 | 2019-12-17 | ONE Media, LLC | Dynamic configuration of a flexible orthogonal frequency division multiplexing phy transport data frame |
| KR20170051437A (ko) | 2014-08-07 | 2017-05-11 | 코히어런트 로직스, 인코포레이티드 | 멀티-파티션 라디오 프레임 |
| WO2017090467A1 (ja) * | 2015-11-25 | 2017-06-01 | 株式会社日立国際電気 | 通信装置及び通信方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2916445B2 (ja) * | 1997-09-03 | 1999-07-05 | 株式会社次世代デジタルテレビジョン放送システム研究所 | 多周波数網方式ならびにその送信装置、中継装置 |
| KR20070046832A (ko) * | 2004-07-30 | 2007-05-03 | 마쓰시다 일렉트릭 인더스트리얼 컴패니 리미티드 | 무선 통신 장치 및 무선 통신 방법 |
| JP5046160B2 (ja) * | 2007-10-24 | 2012-10-10 | 日本電信電話株式会社 | 無線通信システム、無線通信システムの周波数および帯域可変方法、送信装置、受信装置 |
-
2009
- 2009-04-17 JP JP2009101165A patent/JP5196404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010252178A (ja) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Michailow et al. | Generalized frequency division multiplexing: Analysis of an alternative multi-carrier technique for next generation cellular systems | |
| CN102687476B (zh) | 用于控制组合无线信号的系统和方法 | |
| CN103297373B (zh) | 恒包络正交频分复用调制方法 | |
| CN115622854A (zh) | 数据传输、数据调制方法、装置、电子设备和存储介质 | |
| CN101433004A (zh) | 导频信号发送方法和无线通信设备 | |
| JP5196404B2 (ja) | ディジタル無線通信装置 | |
| Devi et al. | Comparative analysis of FBMC and OFDM multicarrier techniques for wireless communication networks | |
| CN102089991B (zh) | 多频带数据传输方法 | |
| EP2545670B1 (en) | Methods and apparatuses for multiple access in a wireless communication network using DCT-OFDM | |
| CN114342328B (zh) | 用于发送和接收单载波oqam符号的系统和方法 | |
| CN110213191B (zh) | Fbmc-oqam定时及信道估计训练序列设计方法 | |
| KR101022753B1 (ko) | Ｏｆｄｍ 시스템 및 이를 위한 데이터 전송 방법 | |
| WO2007148584A1 (ja) | 可変帯域で通信するための装置及び方法 | |
| CN102835048B (zh) | Ofdm调制器、ofdm发送设备和ofdm调制方法 | |
| CN101924729A (zh) | 调制方法及装置 | |
| Yuen et al. | Single carrier frequency division multiple access (SC-FDMA) for filter bank multicarrier communication systems | |
| CN100464543C (zh) | 兼容的单载波正交频分多址信号发送方法 | |
| WO2017121412A1 (zh) | 多载波系统的数据调制、解调方法、帧生成方法及节点 | |
| KR20050099906A (ko) | 직교주파수분할 다중접속 시스템에서 순환 주파수 패턴에따른 고속 주파수 도약을 위한 송수신장치 | |
| CN106961405A (zh) | 多载波系统的数据调制、解调方法、数据传输方法及节点 | |
| Danneberg et al. | Universal waveforms processor | |
| KR101611818B1 (ko) | 무선 통신 시스템에서 시퀀스 전송 방법 및 장치 | |
| CN106331908B (zh) | 一种无源光网络系统及其装置 | |
| JP4171842B2 (ja) | 送信装置およびトランスバーサルフィルタ | |
| CN103458485A (zh) | 正交频分复用系统中峰值功率优化方法及其发射系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5196404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |