JP5215543B2 - 薄膜トランジスタ基板 - Google Patents
薄膜トランジスタ基板 Download PDFInfo
- Publication number
- JP5215543B2 JP5215543B2 JP2006218156A JP2006218156A JP5215543B2 JP 5215543 B2 JP5215543 B2 JP 5215543B2 JP 2006218156 A JP2006218156 A JP 2006218156A JP 2006218156 A JP2006218156 A JP 2006218156A JP 5215543 B2 JP5215543 B2 JP 5215543B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film transistor
- thin film
- reactive metal
- transistor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Laminated Bodies (AREA)
Description
前記酸化反応性金属は、Mg、Al、Li、Zn、In及びSnの内から選択される少なくとも1つの金属を含むことが好ましい。
前記接着層または前記保護層は、前記酸化反応性金属を0.1〜50原子%含むことが好ましい。
前記シリコン層は、半導体層またはオーミックコンタクト(ohmic contact)層であることが好ましい。
前記シリサイド化反応性金属は、Ca、Th、Zr、Co、Ni、Ti、V、Nb、Mo、Ta、W及びCrの内から選択される少なくとも1つの金属を含むことが好ましい。
前記接着層に含まれる前記シリサイド化反応性金属は、シリコンと反応してシリサイド化された金属として含まれるか、又は前記接着層に含まれる前記酸化反応性金属は、酸素と反応して酸化された金属として含まれることが好ましい。
前記保護層に含まれる前記酸化反応性金属は、酸素と反応して酸化された金属として含まれることが好ましい。
図1乃至図3は、本発明の実施形態による薄膜トランジスタ基板に用いる配線を示す断面図である。
接着層3は、酸化反応性金属が酸素と反応して形成された酸化金属と銀とを含む合金層として下部に位置する基板1と優秀な接着性を有する。酸化反応性金属としては、酸素と反応するものであれば、特に限定されないが、例えば、Mg、Al、Li、Zn、In及びSnの内から選択される少なくとも1つの金属を含みうる。酸化反応性金属は、接着層3中に約0.1〜50原子%が含まれうる。この際、接着層3のうち酸化反応性金属の濃度は、一定でなく、すなわち、接着層3と銀導電層5との界面から基板1との界面に行くほど酸化反応性金属の濃度が増加する濃度勾配が形成されている。
接着層3上に積層された銀導電層5は、配線の本来機能の電気信号の通路役割を行う層であって低い比抵抗を有する。
保護層3”は、シリサイド化反応性金属が基板1に含まれたシリコンと反応して形成されたシリサイド金属と銀とを含む合金層であって、下部に位置する基板1と優秀な接着性を有する。この際、シリサイド化反応性金属は、シリコンと反応するものであれば、特に限定されないが、例えば、Ca、Th、Zr、Co、Ni、Ti、V、Nb、Mo、Ta、W及びCrの内から選択される少なくとも1つの金属を含みうる。
第1銀合金層3”上に積層された銀導電層5は、本発明の一実施形態と同様に電気信号の通路役割を行い、銀導電層5上に形成された保護層7は、酸化反応性金属が酸素と反応して形成された酸化金属と銀とを含む合金層であって、銀導電層5を保護する役割を行う。
次いで、銀導電層5上に銀を基本とし、0.1〜50原子%の酸化反応性金属を含む銀合金のターゲットをスパッタリングして第2銀合金層6を形成する。このような酸化反応性金属は、第1銀合金層2に含まれている酸化反応性金属と同じ金属を含んでもよく、他の金属を含んでも良い。本実施形態では、第1及び第2銀合金層2、6中に含まれた酸化反応性金属が互いに同じ場合を例示して説明しているが、酸化反応性金属が相異なる場合にも、本発明の一実施形態による配線形成方法が適用可能であるということは言うまでもない。
第2銀合金層6に含まれる酸化反応性金属は、第1銀合金層2に含まれる酸化反応性金属と同様に、例えば、Mg、Al、Li、Zn、In及びSnの内から選択される少なくとも1つでありうる。この際、銀合金層の厚さは特に限定されないが、過度に厚く形成される場合には、配線の抵抗が増加しうるので、例えば、500〜2000Åであり得る。
最後に、図1に示すように、感光膜パターン8をエッチングマスクとして接着層3、銀導電層5及び保護層7を含む熱処理結果物をパターニングして配線を完成する
。
次いで、銀導電層5上に銀を基本として0.1〜50原子%の酸化反応性金属を含む銀合金のターゲットをスパッタリングして第2銀合金層6を形成する。このような酸化反応性金属としては、酸素との反応性に優れる金属ならば、特に限定されないが、例えば、Mg、Al、Li、Zn、In及びSnの内から選択される少なくとも1つでありうる。この際、第2銀合金層6の厚さは、特に限定されないが、過度に厚く形成される場合には配線の抵抗が増加できるので、例えば、500〜2000Åであり得る。
このようなシリサイド化金属を含む層は、基板との接着性を向上させ、接触抵抗を低めるだけでなく、銀が基板1への広がりを抑制する接着層3”となる。接着層3”でのシリサイド化反応性金属の濃度は一定でなく、すなわち、銀導電層5との界面から基板1との界面に行くほどシリサイド化反応性金属の濃度が高まる濃度勾配が形成される。接着層3”の厚さは、熱処理工程を行う前の第1銀合金層(図4の2”)の厚さによって異なるが、例えば、熱処理工程を行う前の第1銀合金層(図4の2”)の厚さが約500Åである場合、接着層3”の厚さは、約100Åであり得る。
以下、図面を参照して本発明の一実施形態による薄膜トランジスタ基板及びその製造方法について説明する。
まず、図10乃至図12を参照して、本発明の一実施形態による薄膜トランジスタ基板の製造方法により製造された薄膜トランジスタ基板の構造について説明する。図10は、本発明の一実施形態による薄膜トランジスタ基板の製造方法により製造された薄膜トランジスタ基板のレイアウトであり、図11及び図12は、図10のB−B’線に沿って切断した断面図である。
基板10、ゲート配線(22、24、26、27、28)の上には、窒化ケイ素(SiNx)からなるゲート絶縁膜30が形成されている。
オーミックコンタクト層52、55、56、58は、その下部の半導体層42、44、48とその上部のデータ配線(62、65、66、67、68)の接触抵抗を低くめる役割を果たし、データ配線(62、65、66、67、68)と完全に同じ形態を有する。一方、半導体層42、44、48は、薄膜トランジスタのチャンネル部を除外すれば、後述するデータ配線(62、65、66、67、68)及びオーミックコンタクト層52、55、56、58と同じ形状を有している。
ドレイン電極拡張部67は、維持電極27と重複されるように形成され、維持電極27とゲート絶縁膜30とを挟んで維持容量が形成される。維持電極27を形成しない場合、ドレイン電極拡張部27も形成しない。
また、保護膜70を有機物質で形成する場合には、ソース電極65とドレイン電極66との間の半導体層44が表れた部分に保護膜70の有機物質が接触することを防止するために、有機膜の下部に窒化ケイ素(SiNx)または酸化ケイ素(SiO2)からなる絶縁膜(図示せず)がさらに形成されうる。
また、保護膜70上には、コンタクトホール74、78を通じて各々ゲートパッド24及びデータパッド68と連結されている補助ゲートパッド84及び補助データパッド88が形成されている。画素電極82と補助ゲート及びデータパッド86、88は、透明導電性物質、例えば、インジウムティンオキサイド(ITO)またはインジウムジンクオキサイド(IZO)からなっている。
この際、第1及び第2銀合金層中に含まれる酸化反応性金属は、互いに同一金属か、又は異なる金属でなりうる。このような酸化反応性金属としては、酸素と反応して酸化反応を起こすものならば、特に限定されないが、例えば、Mg、Al、Li、Zn、In及びSnの内から選択される少なくとも1つでありうる。第1銀合金層、銀導電層、及び第2銀合金層の厚さは、特に限定されないが、配線の比抵抗が増加しないように、例えば、各々100〜2000Å、1000〜3000Å、及び500〜2000Åであり得る。
このような熱処理結果物をパターニングしてゲート線22、ゲート電極26、ゲートパッド24、維持電極27及び維持電極線28を含むゲート配線(22、24、26、27、28)を形成する。
次いで、ドーピングされた非晶質シリコン層50上に、例えば、銀を基本として0.1〜50原子%のシリサイド化反応性金属を含む銀合金のターゲットをスパッタリングして第3銀合金層を形成し、引き続き銀ターゲットをスパッタリングして銀導電層を形成した後、0.1〜50原子%の酸化反応性金属を含む銀合金ターゲットをスパッタリングして第4銀合金層を形成する。
したがって、第3銀合金層、銀導電層、及び第4銀合金層は、熱処理により下部膜との接着性に優れた接着層601、電気信号の通路役割を果たす銀導電層602、及び耐熱性及び耐化学性が脆弱な銀導電層602を保護する保護層603となる。この際、接着層601及び保護層603は、銀導電層602との界面から各々真性非晶質シリコン層及びドーピングされた非晶質シリコン層の界面及び表面に行くほどシリサイド化反応性金属の濃度及び酸化反応性金属の濃度が高まる濃度勾配が形成される。
次いで、熱処理された結果物上に感光膜110を塗布する。
また、本明細書では、薄膜トランジスタ基板のデータ配線をシリサイド化反応性金属を含む接着層を含む場合についてのみ説明したが、これは例示的なものに過ぎず、酸化反応性金属を含む接着層を含めても良い。
2、2” 第1銀合金層
3、3’、3” 接着層
5 銀導電層
6 第2銀合金層
7 保護層
Claims (10)
- 薄膜トランジスタ基板であって、
第1方向に延びるゲート線を含むゲート配線と、
前記ゲート線と絶縁されて交差する第2方向に延びるデータ線を含むデータ配線とを有し、
前記ゲート配線または前記データ配線のうち、少なくとも1つは酸化反応性金属またはシリサイド化反応性金属、及び銀を含む接着層と、銀導電層と、酸化反応性金属及び銀を含む保護層とが順次に積層される配線であり、
前記接着層に含まれる酸化反応性金属又はシリサイド化反応性金属の濃度は、前記接着層と前記銀導電層との界面から前記接着層と前記薄膜トランジスタ基板の基板との界面に行くほど酸化反応性金属の濃度が増加する濃度勾配が形成され、
前記保護層に含まれる酸化反応性金属の濃度は、前記保護層と銀導電層との界面から表面に行くほど酸化反応性金属の濃度が増加する濃度勾配が形成されていることを特徴とする薄膜トランジスタ基板。 - 前記接着層及び前記保護層に含まれる前記各酸化反応性金属は、互いに同一金属か、又は異なる金属であることを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記酸化反応性金属は、Mg、Al、Li、Zn、In及びSnの内から選択される少なくとも1つの金属を含むことを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記接着層または前記保護層は、前記酸化反応性金属を0.1〜50原子%含むことを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記シリサイド化反応性金属を含む前記接着層下部にシリコン層をさらに含むことを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記シリコン層は、半導体層またはオーミックコンタクト(ohmic contact)層であることを特徴とする請求項5に記載の薄膜トランジスタ基板。
- 前記シリサイド化反応性金属は、Ca、Th、Zr、Co、Ni、Ti、V、Nb、Mo、Ta、W及びCrの内から選択される少なくとも1つの金属を含むことを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記接着層は、前記シリサイド化反応性金属を0.1〜50原子%含むことを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記接着層に含まれる前記シリサイド化反応性金属は、シリコンと反応してシリサイド化された金属として含まれるか、又は前記接着層に含まれる前記酸化反応性金属は、酸素と反応して酸化された金属として含まれることを特徴とする請求項1に記載の薄膜トランジスタ基板。
- 前記保護層に含まれる前記酸化反応性金属は、酸素と反応して酸化された金属として含まれることを特徴とする請求項1に記載の薄膜トランジスタ基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0074455 | 2005-08-12 | ||
| KR1020050074455A KR20070019458A (ko) | 2005-08-12 | 2005-08-12 | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007053363A JP2007053363A (ja) | 2007-03-01 |
| JP2007053363A5 JP2007053363A5 (ja) | 2009-09-24 |
| JP5215543B2 true JP5215543B2 (ja) | 2013-06-19 |
Family
ID=37722015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006218156A Active JP5215543B2 (ja) | 2005-08-12 | 2006-08-10 | 薄膜トランジスタ基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7808108B2 (ja) |
| JP (1) | JP5215543B2 (ja) |
| KR (1) | KR20070019458A (ja) |
| CN (1) | CN1913146B (ja) |
| TW (1) | TWI423445B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334537B2 (en) * | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8373948B2 (en) * | 2008-04-28 | 2013-02-12 | Hitachi Global Storage Technologies Netherlands B.V. | Tunnel magnetoresistance (TMR) structures with MGO barrier and methods of making same |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI419328B (zh) * | 2009-06-12 | 2013-12-11 | Ind Tech Res Inst | 主動層堆疊結構及其製造方法及其應用 |
| KR101801500B1 (ko) | 2009-07-10 | 2017-11-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| EP2312633A1 (en) * | 2009-10-15 | 2011-04-20 | Applied Materials, Inc. | Method and installation for producing a semiconductor device, and semiconductor device |
| KR102480055B1 (ko) | 2010-02-26 | 2022-12-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| KR101877377B1 (ko) | 2010-04-23 | 2018-07-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| JP7600292B2 (ja) * | 2010-09-13 | 2024-12-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN102955308B (zh) * | 2011-08-19 | 2015-06-10 | 乐金显示有限公司 | 用于显示装置的阵列基板及其制造方法 |
| KR101976057B1 (ko) * | 2011-08-19 | 2019-05-07 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그의 제조방법 |
| KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| KR102066592B1 (ko) * | 2013-09-27 | 2020-02-11 | 엘지디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| KR102240456B1 (ko) * | 2014-07-30 | 2021-04-15 | 에스케이하이닉스 주식회사 | 광학적 관통 비아를 가지는 반도체 소자 |
| US9941376B2 (en) * | 2015-04-30 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate scheme for device and methods of forming |
| CN107275342B (zh) * | 2017-06-12 | 2019-11-08 | 京东方科技集团股份有限公司 | 一种显示装置及其制备方法 |
| KR102424952B1 (ko) * | 2017-09-21 | 2022-07-26 | 삼성디스플레이 주식회사 | 표시 장치 |
| US10901543B1 (en) * | 2017-09-29 | 2021-01-26 | Apple Inc. | Touch screen with transparent electrode structure |
| GB2590427B (en) * | 2019-12-17 | 2024-08-28 | Flexenable Tech Limited | Semiconductor devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917616B2 (ja) | 1991-10-25 | 1999-07-12 | 三菱マテリアル株式会社 | 保護膜付銀合金導体箔及びその製造方法 |
| KR100307385B1 (ko) * | 1997-03-05 | 2001-12-15 | 구본준, 론 위라하디락사 | 액정표시장치의구조및그제조방법 |
| US6297519B1 (en) * | 1998-08-28 | 2001-10-02 | Fujitsu Limited | TFT substrate with low contact resistance and damage resistant terminals |
| KR100750922B1 (ko) * | 2001-04-13 | 2007-08-22 | 삼성전자주식회사 | 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 |
| JP4620298B2 (ja) * | 2001-07-23 | 2011-01-26 | パイオニア株式会社 | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| KR100980008B1 (ko) | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| KR100825102B1 (ko) * | 2002-01-08 | 2008-04-25 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| JP4496518B2 (ja) | 2002-08-19 | 2010-07-07 | 日立金属株式会社 | 薄膜配線 |
| JP2004131747A (ja) | 2002-10-08 | 2004-04-30 | Sumitomo Metal Mining Co Ltd | 表示デバイス用銀合金及びこの銀合金を用いて形成した電極膜または反射膜を使用する表示デバイス |
| JP4278034B2 (ja) * | 2003-03-10 | 2009-06-10 | シャープ株式会社 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| JP2004277780A (ja) * | 2003-03-13 | 2004-10-07 | Furuya Kinzoku:Kk | 銀系合金の積層構造並びにそれを用いた電極、配線、反射膜及び反射電極 |
| KR100677805B1 (ko) * | 2003-07-23 | 2007-02-02 | 샤프 가부시키가이샤 | 은 합금 재료, 회로 기판, 전자 장치 및 회로 기판의 제조방법 |
-
2005
- 2005-08-12 KR KR1020050074455A patent/KR20070019458A/ko not_active Ceased
-
2006
- 2006-08-10 JP JP2006218156A patent/JP5215543B2/ja active Active
- 2006-08-11 CN CN200610112109XA patent/CN1913146B/zh active Active
- 2006-08-11 US US11/502,918 patent/US7808108B2/en not_active Expired - Fee Related
- 2006-08-11 TW TW095129564A patent/TWI423445B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070034954A1 (en) | 2007-02-15 |
| JP2007053363A (ja) | 2007-03-01 |
| US7808108B2 (en) | 2010-10-05 |
| CN1913146B (zh) | 2012-06-20 |
| CN1913146A (zh) | 2007-02-14 |
| TWI423445B (zh) | 2014-01-11 |
| TW200713597A (en) | 2007-04-01 |
| KR20070019458A (ko) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790134B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4928665B2 (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
| US7420209B2 (en) | Semiconductor device | |
| KR101363555B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2007053363A5 (ja) | ||
| US11215891B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2007053363A (ja) | 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法 | |
| US20130107155A1 (en) | Array substrate, manufacturing method thereof, liquid crystal panel, and display device | |
| KR101112538B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101484063B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2007212699A (ja) | 反射型tft基板及び反射型tft基板の製造方法 | |
| US20080038885A1 (en) | Method of fabricating a thin film transistor array panel | |
| KR20080108223A (ko) | Tft 기판, 반사형 tft 기판 및 이들의 제조 방법 | |
| JP2006165520A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4996789B2 (ja) | 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法 | |
| JP2006072355A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP7284613B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2019169606A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101542914B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP2005026690A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20060083247A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100375497B1 (ko) | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20100127051A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5215543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |