JP5224633B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置とそれを用いた固体撮像装置その中でも特にＣＭＯＳイメージセンサーとそれらの製造方法に関する。

固体撮像装置の代表的なものには、ホトダイオードおよびＣＣＤシフトレジスタからなるＣＣＤセンサと、ホトダイオードおよびＭＯＳトランジスタからなるＡＰＳ(Active Pixel Sensor)等のＣＭＯＳセンサと呼ばれるものがある。

ＡＰＳは、１画素毎にホトダイオード、ＭＯＳスイッチ、ホトダイオードからの信号を増幅するための増幅回路などを含み、「ＸＹアドレッシング」や「センサと信号処理回路の１チップ化」などが可能といった多くのメリットを有している。しかし、その一方で１画素内の素子数が多いことから、画素開口率の小さいことや、光学系の大きさを決定するチップサイズの縮小化が困難であり、市場の大部分をＣＣＤが占めている。

近年は、ＭＯＳトランジスタの微細化技術の向上と「センサと信号処理回路の１チップ化」や「低消費電力化」などの要求の高まりから、注目を集めている。

図５に従来のＡＰＳの等価回路図を示す（例えば、特許文献１参照）。従来技術の構成を以下簡単に説明する。

５０１が電源線、５０２がリセットトランジスタを選択するリセットスイッチ線、５０３が選択トランジスタを選択する選択スイッチ線、５０４が信号出力線、５０５が光電変換部としてのホトダイオード、５０６が転送トランジスタを選択するための転送スイッチ線、Ｑ１が転送トランジスタ、Ｑ２がリセットトランジスタ、Ｑ３が選択トランジスタ、Ｑ４が増幅用のトランジスタである。光電変換部は、ＣＭＯＳやＣＣＤ等で用いられている埋め込み型のホトダイオードである。埋め込み型のホトダイオードは、表面に濃い不純物濃度領域（例えばｐ層）を設けることで、ＳｉＯ_２面で発生する暗電流を抑制し、また、蓄積部（例えばｎ層）と表面のｐ層との間にも接合容量を設けることができ、ホトダイオードの飽和電荷量を増やすことができる。

光電変換部５０５で蓄積した光信号電荷Ｑsig をＭＯＳトランジスタからなる転送部Ｑ１を介し、浮遊拡散領域(Floating Diffusion Area)に読み出す。Ｑ２は浮遊拡散領域の電位をリセットするためのトランジスタである。

この浮遊拡散領域の容量ＣＦＤにより、信号電荷Ｑsig ／ＣＦＤに電圧変換し、ソースフォロワ回路Ｑ３を通して信号を読み出す。Ｑ４は行選択のための選択スイッチである。

また、リセットトランジスタ、転送トランジスタとして埋め込みチャネル型のＭＯＳトランジスタを用いた固体撮像装置がある（例えば、特許文献２参照）。
特開平１１−２７４４５４号公報 特開２００１−３０９２４３号公報

しかしながら従来技術においては、ソースフォロア部のトランジスタ部で生じる１／ｆノイズのために出力電圧にノイズ成分がのってくるという問題点があった。そのためにソースフォロア部を埋め込み型のｐＭＯＳトランジスタで形成する方法等があるがプロセス的に複雑になりコスト増大の要因になる。また固体撮像装置に限らず、チップ内に表面チャネル型ＭＯＳトランジスタと、埋め込みチャネル型トランジスタとを併存させて用いる場合には、その製造プロセスが複雑となるという問題があった。

そこで本発明は、制御性の高いトランジスタを簡易プロセスで形成することにより、ノイズの少ない半導体装置とその製造方法を提供することを目的とする。

上述の課題を解決するため、本発明の固体撮像装置は、光電変換部と、前記光電変換部の電荷に基づく信号を増幅する増幅ＭＯＳトランジスタとを含む画素を有する固体撮像装置であって、前記増幅ＭＯＳトランジスタが埋め込みチャネル型であることを特徴とする。

さらには、第一導電型がｎ型であることを特徴とし、第一導電型のチャネルドープ層は砒素であることが好ましい。こうすることで、制御性が高い半導体装置を形成できる。

さらに、埋め込みチャネル型の第一導電型ＭＯＳトランジスタと表面チャネル型の第一導電型ＭＯＳトランジスタを共に有し、表面近傍に第一導電型のチャネルドープ層を前記埋め込みチャネル及び表面チャネル型のＭＯＳトランジスタの両方にイオン注入法によって１つの工程で作成することを特徴とし、制御性の高いトランジスタを簡易プロセスで形成できるためコストの安い且つノイズの少ない半導体装置を提供できる。

また埋め込みチャネル型の第一導電型ＭＯＳトランジスタと表面チャネル型の第一導電型ＭＯＳトランジスタを共に有し、表面近傍に第一導電型のチャネルドープ層を埋め込みチャネル及び表面チャネル型のＭＯＳトランジスタの両方にイオン注入法によって作成することで、制御性の高いトランジスタを１つの工程で形成できるため、コストの安い且つノイズの少ない半導体装置を提供できる。

次に、本発明の最良の形態について図面を参照して、固体撮像装置を例にあげて説明する。

図１は、本発明の特徴を最も良く表した断面構造図である。図１において、光電変換素子は、ｎ型基板１０１上に、ｐ型ウエル１０２を形成し、その上に薄いｎ型層を形成しさらにホトダイオードのｎ層１０４を形成し、その上に埋め込み領域となるｐ層１０５を形成し、転送ＭＯＳトランジスタのゲート領域１０３を絶縁層を介してホトダイオード側面に形成する。

また、転送ＭＯＳトランジスタのゲート領域１０３の側面下部に拡散浮遊領域ＦＤ１０７が形成されており、該拡散浮遊領域ＦＤ１０７は出力回路の増幅用ＭＯＳトランジスタのゲートに接続され、増幅用ＭＯＳトランジスタのソースには、行選択スイッチ用ＭＯＳトランジスタ１１１のドレインが接続され、行選択スイッチ用ＭＯＳトランジスタ１１１のソースには増幅用ＭＯＳトランジスタの負荷となる電流源１１２が接続されてソースフォロワ増幅回路を構成している。このソースフォロアのトランジスタ１１０に埋め込み型ＭＯＳトランジスタを使用し１／ｆノイズを減少させる。ここで埋め込み型ＭＯＳトランジスタとは、ソース・ドレイン領域と同じ導電型の不純物領域がゲート直下のチャネル領域にも形成されたＭＯＳトランジスタである。

また、該拡散浮遊領域ＦＤ１０７には、該拡散浮遊領域ＦＤ１０７のリセット用のリセットＭＯＳトランジスタ１０８のソースが接続され、そのドレインはリセット電源１０９が接続されている。ソースフォロアトランジスタ以外のＭＯＳトランジスタはここでは例えば閾値電圧０．４Ｖの表面チャネル型ＭＯＳトランジスタである。

次に、読み出し動作を説明しながら、本発明の特徴を詳しく説明する。光が入射し、光電変換により生成された電子がホトダイオードのｎ層に蓄積する。この時、転送ＭＯＳトランジスタはＯＦＦ状態にある。所定の蓄積時間が経過したのち、転送ＭＯＳトランジスタの制御電極（ゲート領域）１０３に正の電圧を印加し、転送ＭＯＳトランジスタをＯＮ状態にし、ホトダイオードのｎ層の蓄積電荷を拡散浮遊領域に転送する。転送ＭＯＳトランジスタをＯＮ状態にする前に、予め、拡散浮遊領域を所定の電圧にリセットしておく。蓄積電荷が拡散浮遊領域に転送されると、拡散浮遊領域の電圧は、転送電荷Ｑsig と拡散浮遊容量ＣＦＤを用いると、転送電荷が電子であるため、Ｑsig ／ＣＦＤ分の電圧がリセット電圧から低下する。ホトダイオードの蓄積層がｐ型であるならば、転送電荷は正孔であるため、逆に電圧は上昇する。

この様なＡＰＳにおいては、拡散浮遊領域１０７のリセット直後の出力信号Ｖr1を一旦保持し、リセット信号にＱsig ／ＣＦＤ分だけ重畳された出力信号Ｖsig1との差分（Ｖsig1−Ｖr1）をとることやソースフォロアＭＯＳトランジスタを埋め込み型ＭＯＳトランジスタにすることで、拡散浮遊領域１０７のリセットノイズ等のノイズ成分の大部分を除去することができる。特に、ホトダイオードと転送ＭＯＳトランジスタ１０３が以下に述べる条件を満たすことが、より高いノイズの除去率を達成する。即ち、ホトダイオードのｎ層に蓄積された信号電荷をより高い割合で読み出すことが重要である。

詳しく説明すると、信号を読み出し後のリセット電圧から、Ｑsig ／ＣＦＤの電圧だけ低下した拡散浮遊領域の電圧をＶＦＤsig1とし、転送ＭＯＳトランジスタが充分なＯＮ状態であるならば、ホトダイオードのｎ層には、ｐ型のウエルと表面の濃いｐ層のＧＮＤ電位に対しＶＦＤsig1の逆バイアスが印加される。この時ｎ層には、ｐ型のウエルと表面の濃いｐ層から空乏層が延び、ホトダイオードのｎ層全体を空乏化させることで、ホトダイオードに信号電荷を殆ど残さずに拡散浮遊領域に信号電荷を読み出すことができる。
この場合、拡散浮遊領域に信号電荷を読み出すのと同時に、ホトダイオードのリセットも行っている。読み出し後、即ちホトダイオードのｎ層にＶＦＤsig1の逆バイアスが印加された状態で、ｎ層に残る電子数が０個ならば、リセット直後の出力信号Ｖr1とリセット信号にＱsig ／ＣＦＤ分だけ重畳された出力信号Ｖsig1との差分をとることでリセットノイズを完全に除去することができ、Ｖsig1−Ｖr1＝Ｑsig ／ＣＦＤ×Ａ（Ａは画素毎にある出力回路のゲイン）という出力信号を得ることができる。

この出力信号に１／ｆノイズ等の画素毎にある出力回路のノイズΔＶn1が重畳され、最終的なエリアセンサとして形成された集積回路ＩＣからの出力には、画素毎の出力回路以後の読み出し系のノイズΔＶn2が重畳される。

以上の様な読み出しを実現するためには、ホトダイオードのｎ層に逆バイアスを印加し、ｎ層全体が空乏化しはじめる電圧をＶdep とすれば、Ｖdep ＜Ｖsig1とする必要がある。ここでホトダイオードの空乏化電圧とは、広くは、蓄積部の蓄積電荷数＜ネット不純物数となる逆バイアス電圧を意味する。理想的には、読み出し後にホトダイオードのｎ層に残る電子数は０個であるが、どの程度完全に読み出すかは設計事項となる。ΔＶn1は１／ｆノイズ等が支配的であり、この場合はゲート酸化膜を薄くしたり、表面を清浄化する等の方法もあるが埋め込みチャネルＭＯＳトランジスタにすると非常に大きな効果がある。実質的には、先に述べた、読み出し系のノイズΔＶn2に比べホトダイオード部でのノイズとΔＶn1が充分に小さければノイズ成分はΔＶn2で支配される。

ソースフォロア部のトランジスタである埋め込みＭＯＳトランジスタを形成する場合、ソース・ドレイン領域と同じ導電型の不純物１１４をチャネル部にドープし、表面より若干深い領域に最もポテンシャルの低い領域を作成する。コストを低く保つためにはパターニングをせずにこの埋め込み型トランジスタのチャネルドープ工程を行うことが必要で、他のトランジスタに与える影響を最低限にしようとするとドープ量を少なくすることが必要である。ドープ量を少なくするにはウエルとしてソース・ドレイン領域と同じ導電型のウエルを用いると良い。この時ゲート電圧０Ｖでもオフしない構成になりやすいが、ソースフォロアの使い方としては問題はない。線形性が保たれる範囲で使用するのが好ましい。ソースフォロア部以外のトランジスタはオフ特性や低基板バイアス効果が要求される。オフ特性においては異なる導電型の不純物１１５をチャネル部にドープして閾値電圧を制御する。埋め込み型ＭＯＳトランジスタに用いる同じ導電型のチャネルドープ量に比べて通常の表面チャネル型のトランジスタには異なる導電型の不純物１１５を多く注入して形成し、閾値電圧をエンハンス型になるまで持ち上げることが重要である。深さ的には埋め込みチャネル用のドープは表面からやや深めに、表面チャネル型用のドープはより表面に近い所に形成するように構成する。こうすることで埋め込みチャネル用の同じ導電型タイプのチャネルドープをパターニングせずに１工程で行うことが可能となる。したがってプロセス的に簡易になり低コストが実現できる上に、表面チャネル型ＭＯＳトランジスタにおいてもチャネル部下の基板濃度が薄くなり、基板バイアス効果の低減という効果が得られる。

ここでは第１の導電型について特に限定しない。好ましくはｎ型であり、埋め込みチャネルへのドーパントは浅い部分への急峻なプロファイルが得られることから制御性の面から砒素が好ましい。またウエルの型も特に限定されず、異なる導電型のウエルであっても構わないのはいうまでもない。実施例内で詳細に説明する。

図２を用いて実施例１について説明する。本実施例のホトダイオードとその周辺は以下の手順で形成される。

ｐ型基板２０１に対し、イオンインプラを用いボロンを導入し、熱処理を行い、表面濃度が約２×１０^１６ｃｍ^−３のｎ型ウエル２０２を形成した。ホトレジスト２０８を形成して、ホトダイオードのｐ層２０４を形成した＜図２（ａ）＞。

ゲート酸化膜を基板表面全般に形成後、イオン注入法によりボロンをドーズ量２Ｅ１２ｃｍ−２、３５ＫｅＶで注入して、Ｐ型の第１のチャネルドープ領域２０５を形成した。ついでホトレジストを埋め込みチャネル部に形成してリンを６Ｅ１２ｃｍ−２、５０ＫｅＶで注入して、ｎ型の第２のチャネルドープ領域２０６を形成した。埋め込みチャネル部及び表面チャネル部の不純物プロファイルを図３に示す。埋め込みチャネル型ではポテンシャルはゲート電圧とボロンの濃度プロファイルによって決定され、表面から離れた位置にポテンシャルの谷間が存在し埋め込みチャネルを実現する。一方表面チャネル型では不純物としてリンが支配的でポテンシャルを決定するが、チャネル下部ではボロンによりキャリアが相殺されキャリア濃度が小さくなり基板バイアス効果が小さくなる。

次に、ホトレジストを剥離した後に、リンがドープされたポリシリコン制御電極を形成しパターニングを行いソースフォロアＭＯＳトランジスタや転送ＭＯＳトランジスタ等の制御電極２０３を形成した＜図２（ｂ）＞。つぎに、基板表面のホトダイオード上と制御電極の一部の他の領域にホトレジストを形成し、制御電極２０３をマスクに表面の濃いｎ層２０７を形成した。

ついでｐＭＯＳトランジスタに対してボロンをイオン注入しソース・ドレイン領域を形成後埋め込みチャネル部のＭＯＳトランジスタをホトレジストで覆った後にさらにボロンをイオン注入し、ポリシリコン制御電極をｐ型化（２０９）し、表面チャネルＭＯＳトランジスタを形成する。

この工程で、図示しない周辺回路部も含めて通常のｐＭＯＳトランジスタのソース・ドレイン領域を形成した。ｎＭＯＳトランジスタに関しては通常の半導体プロセスで形成した＜図２（ｃ）＞。

この後、通常の半導体製造工程に従い、第１の層間絶縁膜、コンタクト、第１金属配線、第２の層間絶縁膜、第１金属配線と第２金属配線を接続するビア、第２金属配線、パッシベーション膜を順次形成した。

この結果、ポリシリコン制御電極がｎ型拡散電極からなる、埋め込み型のｐＭＯＳトランジスタ及びポリシリコン制御電極がｐ型拡散電極からなる表面型ＭＯＳトランジスタの閾値電圧を独立に形成することができた。全て表面チャネル型のＭＯＳトランジスタで形成した場合のソースフォロア部のノイズに比べて本実施例のように埋め込みチャネル型ＭＯＳトランジスタをソースフォロア部に用いた場合はおよそ１／３にノイズが低減され良好な特性を得た。さらに、表面チャネルＭＯＳトランジスタにおいてもチャネル部下の不純物濃度が低いために、基板バイアス効果が小さく良好な出力特性を得ることができた。

図４を用いて実施例２について説明する。本実施例のホトダイオードとその周辺は以下の手順で形成される。

ｎ型基板４１０に対し、イオンインプラを用いボロンを導入し、深いＰウエル４０１を形成する。レジストパターニング後にホトダイオード部を除きボロンをイオン注入しｎ型に対するポテンシャル障壁およびＮ型の表面チャネル型ＭＯＳトランジスタのウエル４０２を作成する。ついでホトレジスト４０８を形成して、ホトダイオードのｎ層４０４を形成する＜図４（ａ）＞。

ついでイオン注入法によりパターニングせずに基板全面に砒素をドーズ量６Ｅ１１ｃｍ−２、６０ＫｅＶで注入して、第１のチャネルドープ領域４０５を形成した。さらにホトレジストを埋め込みチャネル部に形成してＮ型の表面チャネル用のトランジスタのチャネル部にボロンを２Ｅ１２ｃｍ−２、２０ＫｅＶでイオン注入して、第２のチャネルドープ領域４０６を形成した。Ｎ型の埋め込みチャネル型ではポテンシャルは砒素の濃度プロファイル及びゲート電圧、深いＰウエルの電圧で決定され、酸化膜表面から離れた位置にポテンシャルの谷間が存在しキャリアのパスとして埋め込みチャネルを実現する。一方表面チャネル型では不純物としてボロンが支配的でポテンシャルを決定する。これは砒素の濃度に比べてボロンの濃度を大きくしたためである。

ゲート酸化膜を基板表面全面に形成後、高濃度にリンがドープされたポリシリコン制御電極４０３を形成しパターニングを行う＜図４（ｂ）＞。つぎに、基板表面のホトダイオード上と制御電極の一部の領域にホトレジストの抜きパターンを形成し、制御電極４０３をマスクに表面の濃いｐ層４０７を形成した。

その後通常の半導体プロセスで、図示しない周辺回路部も含めて、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタを形成した＜図４（ｃ）＞。

さらに、通常の半導体製造工程に従い、第１の層間絶縁膜、コンタクト、第１金属配線、第２の層間絶縁膜、第１金属配線と第２金属配線を接続するビア、第２金属配線、パッシベーション膜を順次形成した。

この結果ソースフォロア部に形成した埋め込み型のＮＭＯＳトランジスタ及びその他の表面型ＭＯＳトランジスタの閾値電圧を独立に制御形成することができた。全て表面チャネル型のＭＯＳトランジスタで形成した場合のソースフォロア部のノイズに比べて本実施例のように埋め込みチャネル型のＮＭＯＳトランジスタをソースフォロア部に用いた場合はおよそ１／３にノイズが低減され良好な特性を得た。実施例１と異なり、画素部にｎＭＯＳを用いているために動作速度は速く、ホトダイオードも光により発生するキャリアは電子となる。ポテンシャル的に大きな器を形成しているため感度も大きく向上した。

実施例１、２のホトダイオード５０５および転送ＭＯＳトランジスタＱ１を用い、図５に示す画素構成からなり、図６に示す読み出し回路からなるエリアセンサを作製した。

図５においては、ホトダイオード５０５および転送ＭＯＳトランジスタの転送スイッチＱ１を備え、Ｑ２は拡散浮遊領域をリセットするためのリセットＭＯＳトランジスタのリセットスイッチ、Ｑ３は拡散浮遊領域をゲートに接続され、ソース側の負荷として接続される定電流源８１２からなる埋め込みチャネルトランジスタで形成されたソースフォロワ増幅回路の入力ＭＯＳトランジスタ、Ｑ４は読み出し画素を選択するための選択スイッチである。

これらから構成された光電変換素子の画素セルを３行３列に用いた固体撮像装置を図６に示している。

図５及び図６の基本的な動作を以下に説明する。リセットスイッチＱ２によりソースフォロワの入力ゲートにリセット電圧を入力するリセット動作と、選択スイッチＱ４による、行選択を行う。

ソースフォロワの入力ノードの浮遊拡散領域のゲートをフローティングにし、リセットノイズおよびソースフォロワＭＯＳの閾値電圧のバラツキなどの固定パタンノイズからなるノイズ成分の読み出しを行い、その情報を信号蓄積部８０５に一旦保持する。

その後、転送スイッチＱ１を開閉し、光信号により生成されたホトダイオードの蓄積電荷をソースフォロワの入力ノードに転送し、前述のノイズ成分と光信号成分の和を読み出し、信号蓄積部８０５に保持する。

共通信号線への転送スイッチ８０８，８０８′を介して、共通信号線８０９，８０９′に、ノイズ成分の信号と、ノイズ成分と光信号成分の和の信号とをそれぞれ共通信号線１（８０８），共通信号線２（８０８′）の転送スイッチを導通して、読み出し、それぞれ各出力アンプ８１０を介して出力８１１，８１１′として出力する。

その後、出力８１１と８１１′の差をとることでリセットノイズおよび固定パタンノイズを除去して、光信号成分を取り出し、Ｓ／Ｎの高い画像信号を得ることができる。

上記方法で読み出しを行い、信号とノイズ評価を行った。その結果、各ビット毎のダイナミックレンジ（Ｓ／Ｎ）＝７５〜８５ｄＢという高いＳ／Ｎを得た。

第７図を用いて本発明の第４実施例を説明する。図７は、本発明を用いたＣＣＤイメージセンサーの断面構造図であり、ホトダイオードからのキャリアはポテンシャル井戸を通り、φ１、φ２のクロックで転送される。

最終段は転送ＭＯＳトランジスタのゲート領域９０３の側面下部に拡散浮遊領域ＦＤ９０７が形成されており、該拡散浮遊領域ＦＤ９０７は出力回路の増幅用ＭＯＳトランジスタのゲートに接続され、ソースフォロワ増幅回路として出力する。このソースフォロアのトランジスタ９１０に埋め込み型ＭＯＳトランジスタを使用し１／ｆノイズを減少させる。

また、該拡散浮遊領域ＦＤ９０７には、該拡散浮遊領域ＦＤ９０７のリセット用のリセットＭＯＳトランジスタ９０８のソースが接続され、そのドレインはリセット電源９０９が接続されている。ソースフォロアトランジスタ以外のＭＯＳトランジスタはここでは表面チャネル型ＭＯＳトランジスタである。埋め込みチャネル型ＭＯＳトランジスタと同型の表面チャネル型ＭＯＳトランジスタの作成方法その他は上記実施例と同様でありＣＣＤ構造においても本発明は適用されノイズ低減という大きな効果が有ることがわかった。

図８は、本発明による固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、固体撮像装置１００４に結像させる。固体撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。固体撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。

本発明の実施形態を表す図である。 本発明の第１実施例を表す断面図である。 本発明の第１実施例の不純物プロファイル図である。 本発明の第２実施例を表す断面図である。 固体撮像装置の画素の等価回路図である。 本発明を用いたエリアセンサの読み出し回路を含めた等価回路図である。 本発明の第４実施例を表す断面図である。 本発明による固体撮像装置をもちいたカメラシステムの構成ブロック図である。

符号の説明

１０１，２０１，４０１，９０１ 基板
１０２，２０２，４０２，９０２ ウエル
１０３，２０３，２０９，４０３，９０３ 制御電極
１０４，２０４，４０４ ホトダイオード部
１０７，９０７ 拡散浮遊領域
１０８，９０８ リセット用ＭＯＳトランジスタ
１０９，５０１，８０１，９０９ 電源
１１０，９１０ ソースフォロアトランジスタ
１１１ 行選択スイッチ用トランジスタ
１１２，８１２ 電流源
１１３ 出力端子
１１４，２０５，４０５，９１４ 第１のチャネルドープ
１１５，２０６，４０６ 第２のチャネルドープ
２０７，４０７ 表面層
２０８，４０８ ホトレジスト
４１０ 深いウエル
５０２，８０２ リセットスイッチ線
５０３，８０３ 選択スイッチ線
５０４，８０４ 信号出力線
５０５ ホトダイオード
５０６，８１３ 転送スイッチ線
８０５ 信号蓄積部
８０８ 共通信号線１への転送スイッチ
８０８′ 共通信号線２への転送スイッチ
８０９ 共通信号線１
８０９′ 共通信号線２
８１０ 出力アンプ
８１１ 出力１
８１１′ 出力２
９０６ 電荷転送部ウエル

Claims (5)

1. 埋め込みチャネル型の第一導電型ＭＯＳトランジスタと表面チャネル型の第一導電型ＭＯＳトランジスタを共に備えた半導体装置の製造方法であって、 前記埋め込みチャネル型のＭＯＳトランジスタ及び表面チャネル型のＭＯＳトランジスタのチャネル部に第一導電型の不純物領域を同一工程で形成する工程と、 前記第一導電型の不純物領域を形成した後に、前記表面チャネル型のＭＯＳトランジスタのチャネル部に、第二導電型の不純物領域を前記第一導電型の不純物領域を形成した位置より表面に近い領域に形成する工程とを含むことを特徴とする半導体装置の製造方法。
2. 前記第一導電型の不純物領域を形成する際のドーズ量は、前記第二導電型の不純物領域を形成する際のドーズ量よりも少ないことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第一導電型がｎ型であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記第一導電型の不純物領域の形成に、砒素を用いることを特徴とする請求項３に記載の半導体装置の製造方法。
5. 更に、光電変換部を形成する工程を含むことを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。