JP5243688B2 - ラインワイズダイナミックアドレッシングによるディスプレイ装置の駆動方法および装置 - Google Patents

Description

本発明は、アドレッシングデータをデータドライバにローディング周波数でロードすることにより、複数のセルまたはピクセルを有するディスプレイ装置を駆動し、アドレッシング周波数に対応するアドレッシング時間に前記複数のセルまたはピクセルの少なくとも１つにアドレッシング信号を印加する方法に関する。さらにまた、本発明は、前記方法に対応する、ディスプレイ装置を駆動する装置にも関する。

今日、プラズマ技術により、視野角の制限がない大画面薄型フラットカラーパネルが実現されている。ディスプレイサイズは従来のCRT画像チューブよりも非常に大きくすることができる。

ヨーロッパのテレビ業界では、従来からピクチャ品質を向上する多大な努力を重ねてきた。そのため、プラズマ等の新しい技術は、現行の標準的テレビ技術と比較して少なくとも同等のピクチャ品質を提供できなければならない。ピクチャ品質としては、画面の明るさ（brightness）が最も重要である。

しかし、実際にプラズマ技術に使用される電子部品は電磁放射を増加させる。PDP（プラズマディスプレイ装置）の電磁放射を他の電子製品（VCR、DVD、PC、携帯電話等）のそれと同等にするため、画面の前にフィルターをつける必要がある。放射の発生源は大きく分けて、サステイン（sustain）周波数とデータ駆動（data driving）の２つがあるが、サステイン周波数に対する解決策は本願の主題ではなく、本願はデータ駆動に対する解決策を提供するものである。以下、説明を簡単にするために、40MHzデータドライバを用いた標準的なPDPの場合を考える。このような製品を販売するに当たり、図１に示したような電磁放射の分野の規格を尊重する必要がある。図１は、データドライバが40MHzで駆動された（R、G、Bのセルが交互にオン、オフしている）高コントラスト画面の場合を示している。

欧州規格によるコンシューマアプリケーションに対する限度（クラスB規格）を図示した。データドライバ周波数（40MHz）にある１つのピークが基準限度を超えている。この基準限度を満たすために、パネルの前面にフロントフィルターをつける。このフィルターの目的は、いわゆるファラデー原理を用いてEMI（電磁波雑音）を削減することである。このフィルターは薄い金属グリッドにより覆われた透明レイヤーである。フィルターを装着した画面の基本アセンブリーを図２に示した。パネル１は、ドライバ２とパワーエレクトロニクス３とともに、ハウジング４の内部に配置されている。ハウジング４はディスプレイ装置の後ろ側のEMIをストップする。フロントフィルター５がパネル１の前面に装着されており、パネルの前面から放射されるEMIをストップする。

それにもかかわらず、コンシューマアプリケーションの場合、このフィルター５は実際に５０％から６０％の低減透過率しかない（プロフェッショナルアプリケーションの場合、規格はそれほど厳しくなく、透過率は６５％から７５％と高い）。このフィルター装着は義務的であるが、それというのもプラズマパネルにフロントフィルターを装着しなければ、赤外線（IR）リモートコントロールでさえ正しく動作しなくなるからである。言い換えると、アドレッシングスピードのみならず明るさを向上しなければならない場合、それに伴って放射も増加してしまう。従って、透過率が低くなっても、より強力なフィルターが必要となる。

データ駆動に関するEMIをさらに低減するために、PDPデータ駆動の態様について知っておく必要がある。

プラズマセルを発光させる前に駆動するため、書き込み段階またはアドレッシング段階と呼ばれる第１の段階を実行しなければならない。この段階の間、PDPの各ライン電極（図３を参照）はそれぞれのドライバであるラインドライバ１、ラインドライバ２等により交互に選択される。各選択の間に、２値データ情報（セルオンまたはオフ）がすべてのデータ電極Y（コラム電極）に一度に与えられる。そうするために、コラム電極Yはいわゆるデータドライバであるデータドライバ１〜２７に接続されている。これらのデータドライバは、所定のデータクロック（例えば、この例では40MHz）で動作するレジスタ（シリアル入力、パラレル出力）として動作する。ラインドライバとデータドライバはPDPコントローラにより制御および駆動されている。さらにまた、ライン電極XはPDPのフロントプレートに構成されており、コラム電極Yはバックプレートに構成されている。８５２ピクセル×４８０ラインの画面を有する単一スキャンWVGA PDPの場合、８５２×３（R+G+B）＝２，５５６個のセルにデータドライバを介して書き込まなければならない。今日、ドライバは一般に２つの並列入力とコラム電極Yへの９６のパラレル出力を有し、ドライバのロードに４８クロック必要である（４８／４０＝１．２μｓ）。最後に、２５５６／９６＝２６．６２５であるから、すべてのセルに書き込むには２７個のデータドライバが必要である。３６個のデータ出力は余るが、接続されずに、プラズマ制御ICによりゼロ（オフ）にされる。

これに関して、データクロックにジッターを持たせることがすでに提案されている。これは、各セルに対して各時点で様々なクロックを使用するということを意味する。その場合、データドライバクロックにある種のランダム効果を有するジッタージェネレータを付加する。しかし、ローディングスピード全体が期待書き込みスピードを超えないようにしなければならない。ジッターの使用は非常に効果的であるというわけではない。

さらに、特許文献１によれば、図４に示したように、ラインあたり様々なアドレッシング期間を使用してもよい。アドレッシング期間の長さはラインごとに異なる。ライン当たりのアドレッシング時間の進展に関して、その依存性には３つのカテゴリがある。
−パネル均質性依存性。このパラメータは、パネルは画面全体で同じ振る舞いをするわけではないという事実に関係している。
−プライミング効率の依存性。プライミング動作により書き込みは速くなるが、その効率は時間とともに低下することがある（パネルの技術に依存する）。
−サステイン効率の依存性。書き込み動作のすぐ後にサステイン動作をする。書き込み動作の効率はパネルの容量効果に関連しているので、サステイン動作の遅れに伴って変化する。

サブフィールドの強さには２つの異なるカテゴリがあることは、特許文献２にすでに説明した通りである。
−プライミングに先行されたサブフィールド。プライムドサブフィールド（PSF）とも呼ぶ。
−プライミングに先行されないサブフィールド。リフレッシングサブフィールド（RSF）とも呼ぶ。

図５と図６は、上記２つのサブフィールドのカテゴリに対するPDPラインごとのアドレッシング時間の例を示す図である。

図５は、プライムドサブフィールドの全体的アドレッシングスピードの一例を示す。ライン１６０付近の領域において、１ライン当たりのアドレッシング時間は１μsより低い。ライン番号が大きくなると、１ライン当たりのアドレッシング時間は急激に増加する。

これとは対照的に、図６はノンプライムドサブフィールドの全体的アドレッシングスピードの一例を示す図である。１ライン当たりのアドレッシング時間は１μsより常に大きいが、ライン番号が大きくなっても基本的に増加しない。

明らかに、パネル技術に応じて、アドレッシングスピードのカーブは異なった振る舞いをする。ここに示したカーブはすべて具体的な技術に関係した単なる例である。いかなる場合にも、パネルスピードの特徴付けは、技術やプロセスごとに具体的に行わねばならない。

しかし、特許文献１に記載された技術によれば、アドレッシングスピードのみが変更される。言い換えると、特許文献１に開示されているように、様々なアドレッシングスピードに合わせて、データドライバのクロックは１ライン当たりの最速アドレッシングスピードに対応しているべきである。
−図５の場合、最速アドレッシングスピードは0.95μsであり、データドライバは51.61MHzで動作することを要する。
−図６の場合、最速アドレッシングスピードは1.23μsであり、データドライバは39.03MHzで動作することを要する。

実際に、ラインに書き込む（すなわち、アドレッシング）前にデータドライバ（図３参照）はロードされている必要があり、ローディングスピードをアドレッシング期間よりも低くすることだけが必要である。ローディングスピードは一定に保たれ、その結果データドライバクロックも一定に保たれる。しかし、これでは、冒頭で説明したようにEMIに大きなインパクトを与えてしまう。
欧州特許出願第EP1365382号 欧州特許出願第EP1250696号

上記を鑑みて、本発明は、放射されるEMIがそれぞれの規格要求を満たす、ディスプレイパネルを駆動する方法および装置を提供することを課題とする。

本発明によれば、上記の課題は、複数のセルまたはピクセルを有するディスプレイ装置を駆動する方法により解決される。本方法は、ローディング周波数でアドレッシングデータをデータ駆動手段にロードするステップと、前記アドレッシングデータに基づき、アドレッシング周波数に対応するアドレッシング時間中に前記複数のセルまたはピクセルの少なくとも１つにアドレッシング信号を印加するステップを有し、アドレッシングデータの前記ローディング周波数は前記アドレッシング周波数に連続的に適応される。

さらにまた、本発明の別の態様によれば、複数のセルまたはピクセルを有するディスプレイ装置を駆動するデバイスが提供される。本デバイスは、アドレッシング周波数に対応するアドレッシング時間中に前記複数のセルまたはピクセルの少なくとも１つにアドレッシング信号を印加するデータ駆動手段と、ローディング周波数で前記データ駆動手段にアドレッシングデータをロードする制御手段とを有し、前記制御手段は前記ローディング周波数を前記アドレッシング周波数に連続的に適応させるように構成されている。

本発明の有利な点は、データドライバのローディングクロックをアドレッシング期間に正確にマッチさせられることである。異なるクロックにより、EMI放射のスペクトルが広がり、規格限度を満足することができる。

以下の説明において、ローディングスピードとローディング周波数は、ローディング周波数を指定するために区別せずに使用する。同様に、アドレッシングスピードとアドレッシング周波数は、アドレッシング周波数を指すために使用される。

前記ローディング周波数はプライミング信号のあるなしに応じて決定されてもよい。アドレッシング周波数がプライミング信号のあるなしにより変わるのであるから、ローディング周波数も変化してもよい。このように、ローディング周波数の制御に対して、プライミング信号の適用を考慮すべきである。

ローディング周波数はディスプレイデバイスの画面のライン番号（例えば、垂直方向のパネルの振る舞い）に伴って変化してもよい。具体的には、ライン番号に伴ってアドレッシング周波数が連続的に変化するのであるから、ローディング周波数も連続的に変化する。これによりEMIスペクトルが広がる。

アドレッシング周波数は第１のルックアップテーブル（LUT）を用いて、ライン番号に応じて変更されてもよい。同様に、ローディング周波数が第２のLUTを用いて、ライン番号に応じて変更されてもよい。このようなLUTにより、信号の依存性を簡単に処理することが可能となる。

本発明の実施形態を図面に例示し、以下により詳しく説明する。

本発明の主要なアイデアは、ローディングスピードをアドレッシング期間に正確に適応させることである。図５の実施例により、サブフィールドがプライミングされている好ましい実施形態を提供する。

上の表において、第１のコラムはアドレスされるラインを表し、第２のコラムは１ラインごとの必要スピードアドレッシング時間を表し、第３のコラムは対応するラインのデータドライバで使用される現行データクロックを表す。図７には、プライムドサブフィールドの場合のデータクロックがライン番号上に示されている。この例では平均周波数は41.21MHzである。最大クロックは51.50MHzであり、最小クロックは21.82MHzである。

本発明による、EMIスペクトルの結果を図８に示した。放射の分析はデータ駆動に限定している。図８の左側には固定ドライバクロックの場合のスペクトルを示した。図８の右側には可変ドライバクロックの場合の広がったスペクトルを示した。

データ駆動電子部品により放射されるエネルギーは変化しなかったが、エネルギーはより大きな周波数範囲に広がり、各ピークの振幅は低下している。上記のアプローチにより、より少ないエネルギーをフィルターするだけなので、透過率の高いフロントフィルターで様々な規格を満足することができるであろう。

図９には、上記実施例の全体的スペクトルを示した。スペクトルは100MHzより低い周波数レンジでも一点鎖線により示した規格限度より低いことが明らかである。よって、本実施例のPDPはクラスB規格をパスする。

図１０は、本発明の方法を実施する装置の可能な構成を表している。このタイプの装置はPCT国際出願第WO00/46782号に記載されている。本装置はビデオデガンマ回路１０を有する。８ビットで符号化されたRGBデータはこのデガンマ回路１０に入力される。ビデオデガンマ回路１０から出力される10ビットRGBデータは、平均パワー測定ブロック１１で分析される。この平均パワー測定ブロック１１は平均パワー値（APL）を計算し、PWE（ピークホワイトエンハンスメント）制御ブロック１２に送る。APLは以下のように計算することができる。

ここで、Mはピクセルの合計数を表す。制御ブロック１２は、LUT１２１にある内部パワーレベルモードテーブルを調べ、他の処理ブロックのために選択されたモード制御信号を生成する。制御ブロック１２は、使用するサステインテーブルとサブフィールドコーディングブロック１３で使用するサブフィールド符号化（コーディング）テーブルを選択する。サブフィールドコーディングブロック１３は、ビデオデガンマ回路１０からの10ビット入力データから16ビット出力データを生成する。

また、制御ブロック１２は、フレームメモリ１４へのRGBピクセルデータの書き込み（WR）、第２のフレームメモリからのRGBサブフィールドデータの読み出し（RD）、シリアル・ツー・パラレル変換回路１５（SP）を制御する。変換されたデータはPDP１６に出力される。

サブフィールドコーディングブロック１３から１６ビットデータを受け取る２つのフレームメモリが必要である。データはピクセルごとに書き込まれるが、変換回路１５（SF-R、SF-G、SF-B）にサブフィールドごとに読み出される。第１のサブフィールドを完全に読み出すために、メモリにはフレーム全体が入っていなければならない。現実的な実施では、２つの全フレームメモリがあり、一方のフレームメモリに書き込んでいる間に、他方のフレームメモリを読み出す。このようにして、間違ったデータを読み出すことを防止する。

コスト的に最適化されたアーキテクチャでは、この２つのフレームメモリ１４は同一のSDRAMメモリIC上にあり、２つのフレームへのアクセスは時間多重されてもよい。

図１１は、図１０に示したドライバ部分を詳細に示す図である。その構造は基本的に図３の構造と同じものである。データドライバであるデータドライバ１、データドライバ２、．．．データドライバ２７は、PDPのバックプレートのコラム電極Yを駆動する。ラインドライバであるラインドライバ１、２は、PDPのフロントプレートの水平ライン電極Xを駆動する。最後に制御ブロック１２は、PDPドライバ回路を駆動するために必要なSCANおよびSUSTAINパルスを生成する。アドレッシング信号の長さ（アドレッシングスピード）は、好ましくは制御ブロック１２に格納された第１のLUT１２２から、実際にはパネルのラインごとに取られる。同時に、データドライバに対するデータドライバクロックに関する情報は、好ましくは制御ブロック１２に格納された第２のLUT１２３から取られ、データをシリアル／パラレル変換１５から送り、データドライバローディングを制御するために使用される。本実施例において、データドライバは21.82MHzから51.50MHzの間の可変クロック周波数でロードされる。

上記コンセプトのパラメータはすべて、所定のパネル技術に対して１度に計算され、プラズマ専用ICのPROMまたはLUT１２２、１２３に格納される。

EMI放射および規格限度を示す図である。 EMI対策としてのフロントフィルターを示す概略図である。 PDPデータ駆動を示すブロック図である。 従来技術による動的アドレッシングを示す図である。 プライムドサブフィールドのアドレッシングスピードとライン番号の関係を示すグラフである。 ノンプライムドサブフィールドのアドレッシングスピードとライン番号の関係を示すグラフである。 本発明による、プライムドサブフィールドのデータドライバのクロック周波数を示すグラフである。 固定ドライバクロックの場合と可変ドライバクロックの場合のEMIスペクトルを比較したグラフである。 本発明によるPDPの全体的EMIスペクトルを示すグラフである。 本発明の一実施形態によるハードウェア構成を示すブロック図である。 本発明によるデータドライバのブロック図である。

符号の説明

１ パネル
２ ドライバ
３ パワーエレクトロニクス
４ ハウジング
５ フロントフィルター
１０ ビデオデガンマ
１１ 平均パワー測定
１２ 制御
１３ サブフィールドコーディング
１４ ２フレームメモリ
１５ シリアルパラレル変換
１６ プラズマディスプレイパネル
１２１ LUT（APL）
１２２ スピードLUT
１２３ データLUT

Claims (8)

1. 複数のセルまたはピクセルを有するディスプレイ装置を駆動する方法であって、
   アドレッシングデータをデータ駆動手段にローディング周波数でロードするステップと、
   前記アドレッシングデータに基づき、前記複数のセルまたはピクセルの各ラインのアドレッシング周波数に対応するアドレッシング時間中に前記複数のセルまたはピクセルの少なくとも１つにアドレッシング信号を印加するステップとを有し、
   各ラインの前記アドレッシングデータの前記ローディング周波数は、前記ディスプレイ装置の画面における垂直位置により可変であり、そのため前記ローディング周波数は前記ディスプレイ装置の画面上のラインの垂直位置にともなって可変であることを特徴とする方法。
2. 各ラインの前記アドレッシング周波数はプライミング信号のあるなしに依存し、そのため前記ローディング周波数はプライミング信号のあるなしに応じて決定される、請求項１に記載の方法。
3. 前記アドレッシング周波数は第１のＬＵＴを用いることによりライン番号に応じて変更される、請求項１または２に記載の方法。
4. 前記ローディング周波数は第２のＬＵＴを用いることによりライン番号に応じて変更される、請求項１ないし３いずれか一項に記載の方法。
5. 複数のセルまたはピクセルを有するディスプレイ装置を駆動するデバイスであって、
   前記複数のセルまたはピクセルの各ラインのアドレッシング周波数に対応するアドレッシング時間中に前記複数のセルまたはピクセルの少なくとも１つにアドレッシング信号を印加するデータ駆動手段と、
   前記データ駆動手段にアドレッシングデータをローディング周波数でロードする制御手段とを有し、
   前記制御手段は、各ラインのアドレッシングデータの前記ローディング周波数を、前記ディスプレイ装置の画面におけるラインの垂直位置の変化に応じて変えるように設計されていることを特徴とするデバイス。
6. 各ラインの前記アドレッシング周波数はプライミング信号のあるなしに依存し、そのため前記ローディング周波数はプライミング信号のあるなしに応じて前記制御手段により制御可能である、請求項５に記載のデバイス。
7. 前記制御手段は、ライン番号に応じて前記アドレッシング周波数を変更する第１のＬＵＴのための第１のメモリ手段を含む、請求項５または６に記載のデバイス。
8. 前記制御手段は、ライン番号に応じて前記ローディング周波数を変更する第２のＬＵＴのための第２のメモリ手段を含む、請求項５ないし７いずれか一項に記載のデバイス。
   

Images