JP5247880B2 - 光電気配線基板および光モジュール - Google Patents

Description

本発明は、光電気配線基板および光モジュールに関する。

近年、電気配線の一部を、光導波路などの光配線により置き換えた光配線基板の開発が検討されている。とくに、光ファイバに比べて形状設計の自由度が高く、さらに、従来の電気配線基板との一体成形も可能であるため、光配線のなかでも光導波路の使用が検討されている。

たとえば、特開２０００−２９８２１６号公報および特開２００４−５４００３号公報に開示される光配線基板では、光を伝送させるコア部を内部に有している。光配線と電気配線との間の信号の切り替えは、発光素子または受光素子などの光電変換素子が用いられる。

また、高速で作動する電気配線基板として、例えば、特開平１−１７９５０１号公報に開示される配線基板では、一対の差動線路が配線基板の内部にその厚み方向に所定の間隔をあけて配置されている。

しかし、これまで光配線と電気配線とは別々の層に設けられているため、光電気配線基板の厚みが大きい傾向があった。

したがって本発明の目的は、厚みの小さい光電気配線基板および光モジュールを提供することである。

本発明の一実施形態に係る光電気配線基板は、基板と、誘電体層と、複数対の導電層と、を具備する。前記誘電体層は、第１領域と、第２領域と、を有する。前記第１領域は、その内部において複数の光伝送部を構成する。前記複数対の導電層は、前記第２領域に位置する。前記光電気配線基板には、前記誘電体層と前記基板との積層方向から透視したときに、前記複数対の導電層の各対を構成する導電層同士が重なっている重複部が複数存在し、前記誘電体層は、前記第１領域との間に前記第２領域が存在するように位置し、集積回路素子を実装するための実装部を有する第３領域をさらに有するとともに、前記複数の重複部は、前記第３領域から前記第１領域に向けて、互いに広がって伸びている。

さらに、本発明の一実施形態に係る光モジュールは、前記光電気配線基板を備える。

本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本発明の一実施形態の光モジュール１の構成の一部を示す断面図である。 図１の光モジュール１の全体を示す透過上面図である。 図２Ａにおける光モジュール１から集積回路素子７を除去した後の光電気配線基板２のうち、点線で囲む領域を示す透過上面図である。 図２Ｂに示す重複部１０のうち最も左側に示された第２の重複部１０２を含む第１の導電層１６ａおよび第２の導電層１６ｂを示す透過平面図である。 図２Ｂの切断面線Ｘ−Ｘにおける、第１の導電層１６ａおよび第２の導電層１６ｂの重複部１０を示す断面図である。 図２Ｂの切断面線Ｙ−Ｙにおける、第１領域Ｂの誘電体層１１の構成を示す断面図である。 第１の導電層１６ａおよび第２の導電層１６ｂの重複部の重複部１０の一例を示す断面図である。 第１の導電層１６ａおよび第２の導電層１６ｂの重複部の重複部１０の一例を示す断面図である。

以下、図面を参照しながら本発明を実施するための形態を説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。

＜光モジュール＞
図１に示す光モジュール１は、光電気配線基板２の表面に、光電変換素子であるＶＣＳＥＬ３、駆動回路素子であるドライバＩＣ５、および、集積回路素子であるＬＳＩ７が実装されて構成される。なお、本発明の一実施形態にかかる光モジュール１は、ＶＣＳＥＬに代えてＰＩＮ−ＰＤを、また、ドライバＩＣに代えてレシーバＩＣを用いてもよい。「ＶＣＳＥＬ」とは、Vertical Cavity Surface Emitting Laserの略語であり、「ＰＩＮ−ＰＤ」とは、PIN-Photo Diodeの略語である。

ＶＣＳＥＬ３は、ドライバＩＣ５により駆動されてレーザを出射する。ドライバＩＣ５の動作は、ＬＳＩ７によって制御される。ドライバＩＣ５とＬＳＩ７との間の電気信号は、対を形成する第１の導電層１６ａおよび第２の導電層１６ｂによって伝送される。ドライバＩＣ５は、ＶＣＳＥＬ３と電気配線２６により接続されている。また、ＶＣＳＥＬに代えてＰＩＮ−ＰＤを、また、ドライバＩＣに代えてレシーバＩＣを用いた場合、ＰＩＮ−ＰＤ４で受光した光信号に基づく電気信号は、レシーバＩＣ６に出力され、レシーバＩＣ６の出力はＬＳＩ７に入力される。

なお、図１に示す光モジュール１は、その裏面側の半田ボール２９によって別の回路基板（不図示）に実装される。また、基体８がビルドアップ基板である場合、コア基体１３の両主面に設けられたそれぞれの導電層を接続させるビア導体２８などにより回路基板と電気的に接続することができる。

＜光電気配線基板＞
図１において、基体８上に、誘電体層１１が設けられる。さらに、誘電体層１１の一部を挟むように、複数の第１の導電層１６ａおよび複数の第２の導電層１６ｂが設けられる。そして、第１の導電層１６ａのそれぞれと、第２の導電層１６ｂのそれぞれとが、対の導電層１６を形成する。

図１および図２Ｂにおいて示すように、誘電体層１１は、第１領域Ｂと第２領域Ｃとを具備する。

第１領域Ｂは、光伝送部１１Ｂが設けられる誘電体層１１の領域をいう（図１および図２Ｂに示される符号Ｂの領域参照）。第１領域Ｂは、光伝送部１１Ｂの端部までを示す。ここで光伝送部とは、その周囲に位置する第１領域Ｂ中の周囲領域よりも屈折率が大きく、実際に光を内部で伝送させる部位をいい、光導波路構造におけるコア−クラッド構造のコアに該当する。なお、図１において光路変換ミラー１２の右側に、光伝送部１１Ｂと同様に作製され、周囲よりも屈折率の高い部位があるが、この部位は実際に光の伝送に使用されないため、光伝送部１１Ｂには含めない。なお、光伝送部１１Ｂの周囲に位置する第１領域Ｂ中の周囲領域は、図中における低屈折率部１１Ａおよび１１Ｃを意味する。

複数の光伝送部１１Ｂは、第１領域Ｂの内部に互いに第１の方向ｂに並んで位置する（図２Ａおよび図２Ｂ参照）。

第２領域Ｃにおける第１の導電層１６ａおよび第２の導電層１６ｂは、前述のように、対の導電層１６を形成しており（図２Ａ参照）、対の導電層１６は重複部１０を有している。第２領域Ｃは、重複部１０が設けられる誘電体層１１の領域である（図２Ｂおよび図２Ｃに示される符号Ｃの領域参照）。重複部１０とは、誘電体層１１と基体８との積層方向（図１における方向ａ）から透視したときに、第２の導電層１６ｂと第１の導電層１６ａとが重なっている領域をいう。例えば、図２Ｃに示すように、第２領域Ｃには、斜線で示した重複部１０（１０２）を含む（重複部１０の一方の先端から他方の先端まで）領域をいう。

誘電体層１１はさらに第３領域Ａを有することが好ましい。第３領域Ａは、集積回路素子７を実装するための実装部を有する誘電体層１１の領域をいう。具体的に集積回路素子７が設けられる領域は、誘電体層１１のうち、集積回路素子７を実装する実装部に該当する貫通導体２５ａが設けられた領域をいう。

上述のように、第２領域Ｃに重複部１０が設けられることで、以下の効果が得られる。

第１の導電層１６ａと第２の導電層１６ｂに逆位相の電気信号を供給した場合、重複部１０において第１の導電層１６ａと第２の導電層１６ｂとの間に強い電磁的結合を発生させることができる。とくに、図３、図５または図６に示すように、第１の導電層１６ａおよび第２の導電層１６ｂが、誘電体層１１を挟んで向かい合うように設けられることになり、より強い電磁的結合を奏することが可能となる。なお、図３、図５または図６には、方向ａから透視したときに、第１の導電層１６ａおよび第２の導電層１６ｂの長手方向に直交する断面を示す。これらの断面は、その厚みよりも誘電体層１１と接する幅の方が、長さが長い。図３、図５および図６の場合、断面形状が矩形であるため、厚みおよび幅は明らかであるが、例えば、断面形状が山型を示す場合、厚みは、断面形状の底辺から頂点までの長さをいう。

また、第１の導電層１６ａおよび第２の導電層１６ｂの熱膨張率が、誘電体層１１の熱膨張率よりも低い場合（例えば、第１の導電層１６ａおよび第２の導電層１６ｂが銅などの金属から構成され、誘電体層１１がエポキシ樹脂などの有機樹脂から構成される場合）、誘電体層１１の第２領域Ｃを上下から第１の導電層１６ａおよび第２の導電層１６ｂが挟み込んで重複部１０を形成することにより、誘電体層１１の熱膨張を低下させることができる。そして、集積回路素子７などからの熱により熱膨張しやすい第３領域Ａと、熱の影響を受けると光損失が大きくなるため好ましくない第１領域Ｂとの間に、第２領域Ｃが設けられることにより、第３領域Ａから第１領域Ｂへの誘電体層１１の熱膨張の伝達を低下させることができる。これにより、第１領域Ｂにおける複数の光伝送部１１Ｂに対して熱膨張が伝達しにくくなり、結果として光の伝送特性の低下を抑制することができる。

さらに、図２ａに示すように、対の導電層１６の重複部１０どうしは、第３領域Ａから第１領域Ｂに向けて広がって伸びていることが好ましい。集積回路素子７から誘電体層１１へ伝達された熱は、集積回路素子７を中心にして放射状に伝達し、熱伝達も同様にして、集積回路素子７を中心に、誘電体層１１も放射状に熱膨張する傾向がある。上述のように、複数の重複部１０どうしが第３領域Ａから第１領域Ｂに向けて広がって伸びていることで、熱膨張に沿って重複部１０が設けられることになるため、誘電体層１１の熱膨張を十分に低下させることができる。図２Ａの場合、放射状に重複部１０が設けてられており、熱膨張の抑制効果が十分に得られる。

重複部１０はそれぞれ、図１における方向ａから透視したときに、長手方向がそれぞれ異なる複数の直線部を有することが好ましい。複数の直線部としては、例えば、図２ｂに示すように、第１の直線部１０ａと第２の直線部１０ｂと第３の直線部１０ｃとが挙げられる。少なくともこれらの３種の直線部を有することで、熱膨張を十分に抑制できる。さらに、第１の導電層１６ａおよび第２の導電層１６ｂの十分な集積化が可能となる。

第１の直線部１０ａは、複数の光伝送部の並んだ第１の方向（図２Ｂにおける方向ｂ）に対して平行な重複部を示す。なお、「平行」は±２°の誤差を含むことができる。

第２の直線部１０ｂは、方向ｂに対して傾斜した重複部を示す。とくに傾斜角としては、方向ｂに対して４３〜４７°であることが好ましい。なお、「傾斜」とは、「垂直」および「平行」を含まない。

第３の直線部１０ｃは、方向ｂに対して垂直な重複部を示す。なお、「垂直」は±２°の誤差を含むことができる。

複数の重複部１０のうち、集積回路素子７の中心から最も遠い重複部は第１の重複部１０１（図２Ｂ参照）であり、集積回路素子７の中心から最も近い重複部は第２の重複部１０２（図２Ｂ参照）である。第１の重複部１０１における第１の直線部１０ａの長さは、第２の重複部１０２における第１の直線部１０ａの長さよりも長いことが好ましい。なお、図２Ｂにおいて、第２の重複部１０２には、第１の直線部１０ａは設けられていない。集積回路素子７からの熱によって膨張する誘電体層１１の膨張方向のうち、光伝送部１１Ｂに対して最も悪影響を及ぼす熱膨張方向は、方向ｂと平行な熱膨張方向である。この方向に熱膨張が生じると、第１領域Ｂにおける誘電体層１１中の複数の光伝送部１１Ｂ同士の間隔が変化して、光伝送部１１Ｂ間において光のクロストークが発生する場合がある。また、熱の発生中心である集積回路素子７の中心から遠いほど、誘電体層１１の熱膨張が蓄積されるため、誘電体層１１中における熱膨張が最も大きくなる。それとともに、方向ｂと平行な熱膨張も合わせて大きくなる。方向ｂと平行な熱膨張の抑制に対しては、重複部１０の複数の直線部の中でも、第１の重複部１０ａが最も効果があることから、上述のように、第１の重複部１０１における第１の直線部１０ａの長さは、第２の重複部１０２における第１の直線部１０ａの長さよりも長いことが好ましい。集積回路素子７の中心は、例えば、集積回路素子７の上面視形状が矩形状である場合、対角線の交点に該当する。

図１に示すように、光電気配線基板２において、基体８としては、例えばビルドアップ基板が用いられる。

ビルドアップ基板は、ビルドアップ層１５形成時に土台となるコア基体１３と、コア基体１３の両主面を挟持するビルドアップ層１５と、から構成される。ビルドアップ基板を用いる場合、基板の反りの発生を低減させるため、コア基体１３の両主面に対して同じ層が形成される。図１において、ビルドアップ基体８は、コア基体１３の両主面に、ビルドアップ層１５および２０が設けられる。コア基体１３とビルドアップ層１５または２０との間に接地導体層１４または１９が設けられている。

ビルドアップ基体８のコア基体１３は、たとえば厚みが４００〜８００μｍであり、ビルドアップ層１５および２０は、厚みが３０〜１００μｍであり、両主面にそれぞれ１層または複数のビルドアップ層からなる。

図１または図４に示すように、誘電体層１１における第１領域Ｂは、光伝送部１１Ｂ、ならびに、その周囲に設けられた低屈折率部１１Ａおよび１１Ｃにより構成されている。光伝送部１１Ｂの屈折率が低屈折率部１１Ａおよび１１Ｃよりも数％以上高いため、光信号は光伝送部１１Ｂに閉じ込められて低損失で伝搬され、第１領域Ｂは、光導波路として機能する。

具体的な寸法としては、光伝送部１１Ｂの下に位置する低屈折率部１１Ａの厚みが１０〜２５μｍ、光伝送部１１Ｂの断面サイズが３５〜５０μｍ角、光伝送部１１Ｂの上に位置する低屈折率部１１Ｃの厚みが１５〜２５μｍであり、誘電体層１１の層厚みとしては６０μｍ程度に構成される。

なお、光伝送部１１Ｂには、ＶＣＳＥＬ３の直下に光路変換ミラー１２が設けられている。光路変換ミラー１２は、光伝送部１１Ｂの光軸方向に対して傾斜した光路変換面を有する。たとえば、光路変換面が光伝送部１１Ｂの光軸方向に対して４５度に傾斜するによって、ＶＣＳＥＬから直下へ伝搬した光の光路方向を９０度変換して誘電体層１１の光伝送部１１Ｂ内に光を伝搬させることができる。

光路変換ミラー１２の表面には、略４５度の断面を持つダイシングブレードで誘電体層１１をビルドアップ基体８の主面に直交するようにカットし、略４５度の斜面に、金、銀、銅、アルミニウムまたはニッケルなどの金属を薄く膜付けして塗布することで、光路変換面が設けられる。

複数の第１の導電層１６ａおよび複数の第２の導電層１６ｂの幅は、３５〜５０μｍであり、ピッチは、１２５μｍ以下である。本実施形態では、このような、狭配線幅、狭ピッチの伝送線路であっても周波数が１０ＧＨｚ以上の高周波信号を伝送することが可能である。

誘電体層１１は、ビルドアップ基体８の製造プロセスとほぼ同様のプロセスにより製造される。

図１に示すように、光電気配線基板２は、ＶＣＳＥＬ３からの光信号を誘電体層１１内部の光伝送部１１Ｂまで伝送させるために、光ビア伝送路２４を、光伝送部１１Ｂの上に位置する低屈折率部１１Ｃの外部側から光伝送部１１Ｂまで有する。なお、光ビア伝送路２４としては、光信号を伝搬させる透明樹脂からなることが好ましい。ＶＣＳＥＬ３から伝搬された光は、光ビア伝送路２４を通って光路変換ミラー１２にて光伝送部１１Ｂに伝搬される。

また、図１に示すように、光電気配線基板２は、誘電体層１１の外部側主面（ソルダレジスト層１８と誘電体層１１との界面）から第１の導電層１６ａまで貫通導体２５ａおよび２５ｂを有する。貫通導体２５ａは、ＬＳＩ７からの電気信号をビルドアップ基体８と誘電体層１１との間に設けられた第１の導電層１６ａまで伝送させるために設けられ、貫通導体２５ｂは、第１の導電層１６ａからドライバＩＣ５まで電気信号を伝送させるために設けられる。

光ビア伝送路２４の長さが長くなるほど光信号の伝送損失が増加するため、光ビア伝送路２４は短いほど好ましい。また、貫通導体２５ａおよび２５ｂについても、貫通導体２５ａおよび２５ｂの長さが長くなるほど、貫通導体２５ａおよび２５ｂの自己インダクタンスが大きくなり、高周波信号の反射が増大して電気信号の伝送損失が増加するため、貫通導体２５ａおよび２５ｂは短いほど好ましい。

従来は別の層に設けられていた、低屈折率部１１Ａおよび１１Ｃならびに光伝送部１１Ｂと誘電体層１１とを同一層とすることにより、光ビア伝送路２４の長さ、ならびに貫通導体２５ａおよび２５ｂの長さをともに短縮化することができる。これにより、光信号および電気信号の伝送損失を低減することができる。

光電気配線基板２において、第２の導電層１６ｂ上には、別の誘電体層として、例えば、ソルダレジスト層１８を設けることができる。図１において、ソルダレジスト層１８は、第２の導電層１６ｂの一部（たとえば、ＶＣＳＥＬ３、ＰＩＮ−ＰＤ４、ドライバＩＣ５、レシーバＩＣ６およびＬＳＩ７との接続ランド）が露出するように、接続ランドに対応する位置に開口部が設けられる。ソルダレジスト層１８は、たとえば、エポキシ樹脂などの樹脂材料からなる液状またはフィルム状材料を誘電体層１１の表面に塗布または貼り付けることで形成される。

一般的にソルダレジスト層１８は、外部の電子部品と電気配線とをはんだ接合する際に、ランドまたはパッド以外の場所にはんだが流れないようにするが、本実施態様の光電気配線基板２においてソルダレジスト層１８を、第２の導電層１６ｂ上に設けることにより、重複部１０における電界を、第１の導電層１６ａと第２の導電層１６ｂとの間に閉じ込めて、第１の導電層１６ａおよび第２の導電層１６ｂの電気的結合を強めることができる。ソルダレジスト層１８としては、例えばエポキシ樹脂のような樹脂材料が挙げられる。

通常、本分野の技術者であれば、第２の導電層１６ｂの上に一層、誘電体層２３と同じ厚みの誘電体層を設けたのち、その上にソルダレジスト層を設ける構成を考える。

それに対して、本実施態様の光電気配線基板２は、ソルダレジスト層１８自体を誘電体層として用いることで、通常必要であった誘電体層を設ける必要をなくすことができる。このため、光電気配線基板２の低背化が可能となる。とくに、前述したように、基板の反りなどを防ぐためにコア基体１３の両主面に対して同じ層を形成していた場合、誘電体層２層分の厚みを減らすことができる。また、第２の導電層１６ｂの上に一層、誘電体層１１と同じ厚みの誘電体層を設けた場合、第２の導電層１６ｂからドライバＩＣ５またはＬＳＩ７までビア導体が別途必要となるが、ソルダレジスト層１８自体を誘電体層として用いることで、図１に示すように第２の導電層１６ｂからドライバＩＣ５またはＬＳＩ７までのビア導体が必要なくなる。

図１および図３に示すように、ビルドアップ基体８は、コア基体１３とビルドアップ層１５との間に接地導体層１４を有する。ビルドアップ基体８が接地導体層１４を有する場合、ソルダレジスト層１８と誘電体層２３との比誘電率の関係により、以下のように、第１の導電層１６ａの幅と第２の導電層１６ｂの幅とを変化させることができる。ここでいう幅とは、誘電体層１１と接する、第１の導電層１６ａまたは第２の導電層１６ｂの幅をいう。

図５に示す光電気配線基板２では、第２の導電層１６ｂの幅が、第１の導電層１６ａの幅よりも小さいこと以外は、図３に示す実施形態と同じである。

このとき、ソルダレジスト層１８の比誘電率が、ビルドアップ層１５、光導波路層１１の比誘電率よりも大きく、たとえば、ソルダレジスト層１８の比誘電率が４．０であり、ビルドアップ層１５の比誘電率が３．３であり、誘電体層１１の比誘電率が２．４程度である。

ソルダレジスト層１８の比誘電率が大きい場合、第２の導電層の容量成分が増加するため第１の導電層に対して第２の導電層の特性インピーダンスが小さくなる。このような特性インピーダンスの差異を解消して第１の導電層と第２の導電層の特性インピーダンスを整合させるために、図５の場合、第２の導電層１６ｂの配線幅を小さくしてインダクタンス成分を増加させる。第２の導電層１６ｂのインダクタンス成分を増加させることにより、容量成分の増加に伴う特性インピーダンスの低下を抑制し、第１の導電層１６ａと、第２の導電層１６ｂの特性インピーダンスの差異を解消することができる。

図６に示す光電気配線基板２では、第２の導電層１６ｂの幅が、第１の導電層１６ａの幅よりも大きいこと以外は、図３に示す実施形態と同じである。

このとき、ソルダレジスト層１８の比誘電率の条件が、前述の図５の場合と同様とする。

ソルダレジスト層１８の比誘電率が小さい場合、第２の導電層の容量成分が減少するため第１の導電層に対して第２の導電層の特性インピーダンスが大きくなる。このような特性インピーダンスの差異を解消して第１の導電層１６ａと第２の導電層１６ｂの特性インピーダンスを整合させるために、図６の場合、第２の導電層１６ｂの配線幅を大きくしてインダクタンス成分を減少させる。第２の導電層１６ｂのインダクタンス成分を減少させることにより、容量成分の現象に伴う特性インピーダンスの上昇を抑制し、第１の導電層１６ａと、第２の導電層１６ｂの特性インピーダンスの差異を解消することができる。

以上のように、第１の導電層１６ａと第２の導電層１６ｂの配線幅を異ならせることで、光電気配線基板２の製造工程または光電気配線基板２の使用時において、積層ずれなどが発生した場合であっても、平面視したときの第１の導電層１６ａと第２の導電層１６ｂとの重複部１０を確保することができ、それらを十分に結合させることができる。

図２Ａにおいて、ドライバＩＣ５およびレシーバＩＣ６は、ＬＳＩ７の周囲を囲むように複数設けられる（ドライバＩＣ５またはレシーバＩＣ６とＬＳＩ７との間隔は数ｍｍ程度）。また、ＶＣＳＥＬ３およびＰＩＮ−ＰＤ４は、ドライバＩＣ５およびレシーバＩＣ６に対してＬＳＩ７と反対側に複数設けられる（ドライバＩＣ５とＶＣＳＥＬ３との間隔、またはレシーバＩＣ６とＰＩＮ−ＰＤ４との間隔は１ｍｍ以下が望ましい）。このように、ＬＳＩ７とドライバＩＣ５およびレシーバＩＣ６とＶＣＳＥＬ３およびＰＩＮ−ＰＤ４との位置関係は、ＬＳＩ７を中心としてその外周にドライバＩＣ５およびレシーバＩＣ６が位置し、さらに外周にＶＣＳＥＬ３およびＰＩＮ−ＰＤ４が位置する。このような位置関係を示すことにより、ＬＳＩ７を中心として四方への信号の送受信を行うことができるとともに、例えば縦４５ｍｍおよび横４５ｍｍという限られた範囲内にて、光伝送部１１Ｂおよび重複部１０を集積化することができ、高密度の信号（例えば、１Ｔｂｐｓ）の送受信を行うことが可能となる。

図２Ｂに示されるように、１つのＶＣＳＥＬ３には４本の光伝送部１１Ｂが接続されている。そして、それら４本の光伝送部１１Ｂと対応する４本の電気配線２６が１つのドライバＩＣ５と１つのＶＣＳＥＬ３との間に設けられる。さらに、１つのドライバＩＣ５と１つのＬＳＩ７との間に、前述の４本の電気配線２６と対応する４組の第１の導電層１６ａおよび第２の導電層１６ｂが設けられている。

複数の光伝送部１１Ｂおよび複数組の第１の導電層１６ａおよび第２の導電層１６ｂを集積化するためには、光伝送部１１Ｂ同士のピッチおよび重複部１０同士のピッチをともに短縮化させる（例えば、光伝送部１１Ｂ間のピッチは２５０μｍ以下、重複部１０間のピッチは１２５μｍ以下）。

＜光電気配線基板の作製方法＞
以下に光電気配線基板２の作製方法の一例について示す。

まず、基体８としてのビルドアップ基板の主面上に、第１の導電層１６ａをパターニングして形成する。次に第１の導電層１６ａを覆うように、エポキシ樹脂を用いて誘電体層１１を積層する。なお、誘電体層１１の積層工程において、誘電体層１１における第１領域Ｂには、光伝送部１１Ｂおよび低屈折率部１１Ａおよび１１Ｃを作製する。複数の光伝送部１１Ｂは、エポキシ樹脂フィルムを低屈折率部１１Ａ上に積層した後、導波路パターンにしたがってエポキシ樹脂フィルムを露光して硬化させ、現像してすることで形成される。

次に、誘電体層１１に貫通孔を空け、貫通孔の内周面をめっきすることにより、貫通導体２５ａおよび２５ｂを形成する。

誘電体層１１の上に、第１の導電層１６ａと重複部１０を形成するように、第２の導電層１６ｂをパターニングして形成する。その後、誘電体層１１および第２の導電層１６ｂを覆うようにソルダレジスト層１８を設け、第２の導電層１６ｂの接続ランドに対応する位置に開口部を形成する。

以上のようにして光電気配線基板２が得られる。さらに、光電気配線基板２表面にＶＣＳＥＬ３、ＰＩＮ−ＰＤ４、ドライバＩＣ５、レシーバＩＣ６およびＬＳＩ７の各半導体素子を実装することで光モジュール１が得られる。光電気配線基板２と各半導体素子との電気的接続は、ソルダレジスト層１８の開口を介して各半導体素子の接続パッドと、第２の導電層１６ｂの接続ランドとをはんだボールなどの接続導体によって接続する。

１ 光モジュール
２ 光電気配線基板
３ ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）
４ ＰＩＮ−ＰＤ（PIN-Photo Diode）
５ ドライバＩＣ
６ レシーバＩＣ
７ ＬＳＩ
８ 基板
１０ 重複部
１０１ 第１の重複部
１０２ 第２の重複部
１０ａ 第１の直線部
１０ｂ 第２の直線部
１０ｃ 第３の直線部
１１ 誘電体層
１１Ａ 光伝送部１１Ｂの下に位置する低屈折率部
１１Ｂ 光伝送部１１Ｂ
１１Ｃ 光伝送部１１Ｂの上に位置する低屈折率部
１６ 対の導電層
１６ａ 第１の導電層
１６ｂ 第２の導電層
２５ａ，２５ｂ 貫通導体
ａ 誘電体層１１と基体８との積層方向
ｂ 複数の光伝送部１１Ｂが並ぶ方向
Ａ 第３領域
Ｂ 第１領域
Ｃ 第２領域

Claims (8)

1. 基体と、
   前記基体上に位置し、第１領域と第２領域とを有する誘電体層であって、前記第１領域において複数の光伝送部を構成する誘電体層と、
   前記第２領域に位置する複数対の導電層と、を具備し、
   前記誘電体層と前記基体との積層方向から透視したときに、前記複数対の導電層の各対を構成する導電層どうしが重なっている重複部が複数存在し、
   前記誘電体層は、前記第１領域との間に前記第２領域が存在するように位置し、集積回路素子を実装するための実装部を有する第３領域をさらに有するとともに、前記複数の重複部は、前記第３領域から前記第１領域に向けて、互いに広がって伸びている光電気配線基板。
2. 前記複数対の導電層の各導電層の熱膨張率は、前記誘電体層の熱膨張率よりも低い、請求項１記載の光電気配線基板。
3. 前記複数対の導電層の各導電層は、前記積層方向から透視したときに長手方向を有し、前記長手方向に直交する断面において、前記積層方向の長さよりも、前記誘電体層と接する幅方向の長さのほうが長い、請求項１または２記載の光電気配線基板。
4. 前記複数の重複部はそれぞれ、長手方向が互いに異なる複数の直線部を有する、請求項１乃至３のいずれか記載の光電気配線基板。
5. 複数の光伝送部は第１の方向に並んで位置し、
   前記複数の直線部はそれぞれ、
   前記第１の方向に平行な第１の直線部と、
   前記第１の方向に対して傾斜した第２の直線部と、
   前記第１の方向に垂直な第３の直線部と、を含む、請求項４記載の光電気配線基板。
6. 前記複数の重複部は、第１の重複部と第２の重複部とを有し、
   前記第１の重複部は前記複数の重複部の中で前記集積回路素子の中心から最も遠くに位置し、前記第２の重複部は前記複数の重複部の中で前記中心から最も近くに位置し、前記第１の重複部における前記第１の直線部の長さは前記第２の重複部における前記第１の直線部の長さよりも長い、請求項５記載の光電気配線基板。
7. 前記複数対の導電層は、複数の第１の導電層と、前記複数の第１の導電層との間に前記第２領域を挟むように位置する複数の第２の導電層とを有し、
   前記複数の第１の導電層は前記基体と前記第２領域との間に位置し、
   前記複数の第１の導電層のそれぞれの両端部と電気的に接続され、前記誘電体層の両主面間を貫通するように位置する複数の貫通導体をさらに具備する、請求項１乃至６のいずれか記載の光電気配線基板。
8. 請求項１乃至７のいずれかに記載の光電気配線基板と、
   前記光電気配線基板の前記実装部に実装され、前記複数対の導電層と接続する集積回路素子と、
   それぞれが前記複数の光伝送部の少なくとも１つと光学的に結合する、複数の光電変換素子と、
   それぞれが前記複数の光電変換素子の少なくとも１つと電気的に接続し、前記複数対の導電層の少なくとも１つの対を介して前記集積回路素子と電気的に接続する、複数の駆動回路素子と、
   を具備する光モジュール。

Images