JP5261923B2 - 化合物半導体素子 - Google Patents

化合物半導体素子 Download PDF

Info

Publication number
JP5261923B2
JP5261923B2 JP2006322456A JP2006322456A JP5261923B2 JP 5261923 B2 JP5261923 B2 JP 5261923B2 JP 2006322456 A JP2006322456 A JP 2006322456A JP 2006322456 A JP2006322456 A JP 2006322456A JP 5261923 B2 JP5261923 B2 JP 5261923B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
semiconductor region
film
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006322456A
Other languages
English (en)
Other versions
JP2008124409A (ja
Inventor
信一 岩上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006008414U external-priority patent/JP3128178U/ja
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006322456A priority Critical patent/JP5261923B2/ja
Priority to US11/857,458 priority patent/US7642556B2/en
Publication of JP2008124409A publication Critical patent/JP2008124409A/ja
Priority to US12/551,728 priority patent/US20090315038A1/en
Application granted granted Critical
Publication of JP5261923B2 publication Critical patent/JP5261923B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、高耐圧化の可能な窒化ガリウム系化合物半導体素子等の化合物半導体素子に関するものである。
破壊電界が高く且つＧａＡｓと同程度の高い電子移動度が得られる窒化ガリウム系化合物半導体を用いる半導体素子は、高周波・高出力用半導体デバイスとして注目されている。例えば、従来の窒化ガリウム系化合物半導体を用いるショットキーバリアダイオードは、サファイアから成る基板と、一層又は複数層のＧａＮ系化合物半導体を積層して成るバッファ層及びアンドープのＧａＮ層及びアンドープのＡｌＧａＮ層を基板の上面に順次形成した窒化ガリウム系の化合物半導体領域と、化合物半導体領域の上面に形成されるショットキーバリア電極と、オーミック電極とを備える。ショットキーバリア電極は、ＡｌＧａＮ層との界面にショットキー障壁を形成し、オーミック電極は、ＡｌＧａＮ層と低抵抗接触する。ショットキーバリア電極を備える窒化ガリウム系化合物半導体素子は、例えば特許文献１に開示されている。
近年、サファイアから成る基板の代わりにシリコン基板を使用する試みがある。シリコン基板を使用する窒化ガリウム系化合物半導体は、サファイア基板を使用する窒化ガリウム系化合物半導体に比較してダイシング等の機械加工が容易であり、製造コストが安価になる利点がある。
しかしながら、シリコン等の導電性基板を使用するとき、動作状態の変化によって基板の電位が変動して、デバイスの電気的特性が不安定になる。この問題を解決するため、例えば、基板の裏面に形成された電極をアノード電極に電気的に接続して、基板の電位をアノード電位に固定する試みがある。
基板の電極をアノード電極に接続する構造の半導体素子では、窒化ガリウム系の化合物半導体領域の表面に設けられるアノード電極と基板との間に電圧を印加するため、化合物半導体領域の表面と基板との間で厚み方向（縦方向）に漏れ（リーク）電流が流れ、結果としてアノード・カソード間の耐圧を十分に増加できない欠陥があった。この問題を解決するため、化合物半導体領域の厚みを増大して、漏れ電流を減少して高耐圧化を図ることが考えられた。しかしながら、シリコン基板上に良好な結晶性の化合物半導体領域を厚くエピタキシャル成長させることは難しい。
また、周知のＳＯＩ（silicon-on-insulator）基板を用いて、シリコン基板と窒化ガリウム系の化合物半導体領域との間に絶縁膜を介在させて漏れ電流を減少させ、高耐圧化を図ることが考えられた。しかしながら、前記素子構造としても、化合物半導体領域又は導電膜の側面と、基板との間で放電が発生することがあり、安定な高耐圧化特性を得ることは困難であった。また、高電子移動度トランジスタ（ＨＥＭＴ）は、シリコン基板上に窒化ガリウム系の化合物半導体領域を積層し、ソース電極、ドレイン電極及びゲート電極を窒化ガリウム系の化合物半導体領域上に形成し、ソース電極又はドレイン電極とシリコン基板とを電気的に接続する構造を有するが、前記と同様の原因により高電子移動度トランジスタにも安定な高耐圧化特性が得られない問題が生じる。更に、シリコン基板以外の導電性基板を使用する場合にも、同様の問題が生じる。
特開２００６−１５６４５７号公報
このように、従来では、導電性基板の上に積層された化合物半導体領域の表面電極と導電性基板とを電気的に接続する化合物半導体素子の高耐圧化が困難であった。
本発明は、化合物半導体素子の導電性基板上に積層された化合物半導体領域の表面電極と導電性基板とを電気的に接続しても、高耐圧化を良好に達成できる化合物半導体素子を提供することを目的とする。
本発明の化合物半導体素子は、シリコン単結晶基板である導電性材料から成る基体(5)、基体(5)の一方の主面に形成された絶縁膜(6)、基体(5)の一方の主面に絶縁膜(6)を介して形成されたシリコン単結晶膜である導電膜(7)を有する基板(1)と、基板(1)の一方の主面(1a)に形成された窒化ガリウム系化合物である化合物半導体領域(2)と、化合物半導体領域(2)の一方の主面(2a)に形成され且つ前記基体(5)に電気的に接続された電極(3)とを有する。化合物半導体領域(2)の一方の主面(2a)に形成された電極(3)と基体(5)とを電気的に接続するため、化合物半導体領域(2)の一方の主面(2a)に形成される電極(3)の電位に基体(5)の電位が固定されるので、デバイスの動作状態の変化によって基体の電位が変動することを抑制でき、デバイスの電気的特性が安定化する。また、化合物半導体領域(2)の一方の主面(2a)と基体(5)との間に縦方向に流れる漏れ電流を遮断する絶縁膜(6)を化合物半導体領域(2)と基体(5)との間に形成するため、化合物半導体領域(2)と基体(5)との間に十分に高い耐圧特性を付与することができる。更に、化合物半導体領域(2)の厚み方向に一方の主面(2a)から少なくとも絶縁膜(6)にまで達する切り欠け部(14)を化合物半導体領域(2)に設け、切り欠け部(14)に露出する導電膜(7)の側面を絶縁性保護膜(15)によって被覆するので、導電膜(7)と基体(5)との間で放電の発生を抑制して、安定な高耐圧化を図ることができる。
本明細書では、用語「化合物半導体素子」は、特に説明がない限り、ショットキーバリアダイオード、高電子移動度トランジスタを含み、化合物半導体領域と基板との間に放電が発生する可能性のある化合物半導体素子を意味する。
本発明では、安定化した電気的特性と高い耐圧特性とが得られかつ化合物半導体領域の側面に発生する放電を抑制できる信頼性の高い化合物半導体素子が得られる。
窒化ガリウム系化合物半導体素子に適用した本発明の第１及び第２の実施の形態を図１及び２について以下説明する。
図１は、本発明をショットキーバリアダイオードに適用した第１の実施の形態を示す。
第１の実施の形態によるショットキーバリアダイオードは、基板(1)と、基板(1)の一方の主面(1a)に形成された窒化ガリウム系の化合物半導体領域(2)と、化合物半導体領域(2)の一方の主面(2a)に形成されたアノード電極(3)及びカソード電極(4)とを有する。基板(1)は、導電性のシリコン単結晶基板から成る基体(5)と、基体(5)の一方の主面に形成されたシリコン酸化膜等から成る絶縁膜(6)と、絶縁膜(6)の表面に形成された単結晶シリコン膜から成る導電膜(7)と、基体(5)の他方の主面(1b)に形成された取り出し電極(11)とを有する。このため、基板(1)の一方の主面(1a)には導電膜(7)が露出し、他方の主面(1b)には基体(5)が露出する。化合物半導体領域(2)は、基板(1)の一方の主面(1a)、即ち導電膜(7)の表面に形成されたバッファ層(8)と、バッファ層(8)の表面に形成された電子走行層としてのアンドープのＧａＮ層(9)と、ＧａＮ層(9)の表面に形成された電子供給層としてのアンドープのＡｌＧａＮ層(10)とを備える。
第１の実施の形態のショットキーバリアダイオードでは、ＡｌＮ層とＧａＮ層とを繰り返し形成して成る超格子バッファ層（多層バッファ層）をバッファ層(8)として用いる。しかし、ＡｌＮ等から成る単層のバッファ層(8)にすることもできる。バッファ層(8)は、シリコンから成る基体(5)及び導電膜(7)と窒化ガリウム系の化合物半導体領域(2)の格子定数の差を緩和し、これにより化合物半導体領域(2)内に結晶欠陥の発生を防止することができる。
化合物半導体領域(2)の一方の主面(2a)、即ちＡｌＧａＮ層(10)の表面にはアノード電極(3)とカソード電極(4)が形成され、例えばＮｉ（ニッケル）とＡｕ（金）から成るアノード電極(3)は、ＡｌＧａＮ層(10)との界面にショットキー障壁を形成するショットキーバリア電極であり、例えばＴｉ（チタン）とＡｌ（アルミニウム）から成るカソード電極(4)は、ＡｌＧａＮ層(10)と低抵抗性接触するオーミック電極である。
ピエゾ分極と自発分極に基づく電荷の供給によって、密度約１０１３ｃｍ−２程度の高濃度２次元電子ガス層（又は２次元ホールガス層）が、ＧａＮ層(9)とＡｌＧａＮ層(10)との界面に形成される。２次元電子ガス層の存在によって、化合物半導体領域(2)に界面と水平な方向へ電流が流れる。即ち、アノード電極(3)とカソード電極(4)との間にアノード電極(3)側の電位を上昇する電圧を印加すると、アノード電極(3)から２次元電子ガス層を通ってカソード電極(4)に電流が流れる。
第１の実施の形態のショットキーバリアダイオードでは、アノード電極(3)が基板(1)の他方の主面(1b)、即ち基体(5)に電気的に接続される。即ち、基体(5)の他方の主面に形成した取り出し電極(11)を支持板（放熱板）(12)に半田等を介して固着し、アノード電極(3)の表面にワイヤ（リード細線）(13)の一端をボンディング接続して、ワイヤ(13)の他端を支持板(12)にボンディング接続する。この結果、基体(5)が支持板(12)及びワイヤ(13)を介してアノード電極(3)と電気的に接続され、同電位となる。これにより、デバイスの動作状態の変化に対して基体(5)の電位変動を抑制し、デバイスの電気的特性を安定化することができる。
また、本実施の形態のショットキーバリアダイオードでは、化合物半導体領域(2)の一方の主面(2a)から絶縁膜(6)に達する切り欠け部(14)が化合物半導体領域(2)に設けられる。切り欠け部(14)は、化合物半導体領域(2)の一方の主面(2a)側から平面的に見て、化合物半導体領域(2)の外周縁に沿って環状に形成される。切り欠け部(14)は、化合物半導体領域(2)の一方の主面(2a)から基板(1)の他方の主面(1b)に向かって半導体素子の厚み方向に延伸し、切り欠け部(14)の底面(14a)は、絶縁膜(6)の一方の主面（上面）よりも下側に配置される。この結果、切り欠け部(14)の側面には、バッファ層(8)、ＧａＮ層(9)、ＡｌＧａＮ層(10)及び導電膜(7)の側面全体と、絶縁膜(6)の側面の一部が露出する。また、切り欠け部(14)の底面(14a)には絶縁膜(6)が露出する。このように、切り欠け部(14)は、素子上面側と素子側面側が環状の切り溝であり、切り欠け部(14)の側面に露出する導電膜(7)及び化合物半導体領域(2)の側面全体は、シリコン窒化膜である絶縁性保護膜(15)により環状に被覆される。この場合に、シリコン窒化膜の絶縁性保護膜(15)をプラズマＣＶＤにより形成できる。
切り欠け部(14)の側面に露出するバッファ層(8)、ＧａＮ層(9)、ＡｌＧａＮ層(10)、導電膜(7)及び絶縁膜(6)の側面と、切り欠け部(14)の底面(14a)に露出した絶縁膜(6)の上面は、切り欠け部(14)に形成される絶縁性保護膜(15)によって被覆される。即ち、バッファ層(8)、ＧａＮ層(9)、ＡｌＧａＮ層(10)及び導電膜(7)の側面は素子側面に露出しない。一方、切り欠け部(14)の形成されない絶縁膜(6)の下側の側面と基体(5)の側面は、絶縁性保護膜(15)によって被覆されず、素子側面から露出する。このように、絶縁膜(6)の上側に形成される導電膜(7)と化合物半導体領域(2)が素子側面に露出しないため、素子側面での放電の発生を良好に防止し、結果として素子の安定な高耐圧化、特に静電気に弱い窒化ガリウム系化合物半導体素子の高耐圧化を良好に達成できる。
なお、図示のように、絶縁性保護膜(15)は、化合物半導体領域(2)の一方の主面(2a)にも延伸し、アノード電極(3)及びカソード領域(4)が形成される化合物半導体領域(2)の一方の主面(2a)を被覆する。絶縁性保護膜(15)は、導電膜(7)の側面から化合物半導体領域(2)の一方の主面(2a)側と基板(1)側に延伸して、切り欠け部(14)に露出する化合物半導体領域(2)及び絶縁膜(6)の側面を被覆する。切り欠け部(14)の底面(14a)に絶縁膜(6)が露出し、絶縁性保護膜(15)が絶縁膜(6)の上面に接する。
第１の実施の形態のショットキーバリアダイオードでは、下記の作用効果が得られる。
<1> 化合物半導体領域(2)の一方の主面(2a)に形成されるアノード電極(3)に電気的に基体(5)を接続し、基体(5)の電位をアノード電極(3)の電位に固定するので、デバイスの動作状態の変化によって基体(5)の電位が変動することを抑制して、デバイスの電気的特性を安定化できる。
<2> 化合物半導体領域(2)と基体(5)との間に形成される絶縁膜(6)により、化合物半導体領域(2)の一方の主面(2a)と基体(5)との間に縦方向に流れる漏れ電流を阻止し又は遮断して、化合物半導体領域(2)と基体(5)との間の高耐圧化が図れる。
<3> 化合物半導体領域(2)の厚み方向に一方の主面(2a)から少なくとも絶縁膜(6)にまで達する切り欠け部(14)を化合物半導体領域(2)に設け、切り欠け部(14)に露出する化合物半導体領域(2)及び導電膜(7)の側面を絶縁性保護膜(15)によって被覆するので、化合物半導体領域(2)又は導電膜(7)と基体(5)との間での放電の発生を抑制して、安定な高耐圧化を図れる。
<4> 基体(5)と導電膜(7)とをシリコンにより形成するため、容易にダイシング加工等の機械加工を行ない、安価な窒化ガリウム系ショットキーバリアダイオードを提供できる。
<5> 化合物半導体領域(2)の成長層としてシリコン単結晶膜から成る導電膜(7)が良好に機能するので、比較的良好な結晶性を有する化合物半導体領域(2)を所謂ＳＯＩ（silicon-on-insulator）基板上に成長させることができる。
図２は、ショットキーバリアダイオードに適用した本発明の第２の実施の形態を示す。図示のように、導電性の基板(1)と、基板(1)の一方の主面(1a)に形成された窒化ガリウム系の化合物半導体領域(2)と、化合物半導体領域(2)の一方の主面(2a)に形成されたアノード電極(3)及びカソード電極(4)と、基板(1)の他方の主面(1b)に形成された取り出し電極(11)とを有する。基板(1)は、シリコン単結晶基板から成る基板(5)である。窒化ガリウム系の化合物半導体領域(2)は、基板(1)の一方の主面(1a)に形成されたバッファ層(8)と、バッファ層(8)の表面に形成された電子走行層としてのアンドープのＧａＮ層(9)と、ＧａＮ層(9)の表面に形成された電子供給層としてのアンドープのＡｌＧａＮ層(10)とを備える。
第２の実施の形態のショットキーバリアダイオードでは、ＡｌＮ層とＧａＮ層とを繰り返し形成して成る超格子バッファ層（多層バッファ層）をバッファ層(8)として用いるが、ＡｌＮ等から成る単層のバッファ層(8)を使用することもできる。バッファ層(8)は、基体(5)と化合物半導体領域(2)の格子定数の差を緩和して、化合物半導体領域(2)内での結晶欠陥の発生を防止する作用を有する。
ピエゾ分極と自発分極に基づく電荷の供給によって、密度約１０１３ｃｍ−２の高濃度２次元電子ガス層（又は２次元ホールガス層）がＧａＮ層(9)とＡｌＧａＮ層(10)との界面に形成される。アノード電極(3)とカソード電極(4)との間にアノード電極(3)側の電位を高くする電圧を印加すると、２次元電子ガス層の存在によって、アノード電極(3)から化合物半導体領域(2)の一方の主面(2a)に水平な方向に電流が２次元電子ガス層を通ってカソード電極(4)に流れる。
化合物半導体領域(2)の一方の主面(2a)、即ちＡｌＧａＮ層(10)の表面にはアノード電極(3)とカソード電極(4)とが形成される。例えばＮｉ（ニッケル）とＡｕ（金）から成るアノード電極(3)は、ＡｌＧａＮ層(10)との界面にショットキー障壁を形成するショットキーバリア電極であり、例えばＴｉ（チタン）とＡｌ（アルミニウム）から成るカソード電極(4)は、ＡｌＧａＮ層(10)と低抵抗性接触するオーミック電極である。
第２の実施の形態のショットキーバリアダイオードでは、アノード電極(3)は、基体(5)に電気的に接続される。即ち、基体(5)の他方の主面に形成した取り出し電極(11)を支持板（放熱板）(12)に半田等を介して固着し、アノード電極(3)の表面にワイヤ（リード細線）(13)の一端をボンディング接続して、ワイヤ(13)の他端を支持板(12)にボンディング接続する。この結果、支持板(12)及びワイヤ(13)を介して基体(5)がアノード電極(3)と電気的に接続され同電位となるので、デバイスの動作状態の変化に対して基体(5)の電位変動を抑制し、デバイスの電気的特性を安定化することができる。
更に、第２の実施の形態のショットキーバリアダイオードでは、化合物半導体領域(2)の一方の主面(2a)から基体(5)に達する延伸する切り欠け部(14)は、化合物半導体領域(2)の一方の主面(2a)側から平面的に見て、化合物半導体領域(2)又は半導体素子の外周縁に沿って環状に形成される。また、切り欠け部(14)は、化合物半導体領域(2)の一方の主面(2a)からシリコンの基板(1)の他方の主面(1b)に向かって半導体素子の厚み方向に延伸し、切り欠け部(14)の底面(14a)は、化合物半導体領域(2)と基体(5)との界面(2b)を超えて基体(5)の他方の主面側に延伸する。この結果、切り欠け部(14)の側面には、バッファ層(8)、ＧａＮ層(9)、ＡｌＧａＮ層(10)の側面全体と、基体(5)の側面の一部が露出する。また、切り欠け部(14)の底面(14a)には基体(5)の上面が露出する。このように、切り欠け部(14)は、素子上面側と素子側面側が開放する環状の切り溝である。切り欠け部(14)に露出する化合物半導体領域(2)と基板(1)の側面に界面(2b)を跨って絶縁性保護膜(15)が形成され、絶縁性保護膜(15)の延長部(15a)は、切り欠け部(14)の底面(14a)に露出する基板(1)を被覆する。
切り欠け部(14)の側面に露出したバッファ層(8)、ＧａＮ層(9)、ＡｌＧａＮ層１０及び基体(5)の側面と、切り欠け部(14)の底面(14a)に露出した基体(5)の上面は、切り欠け部(14)に形成された絶縁性保護膜(15)によって被覆される。即ち、絶縁性保護膜(15)は、バッファ層(8)、ＧａＮ層(9)、ＡｌＧａＮ層(10)及び基体(10)の露出面を被覆するため、これらの側面は、素子側面に露出しない。このように、基体(5)の上側に形成された化合物半導体領域(2)が絶縁性保護膜(15)により被覆されるため、基体(5)と化合物半導体領域(2)との間での放電の発生を良好に抑制し、結果として素子の安定な高耐圧化を実現できる。即ち、切り欠け部(14)の底面(14a)に基体(5)が露出し、絶縁性保護膜(15)が基体(5)にまで延伸して、絶縁性保護膜(15)により基体(5)の上面を被覆すれば、上記放電を確実に防止することができる。
なお、シリコン酸化膜の絶縁性保護膜(16)は、図示のように、化合物半導体領域(2)の一方の主面(2a)に形成され、アノード電極(3)及びカソード領域(4)の形成されない化合物半導体領域(2)の一方の主面(2a)を被覆する。第２の実施の形態では、切り欠け部(14)は、素子上面側と素子側面側が環状の切り溝であり、切り欠け部(14)の側面に露出する化合物半導体領域(2)の側面全体は、シリコン窒化膜である絶縁性保護膜(15)によって被覆され、化合物半導体領域(2)の一方の主面(2a)は、シリコン酸化膜である絶縁性保護膜(16)により被覆される。この場合に、シリコン窒化膜の絶縁性保護膜(15)をプラズマＣＶＤにより形成した後に、マスキングにより絶縁性保護膜(15)を被覆して、シリコン酸化膜の絶縁性保護膜(16)をプラズマＣＶＤにより形成することができる。
第２の実施の形態のショットキーバリアダイオードでは、下記の更なる作用効果が得られる。
<6> 化合物半導体領域(2)等の切り欠けによる露出部分が、耐湿性及び被覆性に優れるシリコン窒化膜から成る絶縁性保護膜(15)によって被覆されるので、安定した高耐圧化が得られる。更に、化合物半導体領域(2)の一方の主面(2a)がシリコン酸化膜から成る絶縁性保護膜(16)によって被覆されるので、リーク電流を低減できる。
図１及び図２の実施の形態では、ショットキーバリアダイオードの例を示したが、その他の半導体デバイスに適用することもできる。たとえば、高電子移動度トランジスタ（ＨＥＭＴ）に適用するとき、シリコン基板から成る基体(5)上に絶縁膜(6)と導電膜(7)を介して積層した窒化ガリウム系の化合物半導体領域(2)の一方の主面(2a)に、ソース電極、ドレイン電極及びゲート電極を形成し、ソース電極又はドレイン電極とシリコン基板(1)裏面の取り出し電極(11)とを電気的に接続し、化合物半導体領域(2)の一方の主面(2a)から絶縁膜(6)に至る切り欠け部(14)が形成される。切り欠け部(14)の側面に露出する化合物半導体領域(2)、導電膜(7)及び絶縁膜(6)の側面、切り欠け部(14)の底面(14a)に露出する絶縁膜(6)の上面を絶縁性保護膜(15, 16)により被覆する。この高電子移動度トランジスタでも、前記実施の形態と同様の作用効果が得られる。
また、化合物半導体領域(2)の一方の主面(2a)に形成されるアノード電極(3)と基体(5)とをワイヤで電気的に接続する代わりに、化合物半導体領域(2)の一方の主面(2a)から基体(5)まで延伸する貫通孔（スルーホール、ヴィアホール）を形成し、貫通孔に充填した導電膜を介して化合物半導体領域(2)の一方の主面(2a)に形成された電極(3)と基体(5)とを電気的に接続しても良い。この場合、基体(5)の下面にまで到達して基体(5)の下面に形成された電極に貫通孔を接続し又は基体(5)の厚み方向の途中まで延伸する構造でも良い。また、貫通孔の代わりに貫通溝等の均等な構成でもよい。また、基体(5)まで延長した切り欠け部(14)の底面(14a)に露出する基体(5)の上面を絶縁性保護膜(15, 16)で被覆してもよい。更に、本実施の形態では、シリコンで形成する基体(5)を説明したが、シリコンの代わりにシリコンカーバイド等を使用することもできる。また、窒化ガリウム系化合物半導体以外の化合物半導体にも適用できる。
本発明の第１の実施の形態を示すショットキーバリアダイオードの断面図 本発明の第２の実施の形態を示すショットキーバリアダイオードの断面図
符号の説明
(1)・・基板、 (2)・・化合物半導体領域、 (3)・・アノード電極、 (4)・・カソード電極、 (5)・・基体、 (6)・・絶縁膜、 (7)・・導電膜、 (8)・・バッファ層、 (9)・・ＧａＮ層、 (10)・・ＡｌＧａＮ層、 (11)・・取り出し電極、 (12)・・支持板（放熱板）、 (13)・・ワイヤ、 (14)・・切り欠け部、 (15)(16)・・絶縁性保護膜

Claims (4)

  1. シリコン単結晶基板である導電性材料から成る基体、該基体の一方の主面に形成された絶縁膜、前記基体の一方の主面に前記絶縁膜を介して形成されたシリコン単結晶膜である導電膜を有する基板と、
    前記基板の一方の主面に形成された窒化ガリウム系化合物である化合物半導体領域と、
    該化合物半導体領域の一方の主面に形成され且つ前記基体に電気的に接続された電極とを有し、
    前記化合物半導体領域の前記一方の主面から少なくとも前記導電膜と前記絶縁膜との界面にまで達する切り欠け部を厚み方向に設け、前記切り欠け部に露出する前記導電膜の側面を絶縁性保護膜によって被覆したことを特徴とする化合物半導体素子。
  2. 前記絶縁性保護膜は、前記導電膜の側面から前記化合物半導体領域の一方の主面側と前記基板側に延伸して、前記化合物半導体領域及び前記絶縁膜の前記切り欠け部に露出する側面を被覆する請求項１に記載の化合物半導体素子。
  3. 前記切り欠け部の底面に前記絶縁膜が露出し、前記絶縁性保護膜が前記絶縁膜の上面に接する請求項２に記載の化合物半導体素子。
  4. 化合物半導体素子の外周縁に沿って前記切り欠け部を環状に形成し、前記切り欠け部の側面に露出する前記導電膜の全体を環状の前記絶縁性保護膜によって被覆した請求項１に記載の化合物半導体素子。
JP2006322456A 2006-10-17 2006-11-29 化合物半導体素子 Expired - Fee Related JP5261923B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006322456A JP5261923B2 (ja) 2006-10-17 2006-11-29 化合物半導体素子
US11/857,458 US7642556B2 (en) 2006-10-17 2007-09-19 Compound semiconductor element resistible to high voltage
US12/551,728 US20090315038A1 (en) 2006-10-17 2009-09-01 Compound semiconductor element resistible to high voltage

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006008414 2006-10-17
JP2006008414U JP3128178U (ja) 2006-10-17 2006-10-17 化合物半導体素子
JP2006322456A JP5261923B2 (ja) 2006-10-17 2006-11-29 化合物半導体素子

Publications (2)

Publication Number Publication Date
JP2008124409A JP2008124409A (ja) 2008-05-29
JP5261923B2 true JP5261923B2 (ja) 2013-08-14

Family

ID=39302338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006322456A Expired - Fee Related JP5261923B2 (ja) 2006-10-17 2006-11-29 化合物半導体素子

Country Status (2)

Country Link
US (2) US7642556B2 (ja)
JP (1) JP5261923B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001607A1 (ja) * 2008-07-03 2010-01-07 パナソニック株式会社 窒化物半導体装置
JP5566798B2 (ja) * 2010-07-07 2014-08-06 古河電気工業株式会社 半導体整流素子
US8785904B2 (en) * 2011-04-20 2014-07-22 Invenlux Corporation Light-emitting device with low forward voltage and method for fabricating the same
US9257547B2 (en) * 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2014185034A1 (ja) * 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置
WO2015025499A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP5783340B2 (ja) * 2013-08-19 2015-09-24 株式会社村田製作所 ダイオード装置およびその製造方法
US20170092753A1 (en) 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Water and Ion Barrier for III-V Semiconductor Devices
US10062630B2 (en) * 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
CN112687543B (zh) * 2020-12-09 2021-09-03 上海芯导电子科技股份有限公司 一种氮化镓器件的制备方法及终端结构

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69433926T2 (de) * 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
US6057565A (en) * 1996-09-26 2000-05-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a non-stoichiometric compound layer and manufacturing method thereof
US6614821B1 (en) * 1999-08-04 2003-09-02 Ricoh Company, Ltd. Laser diode and semiconductor light-emitting device producing visible-wavelength radiation
US6777253B2 (en) * 2000-12-20 2004-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
CA2537198A1 (en) * 2003-08-29 2005-03-17 The Regents Of The University Of California Vertical organic field effect transistor
WO2005024955A1 (ja) * 2003-09-05 2005-03-17 Sanken Electric Co., Ltd. 半導体装置
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7622743B2 (en) * 2003-11-04 2009-11-24 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7166483B2 (en) * 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
JP3994287B2 (ja) * 2004-07-07 2007-10-17 サンケン電気株式会社 半導体発光素子
US7476918B2 (en) * 2004-11-22 2009-01-13 Panasonic Corporation Semiconductor integrated circuit device and vehicle-mounted radar system using the same
JP4567426B2 (ja) * 2004-11-25 2010-10-20 パナソニック株式会社 ショットキーバリアダイオード及びダイオードアレイ
JP2006196869A (ja) * 2004-12-13 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7326962B2 (en) * 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP2007095873A (ja) * 2005-09-28 2007-04-12 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
WO2007060931A1 (ja) * 2005-11-22 2007-05-31 Rohm Co., Ltd. 窒化物半導体素子
JP2007157853A (ja) * 2005-12-01 2007-06-21 Sony Corp 半導体発光素子およびその製造方法
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
JP2007294769A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
JP5044986B2 (ja) * 2006-05-17 2012-10-10 サンケン電気株式会社 半導体発光装置
JP4929924B2 (ja) * 2006-08-25 2012-05-09 サンケン電気株式会社 半導体発光素子、その製造方法、及び複合半導体装置

Also Published As

Publication number Publication date
JP2008124409A (ja) 2008-05-29
US20080087897A1 (en) 2008-04-17
US7642556B2 (en) 2010-01-05
US20090315038A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4478175B2 (ja) 半導体装置
TWI400801B (zh) 半導體元件
JP4542912B2 (ja) 窒素化合物半導体素子
US7538366B2 (en) Nitride semiconductor device
US8692292B2 (en) Semiconductor device including separated gate electrode and conductive layer
US7491983B2 (en) Nitride-based semiconductor device of reduced current leakage
US20140110759A1 (en) Semiconductor device
US7642556B2 (en) Compound semiconductor element resistible to high voltage
WO2011024367A1 (ja) 窒化物半導体装置
JPWO2010001607A1 (ja) 窒化物半導体装置
CN107068748B (zh) 半导体功率元件
WO2012008074A1 (ja) ダイオード
WO2012160757A1 (ja) ショットキーダイオード
US20150263155A1 (en) Semiconductor device
JP2008034438A (ja) 半導体装置
US20190237551A1 (en) Nitride semiconductor device
JP2011108712A (ja) 窒化物半導体装置
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
JP7313197B2 (ja) 半導体装置
JP2008016588A (ja) ＧａＮ系半導体素子
JP6951311B2 (ja) 半導体装置
JP2009278028A (ja) 半導体装置
JP2007214515A (ja) 窒化物半導体構造
JP2017143231A (ja) 半導体装置
JP5055773B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Ref document number: 5261923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees