JP5264834B2 - エッチング方法及び装置、半導体装置の製造方法 - Google Patents

エッチング方法及び装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP5264834B2
JP5264834B2 JP2010147357A JP2010147357A JP5264834B2 JP 5264834 B2 JP5264834 B2 JP 5264834B2 JP 2010147357 A JP2010147357 A JP 2010147357A JP 2010147357 A JP2010147357 A JP 2010147357A JP 5264834 B2 JP5264834 B2 JP 5264834B2
Authority
JP
Japan
Prior art keywords
etching
etching method
substrate
silicon nitride
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010147357A
Other languages
English (en)
Other versions
JP2012015149A (ja
Inventor
俊久 小津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010147357A priority Critical patent/JP5264834B2/ja
Priority to PCT/JP2011/059587 priority patent/WO2012002027A1/ja
Priority to US13/807,550 priority patent/US8835320B2/en
Priority to CN201180032822.2A priority patent/CN102959692B/zh
Priority to KR1020127034197A priority patent/KR101333352B1/ko
Priority to TW100122686A priority patent/TWI456657B/zh
Publication of JP2012015149A publication Critical patent/JP2012015149A/ja
Application granted granted Critical
Publication of JP5264834B2 publication Critical patent/JP5264834B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、基板に形成された絶縁膜をエッチングする方法及び装置に関する。
半導体デバイスの製造工程において、基板に形成された絶縁膜をエッチングする際、下地膜にダメージを与えない選択比の高いエッチング工程が必要とされる。例えば、デュアルストレスライナ（Dual Stress Liner）技術においては、基板に形成された酸化シリコン膜をエッチングする際、下地の窒化シリコン膜にダメージを与えないように、窒化シリコン膜に対する酸化シリコン膜の選択比を高めたエッチングが必要となる。
デュアルストレスライナ（Dual Stress Liner）技術は、窒化シリコン膜でNチャネル型FET（Field Effect Transistor）を覆ってNチャネル型FETに引張り応力を与え、窒化シリコン膜でPチャネル型FETを覆ってPチャネル型FETに圧縮応力を与える技術である（特許文献１参照）。トランジスタに応力を与えることにより、トランジスタのドレイン電流が増大するので、トランジスタの性能を向上させることができる。
このデュアルストレスライナ技術においては、引張り応力を与える窒化シリコン膜と圧縮応力を与える窒化シリコン膜とを作り分けるために、基板上に順番に(1)酸化シリコン膜、(2)窒化シリコン膜、(3)酸化シリコン膜が積層される。その後、(3)酸化シリコン膜及び(2)窒化シリコン膜をエッチングする工程が必要になる。エッチングには、処理ガスを気密な処理容器に導入し、処理ガスをプラズマ化させ、エッチングすべき絶縁膜をプラズマ化させた処理ガスに晒すドライエッチングが用いられる。上述のように、(3)酸化シリコン膜をエッチングするときには、(2)窒化シリコン膜に対する(3)酸化シリコン膜の選択比を高くする必要がある。(2)窒化シリコン膜に対する(3)酸化シリコン膜の選択比を高くするために、エッチングガスとして、成膜反応とエッチング反応を同時に行うＣＦ系又はＣＨＦ系のエッチングガスが用いられる。そして、ＣＦ系の堆積物の堆積とエッチングとのバランスを取りながらエッチングが行われる。
特開２００７−８８４５２号公報
しかし、ＣＦ系又はＣＨＦ系のエッチングガスを用いると、(3)酸化シリコン膜のエッチングを終了したとき（オーバーエッチング終了時）、(2)窒化シリコン膜の表面にはＣＦ系の堆積物が堆積したままになる。ＣＦ系の堆積物が堆積すると、堆積物がエッチングマスクになって、下地膜の(2)窒化シリコン膜のエッチングが局所的に進まないという問題が発生する。
この問題を解決するために、(3)酸化シリコン膜のオーバーエッチング終了時に、酸素プラズマを発生させ、酸素プラズマと堆積物とを反応させて堆積物を除去するアッシング技術を利用することが考えられる。
しかし、酸素プラズマが高エネルギのアッシングの場合、(2)窒化シリコン膜の表面が酸素プラズマにより酸化され、(2)窒化シリコン膜の表面に酸化シリコン膜が形成されてしまう。酸化シリコン膜が形成されると、やはり次工程の(2)窒化シリコン膜のエッチングが進まなくなってしまう。
ところで、ゲート電極の側壁に絶縁膜を形成するためのエッチングにおいても、設計どおりにデバイスを作成するため、酸素プラズマによって基板にダメージ（リセス）が入るのを防止することが要請されている。
そこで本発明は、基板に形成された絶縁膜をエッチングするとき、絶縁膜の下地に酸素プラズマの悪影響を与えるのを防止できるエッチング方法及び装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様は、基板の下地膜上に形成された絶縁膜をエッチングする方法であって、前記絶縁膜をプラズマ化させた炭素、フッ素、酸素及び水素を含む第一の処理ガスに晒し、前記絶縁膜を厚さ方向に途中までエッチングすると共に、前記絶縁膜上に堆積物を生成する第一のエッチング工程と、前記第一のエッチング工程の終了後、前記堆積物を酸素プラズマに晒し、前記酸素プラズマにより前記堆積物を除去する堆積物除去工程と、前記残存する絶縁膜をプラズマ化させた炭素、フッ素、酸素及び水素を含む第二の処理ガスに晒し、前記残存する絶縁膜をエッチングする第二のエッチング工程と、を備えるエッチング方法である。
本発明によれば、酸素プラズマによって絶縁膜上の堆積物を除去するとき、下地の表面が残存する絶縁膜で覆われているので、下地に酸素プラズマによるダメージ等の悪影響が発生するのを防止することができる。
特に、窒化シリコン膜上の酸化シリコン膜をエッチングする場合、下地の窒化シリコン膜の表面が残存する酸化シリコン膜で覆われているので、窒化シリコン膜が酸素プラズマによって酸化してしまうのを防止できる。しかも、酸素プラズマによって酸化シリコン膜上のＣＦ系の堆積物が除去されているので、堆積物がエッチングマスクになって下地の窒化シリコン膜のエッチングが局所的に進まなくなることもない。
本発明の第一の実施形態のエッチング方法が適用されるＣＭＯＳトランジスタの製造方法の工程図 本発明の第一の実施形態のエッチング方法の工程図 異なる圧力の下でのフォトレジストのエッチングレートの実験結果を示す図 異なるマイクロ波パワーの下でのフォトレジストのエッチングレートの実験結果を示す図 本発明の第二の実施形態のエッチング方法が適用されるＭＯＳＦＥＴの製造方法の工程図 ＲＬＳＡエッチング装置の概略断面図 ＲＬＳＡエッチング装置の誘電体窓からの距離Zとプラズマの電子温度との関係を示すグラフ スロットアンテナのスロットパターンの一例を示す平面図
以下、添付図面を参照して、本発明のエッチング方法の第一の実施形態を説明する。図面において同一の構成要素には同一の符号が附されている。
図１（Ａ）〜（Ｆ）には、本発明の第一の実施形態のエッチング方法が適用される半導体装置の製造方法、例えばＣＭＯＳ(Complementary Metal Oxide Semiconductor)トランジスタの製造方法が示されている。
図１（Ａ）に示すように、シリコンからなる基板Ｗ上には、ＰＭＯＳトランジスタ２０３及びＮＭＯＳトランジスタ２０４が形成される。基板Ｗは、素子分離領域によって、ＰＭＯＳ領域２０１とＮＭＯＳ領域２０２とに分離されており、ＰＭＯＳ領域２０１にはＰＭＯＳトランジスタ２０３が、ＮＭＯＳ領域２０２にはＮＭＯＳトランジスタ２０４が設けられている。ＮＭＯＳ領域２０２にはポリシリコンからなるゲート電極２０５が形成される。ゲート電極２０５の側壁には、オフセットスペーサ２０６を介してサイドウォールスペーサ２０７が形成される。サイドウォールスペーサ２０７の表面には酸化シリコン膜２０８が形成される。ゲート電極２０５の両側にはソース・ドレイン領域２０９が形成される。ソース・ドレイン領域２０９に挟まれた領域がチャネル領域２１０になる。ＰＭＯＳ領域２０１にもゲート電極２１１が形成され、ゲート電極２１１の側壁にオフセットスペーサ２１２を介してサイドウォールスペーサ２１３が形成される。ゲート電極２１１の両側のシリコン基板Ｗにはソース・ドレイン領域が２１５形成され、ソース・ドレイン領域２１５に挟まれた領域がチャネル領域２１６になる。上記ＰＭＯＳトランジスタ２０３及びＮＭＯＳトランジスタ２０４は、公知の成膜、エッチング、フォトリソグラフィ、イオン注入等の技術により形成される。ゲート電極２０５，２１１の表面及びソース・ドレイン領域２０９，２１５の表面には、ＮｉＳｉ，ＣｏＳｉ，又はＴｉＳｉ等からなるシリサイド層が形成される。
上記のように形成されたＮＭＯＳトランジスタ２０４及びＰＭＯＳトランジスタ２０３のそれぞれに引張り又は圧縮方向の応力を与える応力誘起膜を作り分け、キャリアの移動度を最適化する技術がデユアルストレスライナー(Dual Stress Liner)技術である。ＮＭＯＳトランジスタ２０４及びＰＭＯＳトランジスタ２０３のチャネル領域に応力を印加することにより、ドレイン電流が増大するので、トランジスタの性能を向上させることができる。
図１（Ｂ）に示すように、まず、基板Ｗの上にＰＭＯＳトランジスタ２０３及びＮＭＯＳトランジスタ２０４を覆うように引張り応力を与えるための窒化シリコン（ＳｉＮ）膜２２０を形成する。窒化シリコン膜２２０は例えば化学的気相成長（ＣＶＤ）により形成される。次に、窒化シリコン膜（ＳｉＮ）２２０の上にハードマスクとなる酸化シリコン（ＳｉＯ２）膜２２２を積層する。酸化シリコン膜２２２は例えば化学的気相成長（ＣＶＤ）により形成される。次に、ＮＭＯＳトランジスタ２０４の酸化シリコン膜２２２の上にフォトレジスト２２４を積層する。フォトレジスト２２４は公知のリソグラフィー技術を使用することにより形成することができる。
図１（Ｃ）に示すように、フォトレジスト２２４をマスクとして、ＰＭＯＳトランジスタ２０３上の酸化シリコン膜２２２及び窒化シリコン膜２２０をエッチングする。図１（Ｂ）から図１（Ｃ）に至るエッチング工程に、本発明の第一の実施形態のエッチング方法が適用される。本発明の第一の実施形態のエッチング方法については後述する。
次に、図１（Ｄ）に示すように、基板Ｗ上のＰＭＯＳトランジスタ２０３及びパターニングされた窒化シリコン膜２２０ａ及び酸化シリコン膜２２２ａを覆うように圧縮応力を与えるための窒化シリコン膜２３０を形成する。窒化シリコン膜２３０は例えば化学気相成長（ＣＶＤ）により形成される。次に、ＰＭＯＳトランジスタ２０３を覆い、かつＮＭＯＳトランジスタ２０４を覆わないマスクパターンをフォトレジスト２３１により形成する。
図１（Ｅ）に示すように、フォトレジスト２３１をマスクとしてＮＭＯＳトランジスタ２０４上の窒化シリコン膜２３０をエッチングする。この窒化シリコン膜２３０のエッチングでは、酸化シリコンやフォトレジストに対する窒化シリコンの選択比の高いエッチングになる。この窒化シリコン膜２３０のエッチングに本発明のエッチング方法を適用してもよい。
次に、図１（Ｆ）に示すように、フォトレジスト２３１をマスクとしてＮＭＯＳトランジスタ２０４上のパターニングされた酸化シリコン膜２２２ａをエッチングする。なお、この酸化シリコン膜２２２ａのエッチングにも本発明のエッチング方法を適用してもよい。
アッシングによりフォトレジストを除去すると、ＰＭＯＳトランジスタ２０３上に圧縮応力を与える窒化シリコン膜２３０ａが形成され、ＮＭＯＳトランジスタ２０４上に引張り応力を与える窒化シリコン膜２２０ａが形成された状態になる。
図２は、本発明の第一の実施形態のエッチング方法の工程図を示す。この図２には、図１の（Ｂ）から（Ｃ）に至る工程が詳細に示されている。ＮＭＯＳトランジスタ２０４上にフォトレジスト２２４が積層された基板Ｗ（図２（Ａ）参照）は、ＲＬＳＡ(Radial Line Slot Antenna)エッチング装置に搬送される。ＲＬＳＡエッチング装置の特徴は、低電子温度（低エネルギ）のプラズマを生成できる点にある。ＲＬＳＡエッチング装置の構成、特徴については後述する。
このＲＬＳＡエッチング装置では、ＰＭＯＳトランジスタ２０３上の絶縁膜としての酸化シリコン膜２２２及び窒化シリコン膜２２０をエッチングする。本発明の第一の実施形態のエッチング方法は、酸化シリコン膜２２２の大部分をエッチングする第一のエッチング（メインエッチング）工程、第一のエッチング工程で酸化シリコン膜２２２上に生成した堆積物を除去する堆積物除去工程としてのＯ２フラッシュ工程、第一のエッチング工程で残った薄い酸化シリコン膜２２２を除去する第二のエッチング（オーバーエッチング）工程、及び窒化シリコン膜２２０を除去する窒化シリコン膜エッチング工程を備える。いずれの工程もＲＬＳＡエッチング装置内で行われる。
第一のエッチング工程では、ＲＬＳＡエッチング装置の処理容器に処理ガスを導入し、処理容器内に処理ガスのプラズマを発生させることによって、フォトレジスト２２４をマスクとしてＰＭＯＳトランジスタ２０３上の酸化シリコン膜２２２をエッチングする（図２（Ａ）参照）。この第一のエッチング工程では、窒化シリコンに対する酸化シリコンの選択比を高めたエッチングが必要になり、かつフォトレジスト２２４を残すエッチングが必要になる。このため、堆積物（ＣＦｘ等）を堆積しながらのエッチングが必要になる。そして、酸化シリコン膜２２２を途中まで厚さ方向にエッチングする。具体的には、残存する酸化シリコン膜２２２の厚さがエッチング前の厚さの５〜２０％になるように、厚さを数値でいえば、残存する酸化シリコン膜２２２の厚さが１０ｎｍ以下、望ましくは５ｎｍ以下になるように、酸化シリコン膜２２２をエッチングする。
表１は第一のエッチング（メインエッチング）工程の処理条件の一例を示す。
Figure 0005264834
処理ガスの種類は、エッチングすべき材料によって決定され、Ａｒ，Ｈｅ，Ｎｅ，Ｋｒ及びＸｅの少なくも一つを含むプラズマ励起用ガスと、エッチングガスとを混合したガスが用いられる。エッチングガスには、ＣＨ２Ｆ２，ＣＨＦ３，及びＣＨ３Ｆの群から選ばれる少なくとも一つ、並びにＯ２，ＣＯ，ＣＮ，及びＮ２の群から選ばれる少なくとも一つを混合したガスが用いられる。酸化シリコン膜をエッチングするこの例では、Ａｒ、ＣＨＦ３、Ｏ２の混合ガスが使用される。エッチングガスのうち、ＣＨＦ系ガスを用いると基板Ｗに堆積物が生じる。Ｏ２，ＣＯ，ＣＮ，又はＮ２などは堆積物中の炭素成分の量を調整するために使用される。
図２（Ｂ）に示すように、第一のエッチング（メインエッチング）工程が終了すると、窒化シリコン膜２２０の上には薄い酸化シリコン膜２２２が残り、酸化シリコン膜２２２の上にはＣＦ系の堆積物２２５が生ずる。堆積物２２５は少なくともカーボン及びフッ素を含み、第一のエッチング工程の間に酸化シリコン膜２２２の上に堆積する。堆積物２２５を除去するために、堆積物２２５を除去するＯ２フラッシュ工程が行われる。ここで、Ｏ２フラッシュとは、低エネルギの酸素プラズマを被処理膜に晒すことをいう。これにより、堆積物を除去することができる。
堆積物２２５を除去するＯ２フラッシュ工程では、ＲＬＳＡエッチング装置内で酸素プラズマを発生させる(Ｏ２flash)。すなわち、ＲＬＳＡエッチング装置の処理容器に酸素ガスを導入し、処理容器内に酸素プラズマを発生させる。堆積物２２５を酸素プラズマ中に晒すと、プラズマ中の酸素ラジカルと堆積物２２５が反応し、二酸化炭素と水になり、蒸発、そして排気除去される。窒化シリコン膜２２０の上には薄い酸化シリコン膜２２２が残っているので、Ｏ２フラッシュを経ても窒化シリコン膜２２０の表層は酸化されることがなく、酸化シリコンに変質することがない。もちろん、酸化シリコン膜２２２はもともと酸化されているので、Ｏ２フラッシュしてもほとんど変化がない。
ここで、Ｏ２フラッシュをしないと仮定すると、酸化シリコン膜２２２のエッチングを終了したとき、窒化シリコン膜２２０の表面にはＣＦ系の堆積物が堆積する。ＣＦ系の堆積物が堆積すると、ＣＦ系の堆積物がエッチングマスクになって、窒化シリコン膜２２０のエッチングが局所的に進まなくなる。ＣＦ系の堆積物を除去することにより、これを防止することができる。しかも、Ｏ２フラッシュするとき、窒化シリコン膜２２０の表面には酸化シリコン膜２２２が薄く残存する。このため、窒化シリコン膜２２０の表層が酸素プラズマによって酸化してしまうのを防止できる。
堆積物は、表２に示す条件のもと酸素プラズマ処理される。
Figure 0005264834
ＮＭＯＳトランジスタ２０４上には、フォトレジスト２２４が形成されている（図２（Ｂ）参照）。フォトレジスト２２４もカーボン及びフッ素を含むので、Ｏ２フラッシュを強力に行うと、フォトレジスト２２４がプラズマ中の酸素ラジカルと結合し、二酸化炭素と水になり、蒸発・除去される。フォトレジスト２２４が除去されるのを防止するために、電子温度の低い酸素プラズマにする必要がある。しかも、薄く残存する酸化シリコン膜２２２の下には、窒化シリコン膜２２０が形成されている。酸素プラズマによって、薄い酸化シリコン膜２２２を介して窒化シリコン膜２２０が酸化されるのを防止するためにも、酸素プラズマの電子温度を低くする必要がある。ＲＬＳＡのエッチング装置を使用し、処理容器内の圧力を１００ｍＴｏｒｒ以上の高圧にし、マイクロ波パワーを３０００Ｗ以下に低くすれば、電子温度の低い、すなわちエネルギの低い酸素プラズマを生成することができる。酸素プラズマの処理時間は、フォトレジスト２２４や下地の窒化シリコン膜２２０に悪影響を与えない短いように１０秒程度に設定される。
図２（Ｃ）に示すように、Ｏ２フラッシュにより酸化シリコン膜２２２の表面の堆積物２２５が除去される。窒化シリコン膜２２０の上には厚さが１００ｎｍ以下にまで減じられた薄い酸化シリコン膜２２２が形成されている。薄い酸化シリコン膜２２２の厚さ方向の全体を除去するために、窒化シリコンに対する酸化シリコンの選択比を高めた第二のエッチング（オーバーエッチング）工程が行われる。第二のエッチング工程も、堆積物（ＣＦｘ等）を堆積しながらのエッチングになる。
表３は第二のエッチング工程の処理条件の一例を示す。
Figure 0005264834
処理ガスの種類は、第一のエッチング工程と同一であるが、ＲＦバイアスを第一のエッチング工程よりも僅かに大きくし、処理時間を６０秒と短くしている。
図２（Ｄ）に示すように、第二のエッチング（オーバーエッチング）工程によって、酸化シリコン膜２２２が除去される。第二のエッチング工程においても堆積物は生成する。しかし、酸化シリコン膜２２２は当初の１０％以下程度と薄くなっているので、第２のエッチング中に生成する堆積物の量は少ない。堆積物の量がエッチング量に比例すると仮定すると、堆積物の量も１０％程度になる。堆積物の量が少なくなると、堆積物を除去しなくても窒化シリコン膜２２０の十分に均一なエッチングが可能になる。
酸化シリコン膜２２２のエッチングが終了したら、アッシングによりＮＭＯＳトランジスタ２０４上のフォトレジスト２２４を除去する。このアッシングにおいては、窒化シリコンや酸化シリコンに対するフォトレジストのエッチング選択比を高くする必要がある。
ＰＭＯＳトランジスタ２０３上の窒化シリコン膜２２０は、窒化シリコン膜エッチング工程により厚さ方向の全体が除去される。窒化シリコン膜エッチング工程では、ＲＬＳＡエッチング装置の処理容器に処理ガスを導入し、窒化シリコン膜２２０をエッチングする。窒化シリコン膜２２０の表面は酸化されておらず、しかも表面に堆積する堆積物の量も少ないので、Ｏ２フラッシュを行わなくても窒化シリコン膜２２０のエッチングが可能になる。なお、窒化シリコン膜２２０の下層には、酸化シリコン膜２１４（ＰＭＯＳトランジスタ２０３のスペーサ）が形成されているので、酸化シリコンに対する窒化シリコンの選択比を高めたエッチングが必要になる。
表４は窒化シリコン膜エッチング工程の処理条件の一例を示す。
Figure 0005264834
処理ガスの種類は、エッチングすべき材料によって決定され、Ａｒ，Ｈｅ，Ｎｅ，Ｋｒ及びＸｅの少なくも一つを含むプラズマ励起用ガスと、エッチングガスとを混合したガスが用いられる。エッチングガスには、ＣＨ２Ｆ２，ＣＨＦ３，及びＣＨ３Ｆの群から選ばれる少なくとも一つ、並びにＯ２，ＣＯ，ＣＮ，及びＮ２の群から選ばれる少なくとも一つを混合したガスが用いられる。窒化シリコン膜２２０をエッチングするこの例では、Ａｒ，ＣＨ２Ｆ２，Ｏ２の混合ガスが使用される。窒化シリコン膜のエッチング工程において、圧力を低い→高い、の２段階にしても良い。
基板Ｗに照射されるイオンエネルギは、プラズマのエネルギと基板Ｗに印加されるバイアス電圧の和と相関関係がある。ＲＦバイアスを０にすることにより、プラズマのエネルギだけでエッチングできるようになる。さらに、５００ｍＴの高圧でエッチングすることにより、プラズマの電子温度、すなわちプラズマのエネルギを低下させることができる。ＥＦバイアスとプラズマのエネルギとの和を小さくすることができるので、下地となるシリコン酸化膜２１４やシリコン基板Ｗにダメージ（リセス）が入るのを防止できる。
ＰＭＯＳトランジスタ２０３上の酸化シリコン膜２２２及び窒化シリコン膜２２０のエッチングが終了したら、図２（Ｅ）に示す状態（図１（Ｃ）と同じ状態）になる。
図３は、異なる圧力の下でのフォトレジストのエッチングレートの実験結果を示す。この実験では、Ｏ２フラッシュは、各圧力の下、１０秒間、３０００Ｗのマイクロ波パワーをＫｒＦレジストに供給することによって行われた。図３（Ａ）〜（Ｄ）において横軸の単位はｍｍであり、縦軸の単位はÅである。基板Ｗ上にＸ軸、Ｙ軸、Ｖ軸、Ｗ軸をとり、四方向のエッチングレートを測定している。横軸の０は基板Ｗの中心を表す。
図３（Ａ）によれば、圧力が２０ｍＴのとき、エッチングレートは１０秒間で１１４．０ｎｍであり、高い値を保つ。図３（Ｂ）によれば、圧力が６０ｍＴのとき、エッチングレートは１０秒間で８７．７ｎｍであり、まだ高い値を保つ。圧力が６０ｍＴのときのフォトレジストのエッチングレートはまだ高い値なので、エッチングレートをさらに低くするために、Ｏ２フラッシュを６０ｍＴよりも高い圧力で行う必要がある。
図３（Ｃ）によれば、圧力が１００ｍＴのとき、エッチングレートは１０秒間で３９．７ｎｍであり、低い値になる。エッチングレートを３９．７ｎｍ／１０ｓｅｃより低くするため、Ｏ２フラッシュは１００ｍＴ以上で行われるのが望ましい。図３（Ｄ）によれば、２００ｍＴのとき、エッチングレートは１０秒間で２０．５ｎｍであり、より低い値になる。１００ｍＴのときよりもエッチングレートを低くすることができるので、Ｏ２フラッシュは２００ｍＴで行われてもよい。
図４は、マイクロ波パワーを変化させたときのフォトレジストのエッチングレートの実験結果を示す。Ｏ２フラッシュは、１００ｍＴの圧力の下、５秒間、１５００Ｗ、２０００Ｗ、３０００Ｗの各マイクロ波パワーをＫｒＦレジストに供給することによって行われた。
図４（Ａ）によれば、１５００Ｗのとき、エッチングレートは２秒間で９．３ｎｍであり、低い値になる。図４（Ｂ）によれば、２０００Ｗのとき、エッチングレートは２秒間で１２．６ｎｍであり、少し高くなるもののまだ低い値を保つ。図４（Ｃ）によれば、３０００Ｗのとき、エッチングレートは２秒間で２４．２ｎｍであり、２０００Ｗのときの倍の高い値になる。エッチングレートを低くするために、マイクロ波パワーは２０００Ｗに設定されるが望ましい。マイクロ波パワーが１５００Ｗのときはよりエッチングレートを低くすることができるので、１５００Ｗに設定されてもよい。
図５（Ａ）〜（Ｆ）には、本発明の第二の実施形態のエッチング方法が適用される半導体装置の製造方法、例えばＭＯＳＦＥＴの製造方法が示されている。図５（Ａ）に示すように、シリコン基板Ｗの表面には、ポリシリコンからなるゲート電極３０１がゲート絶縁膜３０２、例えば酸化シリコン膜を介して形成される。次に、図５（Ｂ）に示すように、シリコン基板Ｗの表面３０４及びゲート電極３０１の表面に酸化シリコン（ＳｉＯ２）膜３０３が化学的気相成長（ＣＶＤ）により形成される。
次に、シリコン基板ＷはＲＬＳＡエッチング装置に搬送される。ＲＬＳＡエッチング装置では、ゲート電極３０１の側壁にオフセットスペーサ３０３ａ（図１（Ｅ）参照）を形成するために、堆積された酸化シリコン膜３０３をエッチングする。
図５（Ｂ）から図５（Ｅ）に至る過程に、本発明の第二の実施形態のエッチング方法が適用される。第二の実施形態のエッチング方法は、酸化シリコン膜３０３の大部分をエッチングする第一のエッチング（メインエッチング）工程、第一のエッチング工程で生成した堆積物を除去するＯ２フラッシュ工程、第一のエッチング工程で残った薄い酸化シリコン膜３０３を除去する第二のエッチング（オーバーエッチング）工程を備える。いずれの工程もＲＬＳＡエッチング装置内で行われる。
第一のエッチング工程では、ＲＬＳＡエッチング装置の処理容器に処理ガスを導入し、処理容器内にプラズマを発生させることによって、酸化シリコン膜３０３をエッチングする。この第一のエッチング工程では、シリコンやポリシリコンに対する酸化シリコンの選択比を高めたエッチングが必要になり、堆積物（ＣＦｘ）を生成しながら酸化シリコン膜３０３が当初の膜厚の例えば５〜２０％になるように厚さ方向にエッチングする。
図５（Ｃ）に示すように、第一のエッチング工程が終了すると、シリコン基板Ｗの上には薄い酸化シリコン膜３０３が残った状態になり、酸化シリコン膜３０３の上には堆積物３０５が付着する。堆積物３０５は少なくともカーボンを含む。堆積物３０５を除去するために、Ｏ２フラッシュ工程が行われる。
堆積物３０５を除去するＯ２フラッシュ工程では、ＲＬＳＡエッチング装置内で酸素プラズマをフラッシュさせる(Ｏ２flash)。堆積物３０５を酸素プラズマ中に置くと、プラズマ中の酸素ラジカルと堆積物が結合し、二酸化炭素と水になり、蒸発・除去される。シリコン基板Ｗの上には薄い酸化シリコン膜３０３が残っているので、Ｏ２フラッシュしてもシリコン基板Ｗは酸化されることがなく、シリコン基板Ｗにダメージ（リセス）が入るのを防止できる。
Ｏ２フラッシュにより酸化シリコン膜３０３の表面の堆積物が除去される（図５（Ｄ）参照）。シリコン基板Ｗの上には厚さが１０％程度まで減じられた薄い酸化シリコン膜３０３が形成されている。薄い酸化シリコン膜３０３の厚さ方向の全体を除去するために、シリコン基板Ｗやポリシリコンに対する酸化シリコンの選択比を高めた第二のエッチング工程が行われる。第二のエッチング工程も、堆積物（ＣＦｘ等）を生じながらのエッチングになるが、酸化シリコン膜３０３は薄いので、堆積物の量も少ない。なお、必要に応じて再度のＯ２フラッシュを行ってもよい。第二のエッチング工程が終了すると、シリコン基板Ｗの表面が露出した状態になる（図５（Ｅ）参照）。
次に、図５（Ｆ）に示すように、シリコン基板Ｗにエクステンション領域３０６を形成するために、シリコン基板Ｗに燐イオンを注入する。次に、サイドウォールスペーサを形成するために、図５（Ｇ）に示すように、シリコン基板Ｗの表面３０４及びゲート電極３０１を覆うように窒化シリコン膜３０７が形成される。窒化シリコン膜３０７は化学的気相成長（ＣＶＤ）により形成される。
次にＲＬＳＡエッチング装置において、ゲート電極３０１の側壁にサイドウォールスペーサ３０７ａ（図５（Ｊ）参照）を形成するため、窒化シリコン膜３０７がエッチングされる。
図５（Ｇ）から図５（Ｊ）に至るエッチング過程に、本発明の第三の実施形態のエッチング方法が適用される。第三の実施形態のエッチング方法は、窒化シリコン膜３０７の大部分をエッチングする第一のエッチング（メインエッチング）工程、第一のエッチング工程で生成した堆積物を除去するＯ２フラッシュ工程、第一のエッチング工程で残った薄い窒化シリコン膜３０７を除去する第二のエッチング（オーバーエッチング）工程を備える。いずれの工程もＲＬＳＡエッチング装置内で行われる。
第一のエッチング工程では、ＲＬＳＡエッチング装置の処理容器に処理ガスを導入し、処理容器内にプラズマを発生させることによって、窒化シリコン膜３０７をエッチングする。この第一のエッチング工程では、シリコンやポリシリコンに対する窒化シリコンの選択比を高めたエッチングが必要になり、堆積物（ＣＦｘ）を堆積しながら窒化シリコン膜３０７が当初の膜厚の例えば５〜２０％になるようにエッチングする。
図５（Ｈ）に示すように、第一のエッチング工程が終了すると、シリコン基板Ｗの上には薄い窒化シリコン膜３０７が残った状態になり、窒化シリコン膜３０７の上には堆積物３０８が堆積する。堆積物３０８は少なくともカーボン及びフッ素を含む。堆積物３０８を除去するために、Ｏ２フラッシュ工程が行われる。
堆積物３０８を除去するＯ２フラッシュ工程では、ＲＬＳＡエッチング装置内で酸素プラズマをフラッシュさせる(Ｏ２flash)。堆積物３０８を酸素プラズマ中に置くと、プラズマ中の酸素ラジカルと堆積物３０８が結合し、二酸化炭素と水になり、蒸発・除去される。シリコン基板Ｗの上には薄い窒化シリコン膜３０７が残っているので、Ｏ２フラッシュしてもシリコン基板Ｗは酸化されることがなく、シリコン基板Ｗにダメージ（リセス）が入るのを防止できる。
Ｏ２フラッシュにより窒化シリコン膜３０７の表面の堆積物３０８を除去したら、シリコン基板Ｗの上には厚さが１０％程度まで減じられた薄い窒化シリコン膜３０７が形成されている状態になる（図５（Ｉ）参照）。薄い窒化シリコン膜３０７の厚さ方向の全体を除去するために、シリコン基板Ｗやポリシリコンに対する窒化シリコンの選択比を高めた第二のエッチング工程が行われる。第二のエッチング工程も、堆積物（ＣＦｘ等）で側壁を保護しながらのエッチングを行なうが、窒化シリコン膜３０７は薄いので、堆積物の量も少ない。なお、堆積物を除去する必要があれば、再度Ｏ２フラッシュを行えばよい。
次に、シリコン基板Ｗにソース／ドレイン領域を形成するためのヒ素イオンが注入される（図５（Ｊ）参照）。サイドウォールスペーサ３０７ａを形成することで、エクステンション領域の外側に高濃度のソース／ドレイン領域３１０を形成することができる。
この半導体装置の製造方法では、オフセットスペーサ及びサイドウォールスペーサの両方が形成されているが、オフセットスペーサが形成されることなく、サイドウォールスペーサのみが形成されてもよい。
上記第一ないし第三の実施形態のエッチング方法では、ＲＬＳＡエッチング装置が使用されているが、プラズマを生成することができる他のプラズマ処理装置も使用することができる。ＲＬＳＡエッチング装置の構成は以下の通りである。
図６は、ＲＬＳＡエッチング装置の概略断面図を示す。ＲＬＳＡエッチング装置は、プラズマ源としてマイクロ波励起プラズマを利用する。マイクロ波励起プラズマを利用すると、エッチング処理を行う領域において低電子温度、高密度のプラズマを生成することができる。
ＲＬＳＡによって生成されたマイクロ波プラズマの特徴は、誘電体窓５２直下（プラズマ励起領域と呼ばれる）で生成された数ｅＶのプラズマが拡散し、基板Ｗ直上（拡散プラズマ領域）では約１〜２ｅＶ程度の低い電子温度のプラズマとなることにある。すなわち、平行平板等のプラズマとは異なり、プラズマの電子温度の分布が誘電体窓５２からの距離の関数として明確に生ずることに特徴がある。より詳細には、図７に示したとおり、誘電体窓５２直下での数ｅＶ〜１０ｅＶの電子温度が、基板Ｗ上では約１〜２ｅＶ程度に減衰する。基板Ｗの処理はプラズマの電子温度の低い領域（拡散プラズマ領域）で行なわれるため、基板Ｗにリセス等の大きなダメージを与えることがない。
ＲＬＳＡエッチング装置は、アルミニウム合金、ステンレス合金等からなる筒状の処理容器１０を備える。処理容器１０は接地されている。
初めに、ＲＬＳＡエッチング装置の処理容器１０にマイクロ波励起プラズマを発生させることに直接的に貢献しない構成要素や部材について説明する。
処理容器１０の底部の中央には、基板Ｗが載せられる載置台としてのサセプタ１２が設けられる。サセプタ１２は処理容器１０の底部から上方に伸びる円筒状の支持部１４により保持される。サセプタ１２は、例えばアルミナや窒化アルミナ等の絶縁材料からなり、円盤状に形成される。サセプタ１２は、高周波が印加される下部電極として機能する。
処理容器１０の内側面と、円筒状の支持部１４を囲み、処理容器１０の底部から上方に伸びる円筒状の壁部１６との間には、円環形状の排気経路１８が設けられる。排気経路１８の上部には円環形状のバッフルプレート２０が配置され、排気経路１８の下部には排気口２２が設けられる。サセプタ１２の上の基板Ｗに関して対称に分布する均一なガスの流れを得るために、円環形状の排気経路１８には周方向に等しい角度間隔を空けて多数の排気口２２が設けられる。各排気口２２は排気パイプ２４を介して排気装置２６に接続される。排気装置２６は、処理容器１０内を真空にし、所望の圧力に減圧する排気手段としてのターボ分子真空ポンプ（ＴＭＰ）等の真空ポンプを備える。ゲートバルブ２８は、基板Ｗが処置容器から搬出入される搬送口を開閉する。
サセプタ１２は、整合器３２、電力供給ロッド３４を介してサセプタ１２にＲＦバイアス電圧を印加する高周波電源３０に電気的に接続される。高周波電源３０は、所定の電力レベルにおいて、例えば１３．５６ＭＨｚの比較的低い周波数の高周波を出力する。このような低い周波数は、サセプタ１２上の基板Ｗに引き込むイオンのエネルギを調整するのに適している。整合器３２は、高周波電源３０の出力インピーダンスを、電極（サセプタ１２）、処理容器１０内に生成されたプラズマ、及び処理容器１０を含む負荷のインピーダンスに整合するための整合要素を備える。整合要素は、自己バイアスを発生させるためのブロックコンデンサ(blocking condenser)を有する。
サセプタ１２の上面には、静電チャック３６が設けられる。静電チャック３６は、サセプタ１２上に基板Ｗを静電力によって保持する。静電チャック３６は、導体膜から形成される電極３６ａと、電極３６ａを上下に挟む一対の絶縁膜３６ｂ，３６ｃと、を備える。直流電源４０は、スイッチ４２を介して電極３６ａに電気的に接続される。直流電源４０から静電チャック３６に印加される直流電圧は、静電チャック３６上に基板Ｗを保持するためのクーロン力を生じさせる。静電チャック３６の外周には、基板Ｗを囲むフォーカスリング３８が設けられる。
サセプタ１２の内部には、冷却媒体経路４４が設けられる。冷却媒体経路４４は周方向に伸び、円環形状に形成される。所定温度の冷却媒体又は冷却水が、導管４８及び冷却媒体経路４４を循環するようにチラーユニット（図示せず）から導管４８を介して冷却媒体経路４４に供給される。冷却媒体の温度を調整することにより、静電チャック３６上の基板Ｗの温度を調整することができる。さらに、Ｈｅガス等の熱伝導ガスが基板Ｗと静電チャックとの間に、ガス供給部（図示せず）から供給パイプ５０を介して供給される。
次に、ＲＬＳＡエッチング装置の処理容器１０にマイクロ波プラズマを発生させるのに貢献する要素や部材を説明する。
平面アンテナ５５は、石英、セラミックス、アルミナ（Ａｌ2 Ｏ3 ）、又は窒化アルミニウム（ＡｌＮ）などの誘電体からなる円盤状の誘電体窓５２と、丸い板状のスロットアンテナ５４と、を備える。誘電体窓５２は、処理容器１０の内部を密封するように処理容器１０に取り付けられ、サセプタ１２に対向する処理容器１０の天井部として機能する。スロットアンテナ５４は誘電体窓５２の上面の上に配置され、同心円状に分布する多数のスロットを有する。スロットアンテナ５４は、石英等の誘電体からなる波長圧縮板としての誘電体板５６を介して電磁的にマイクロ波導入路５８に連結される。
マイクロ波導入路５８は、導波路６２と、導波路／同軸管変換器６４と、同軸管６６と、を有し、マイクロ波発生器６０から出力されたマイクロ波をスロットアンテナ５４に伝送する。導波路６２は、例えば矩形状のパイプから形成され、マイクロ波発生器６０から変換器６４にＴＥモードでマイクロ波を伝送する。
変換器６４は、導波路６２を同軸管６６に連結させ、導波路６２内のＴＥモードのマイクロ波を同軸管６６内のＴＥＭモードのマイクロ波に変換する。変換器６４は、下方に向かって尖った円錐形状に形成され、その上部が導波路６２に結合され、その下部が同軸管６６の内側導体６８に結合される。
同軸管６６は、変換器６４から処理容器１０の上部中央に向かって垂直下方に伸び、スロットアンテナ５４に連結される。同軸管６６は、外側導体７０と、内側導体６８と、を有する。外側導体７０は、その上端部が導波路６２に結合され、垂直下方に伸びる下端部が誘電体板５６に結合される。内側導体６８はその上端部が変換器６４に接続され、その下端部がスロットアンテナ５４に到達まで垂直下方に伸びる。マイクロ波は外側導体７０と内側導体６８との間をＴＥＭモードで伝播する。
マイクロ波発生器から出力されたマイクロ波は、導波路６２、変換器６４、同軸管６６を含むマイクロ波導入路５８を伝送され、誘電体板５６を通過した後、スロットアンテナ５４に供給される。マイクロ波は誘電体板５６を半径方向に拡散し、スロットアンテナ５４のスロットを介して処理容器１０内に放射される。これにより、誘電体窓５２の直下のガスがイオン化され、処理容器１０内にプラズマが発生する。
誘電体板５６の上面にはアンテナ背面プレート７２が設けられる。アンテナ背面プレート７２は例えばアルミニウムからなる。アンテナ背面プレート７２には、チラーユニット（図示せず）に接続される流路７４が形成される。所定温度の冷却媒体又は冷却水は流路７４及びパイプ７６，７８内を循環する。アンテナ背面プレート７２は誘電体板５６に発生する熱を吸収する冷却ジャケットとして機能し、熱を外部に排出する。
この実施形態では、ガス導入路８０は同軸管６６の内側導体６８を貫通するように設けられる。第一のガス導入パイプ８４は、その一端がガス導入路８０の上端開口部８０ａに接続され、その他端が処理ガス供給源８２に接続される。誘電体窓５２の中央には、処理容器１０に向かって開口するガス噴射口８６が形成される。上記の構成を備える第一のガス導入部８８において、処理ガス供給源８２からの処理ガスは、第一のガス導入パイプ８４、及び内側導体６８内のガス導入路８０を流れ、ガス噴射口８６から下方に位置するサセプタ１２に向かって噴射される。処理ガスは排気装置２６によってサセプタ１２を囲む円環状の排気経路１８に引かれているので、噴射された処理ガスは処理容器１０内を半径方向外側に拡散する。第一のガス導入パイプ８４の途中には流量調整器９０（ＭＦＣ）と、オンオフを行うバルブ９２が設けられる。
この実施形態では、第一のガス導入部８８に加えて、処理容器１０に処理ガスを供給するための第二のガス導入部９４が設けられる。第二のガス導入部９４は、処理容器１０内に配置されるガスリング９１と、ガスリング９１に接続されるガス供給管１００と、を備える。ガスリング９１は中空のリング形状に形成され、その内周側の側面には周方向に等しい角度間隔を空けて多数の側面噴射口９２を有する。多数の側面噴射口９２は処理容器１０のプラズマ領域内で開口する。ガス供給管１００は、ガスリング９１及び処理ガス供給源８２に接続される。ガス供給管１００の途中には、流量調整器１０２（ＭＦＣ）、及びオンオフを行う１０４バルブが設けられる。上記第一のガス導入部８８及び第二のガス導入部９４が処理ガス導入手段を構成する。
第二のガス導入部９４において、処理ガス供給源８２からの処理ガスはガス供給管１００を介してガスリング９１に導入される。処理ガスが充満するガスリング９１の内部圧力は、周方向において均一になり、多数の側面噴射口９２から処理容器１０内のプラズマ領域に均一に水平方向に処理ガスが噴射される。ガスリング９１からプラズマの電子温度の低い領域（プラズマ拡散領域）へ処理ガスが供給されるので、処理ガスの解離の状態を制御することができる。
図８は、スロットアンテナ５４のスロットパターンの一例を示す。スロットアンテナ５４は、同心円状に配列する多数のスロット５４ｂ，５４ｃを有する。詳しくは、長手方向が直交する二種類のスロットが同心円状に交互に配列される。同心円の半径方向の間隔は、スロットアンテナ５４を半径方向に伝播するマイクロ波の波長に基づいて定められる。このスロットパターンによれば、マイクロ波は互いに直交する二つの偏向成分を備える平面波に変換され、平面波がスロットアンテナ５４から放射される。このように構成されたスロットアンテナ５４は、アンテナの全領域から処理容器１０内に均一にマイクロ波を放射するのに効果的であり、アンテナの下方に均一な安定したプラズマを生成するのに適している。
排気装置２６、高周波電源３０、直流電源４０、スイッチ４２、マイクロ波発生器６０、処理ガス供給源８２、チラーユニット（図示せず）、熱伝導ガス供給部（図示せず）等の個々の作動、及び全体の作動は、制御部（図示せず）によって制御される。制御部は、例えばマイクロコンピュータ等から構成される。
なお、本発明は、上記教示を考慮して様々に修正・変化可能である。具体的な実施態様については、本発明の範囲から逸脱しない範囲で種々の変形・変更を加えることが可能である。
１０…処理容器
２２…排気口
１２…サセプタ（載置台）
５４…スロットアンテナ
６０…マイクロ波発生器
５８…マイクロ波導入路５８
８２…処理ガス供給源
８８…第一のガス導入部
９４…第二のガス導入部
２０３…ＰＭＯＳトランジスタ
２０４…ＮＭＯＳトランジスタ
２２０…窒化シリコン膜
２２２…酸化シリコン膜
２２５…堆積物
３０１…ゲート電極
３０３…酸化シリコン膜
３０３ａ…オフセットスペーサ
３０５，３０８…堆積物
３０７…窒化シリコン膜
３０７…窒化シリコン膜
３０７ａ…サイドウォールスペーサ
３０８…堆積物
Ｗ…シリコン基板（基板）

Claims (13)

  1. 基板の下地膜上に形成された絶縁膜をエッチングする方法であって、
    前記絶縁膜をプラズマ化させた炭素、フッ素、酸素及び水素を含む第一の処理ガスに晒し、前記絶縁膜を厚さ方向に途中までエッチングすると共に、前記絶縁膜上に堆積物を生成する第一のエッチング工程と、
    前記第一のエッチング工程の終了後、前記堆積物を酸素プラズマに晒し、前記酸素プラズマにより前記堆積物を除去する堆積物除去工程と、
    前記残存する絶縁膜をプラズマ化させた炭素、フッ素、酸素及び水素を含む第二の処理ガスに晒し、前記残存する絶縁膜をエッチングする第二のエッチング工程と、を備えるエッチング方法。
  2. 前記第二のエッチング工程の処理時間は、前記第一のエッチング工程の処理時間より短いことを特徴とする請求項１に記載のエッチング方法。
  3. 前記第一のエッチング工程及び前記第二のエッチング工程では、前記基板にバイアスを印加することを特徴とする請求項１又は２に記載のエッチング方法。
  4. 前記炭素、フッ素、及び水素を含むガスは、CHF 3 、CH 2 F 2 、及びCH 3 Fの一つであることを特徴とする請求項１ないし３のいずれか１項に記載のエッチング方法。
  5. 前記酸素を含むガスは、O 2 、COの１つであることを特徴とする請求項１ないし４のいずれか１項に記載のエッチング方法。
  6. 前記絶縁膜は、窒化シリコン膜の上に積層された酸化シリコン膜であり、
    前記第一及び前記第二のエッチング工程では、前記酸化シリコン膜をエッチングすることを特徴とする請求項１ないし５のいずれかに記載のエッチング方法。
  7. 前記エッチング方法はさらに、前記窒化シリコン膜をエッチングする窒化シリコン膜エッチング工程を備えることを特徴とする請求項６に記載のエッチング方法。
  8. 前記エッチング方法は、基板上に形成されるNチャネル型FET（Field Effect Transistor）及びPチャネル型FETの少なくとも一方に応力を与える応力誘起層を形成するためのエッチング方法であることを特徴とする請求項１ないし７のいずれかに記載のエッチング方法。
  9. 前記基板は、シリコン基板であり、
    前記絶縁膜は、前記シリコン基板の上に形成される酸化シリコン膜であり、
    前記エッチング方法は、前記ゲート電極の側壁にオフセットスペーサ又はサイドウォールスペーサを形成するためのエッチング方法であることを特徴とする請求項１ないし８のいずれか１項に記載のエッチング方法。
  10. 前記堆積物除去工程を行うときの前記処理容器の圧力が、１００ｍＴｏｒｒ（１３．３３Ｐａ）以上であることを特徴とする請求項１ないし９のいずれか１項に記載のエッチング方法。
  11. 前記第一のエッチング工程、前記堆積物除去工程、及び前記第二のエッチング工程が同一の処理容器内で行われることを特徴とする請求項１ないし１０のいずれか１項に記載のエッチング方法。
  12. 天井部にマイクロ波を透過する誘電体窓を有すると共に、内部を気密に保つことが可能な処理容器と、
    前記処理容器の内部に設けられ、基板を載置する載置台と、
    前記処理容器の前記誘電体窓の上面に設けられ、前記処理容器の処理空間に多数のスロットを介してマイクロ波を導入するスロットアンテナと、
    所定の周波数のマイクロ波を発生するマイクロ波発生器と、
    前記マイクロ波発生器が発生するマイクロ波を前記スロットアンテナに導くマイクロ波導入路と、
    処理ガス供給源から供給される処理ガスを前記処理容器に導入する処理ガス導入手段と、
    前記処理容器内に導入された処理ガスを、前記載置台に載置された基板の上面より下方の排気口から排気する排気手段と、
    請求項１ないし１１のいずれかに記載のエッチング方法を実行する制御部と、を備えることを特徴とするエッチング装置。
  13. 半導体装置の製造方法において、
    素子、及び素子分離膜によって分離されてなるPMOS領域及びNMOS領域を有する半導体基板を準備する工程と、
    前記素子、PMOS領域及びNMOS領域を覆うように窒化シリコン膜を形成し、前記窒化シリコン膜の上に積層された酸化シリコン膜である絶縁膜を形成する工程と、
    請求項１ないし１１のいずれか１項に記載のエッチング方法により前記絶縁膜をエッチングする工程と、
    を備える半導体装置の製造方法。
JP2010147357A 2010-06-29 2010-06-29 エッチング方法及び装置、半導体装置の製造方法 Expired - Fee Related JP5264834B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010147357A JP5264834B2 (ja) 2010-06-29 2010-06-29 エッチング方法及び装置、半導体装置の製造方法
PCT/JP2011/059587 WO2012002027A1 (ja) 2010-06-29 2011-04-19 エッチング方法及び装置
US13/807,550 US8835320B2 (en) 2010-06-29 2011-04-19 Etching method and device
CN201180032822.2A CN102959692B (zh) 2010-06-29 2011-04-19 蚀刻方法和装置
KR1020127034197A KR101333352B1 (ko) 2010-06-29 2011-04-19 에칭 방법 및 장치
TW100122686A TWI456657B (zh) 2010-06-29 2011-06-28 蝕刻方法及裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010147357A JP5264834B2 (ja) 2010-06-29 2010-06-29 エッチング方法及び装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012015149A JP2012015149A (ja) 2012-01-19
JP5264834B2 true JP5264834B2 (ja) 2013-08-14

Family

ID=45401764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010147357A Expired - Fee Related JP5264834B2 (ja) 2010-06-29 2010-06-29 エッチング方法及び装置、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8835320B2 (ja)
JP (1) JP5264834B2 (ja)
KR (1) KR101333352B1 (ja)
CN (1) CN102959692B (ja)
TW (1) TWI456657B (ja)
WO (1) WO2012002027A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5398853B2 (ja) * 2012-01-26 2014-01-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2014197324A1 (en) 2013-06-04 2014-12-11 Tokyo Electron Limited Mitigation of asymmetrical profile in self aligned patterning etch
US9614053B2 (en) 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same
CN105695936B (zh) * 2014-11-26 2018-11-06 北京北方华创微电子装备有限公司 预清洗腔室及等离子体加工设备
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP7071850B2 (ja) * 2017-05-11 2022-05-19 東京エレクトロン株式会社 エッチング方法
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7296912B2 (ja) * 2020-04-07 2023-06-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992640A (ja) * 1995-09-22 1997-04-04 Sumitomo Metal Ind Ltd プラズマエッチング方法
WO1998033362A1 (en) * 1997-01-29 1998-07-30 Tadahiro Ohmi Plasma device
JP3483541B2 (ja) * 2000-12-08 2004-01-06 沖電気工業株式会社 半導体装置の製造方法
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP3811697B2 (ja) * 2003-11-19 2006-08-23 松下電器産業株式会社 半導体装置の製造方法
US7514752B2 (en) 2005-08-26 2009-04-07 Toshiba America Electronic Components, Inc. Reduction of short-circuiting between contacts at or near a tensile-compressive boundary
JP2007266466A (ja) 2006-03-29 2007-10-11 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
US7528029B2 (en) 2006-04-21 2009-05-05 Freescale Semiconductor, Inc. Stressor integration and method thereof
US7790047B2 (en) * 2006-04-25 2010-09-07 Applied Materials, Inc. Method for removing masking materials with reduced low-k dielectric material damage
KR100894771B1 (ko) * 2006-10-31 2009-04-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
DE102007025342B4 (de) 2007-05-31 2011-07-28 Globalfoundries Inc. Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht
JP4837011B2 (ja) * 2008-09-18 2011-12-14 株式会社東芝 半導体装置、及び半導体装置の製造方法
JP2010109051A (ja) * 2008-10-29 2010-05-13 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20130023286A (ko) 2013-03-07
US8835320B2 (en) 2014-09-16
CN102959692A (zh) 2013-03-06
TW201216362A (en) 2012-04-16
KR101333352B1 (ko) 2013-11-28
CN102959692B (zh) 2014-05-07
US20130102157A1 (en) 2013-04-25
JP2012015149A (ja) 2012-01-19
WO2012002027A1 (ja) 2012-01-05
TWI456657B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
JP5264834B2 (ja) エッチング方法及び装置、半導体装置の製造方法
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
JP6440716B2 (ja) 周期的エッチング工程を用いたエッチング停止層のエッチング方法
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
TWI688997B (zh) 閘極電極材料殘留物移除製程
JP6033785B2 (ja) エッチング方法及び装置
JPH07335612A (ja) 半導体集積回路装置の製造方法
US20150118832A1 (en) Methods for patterning a hardmask layer for an ion implantation process
JP2010080846A (ja) ドライエッチング方法
JP6920309B2 (ja) エッチングハードウェアに対する水素プラズマベース洗浄処理
JP3950446B2 (ja) 異方性エッチング方法
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
JP3865692B2 (ja) 半導体集積回路装置の製造方法
WO2013111420A1 (ja) 被処理基体の処理方法
JPH0982688A (ja) ドライエッチング方法
KR101384590B1 (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20121112

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees