JP5283492B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5283492B2
JP5283492B2 JP2008306899A JP2008306899A JP5283492B2 JP 5283492 B2 JP5283492 B2 JP 5283492B2 JP 2008306899 A JP2008306899 A JP 2008306899A JP 2008306899 A JP2008306899 A JP 2008306899A JP 5283492 B2 JP5283492 B2 JP 5283492B2
Authority
JP
Japan
Prior art keywords
wiring
core material
wiring board
chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008306899A
Other languages
English (en)
Other versions
JP2010129991A (ja
Inventor
正雄 黒田
康宏 杉本
伸治 由利
直也 中西
一広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008306899A priority Critical patent/JP5283492B2/ja
Publication of JP2010129991A publication Critical patent/JP2010129991A/ja
Application granted granted Critical
Publication of JP5283492B2 publication Critical patent/JP5283492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、コア材に開口された収容穴部にチップ部品を収容した配線基板に関するものである。
従来から、コア材を中央に配置し、その上方と下方に導体層及び絶縁層を交互に積層した配線積層部を形成した配線基板が用いられている。このような配線基板に半導体チップを載置してパッケージを構成する場合は、外部基板から半導体チップに対して電源電圧を供給する必要がある。この場合、半導体チップに供給される電源電圧の安定化を図るため、ノイズ除去用のチップコンデンサを配線基板に設けることが望ましい。近年では、チップコンデンサによるノイズ除去の効果を高めるべく、配線基板の内部にチップコンデンサを内蔵する構造が提案されている(例えば、特許文献1参照)。このような構造を採用することにより、半導体チップとチップコンデンサの間の信号配線の長さを短縮可能となり、半導体チップに供給される電源配線のノイズを確実に除去し、電源の安定化を実現することができる。
特開2007−258541号公報
チップコンデンサを内蔵した配線基板は、例えば、コア材に収容穴部を開口しておき、その収容穴部にチップコンデンサを収容した状態で、収容穴部とチップコンデンサとの間隙に樹脂充填材を充填し、チップコンデンサを固定する手順で製造することができる。このような配線基板の構造は、例えば、上記特許文献1の図1に示されている。しかし、このような構造の配線基板において、チップコンデンサの周囲の樹脂充填材に着目すると、コア材やチップコンデンサに比べると剛性が低くかつ熱膨張係数が大きくなっている。従って、樹脂充填材に熱ひずみが生じたとき、横方向はコア材やチップコンデンサに規制されるので、上下の積層方向に変形するように作用する。このとき、コア材の上下に上述の配線積層部が形成されているので、樹脂充填材の変形による応力が上下の配線積層部の導体層に加わる可能性がある。その結果、導体層のうち樹脂充填材と積層方向で対向する配線に部分的な応力が加わり、配線のクラック等の不具合を生じさせるという問題がある。
本発明はこれらの問題を解決するためになされたものであり、半導体チップを載置し、チップ部品を内蔵する配線基板において、コア材の収容穴部にチップコンデンサを収容してその間隙に樹脂充填材を充填する場合、樹脂充填材の熱ひずみによる変形に起因して、積層方向の配線にクラック等の不具合が生じることを確実に防止可能な配線基板を提供することを目的とする。
上記課題を解決するために、本発明の配線基板は、半導体チップを載置し、当該半導体チップと外部基板との間を電気的に接続する配線基板であって、上面及び下面を貫通する収容穴部を開口したコア材と、前記コア材の上面側に絶縁層及び導体層を交互に積層形成し、前記半導体チップに接続される複数の接続端子を有する第1配線積層部と、前記コア材の下面側に導体層及び絶縁層を交互に積層形成し、外部接続用の複数の電極パッドを有する第2配線積層部と、前記収容穴部に収容されたチップ部品と、前記収容穴部と前記チップ部品の側面との間隙に充填された樹脂充填材とを備えて構成され、前記コア材の上面側では前記樹脂充填材の充填領域が前記半導体チップの載置領域と積層方向で対向し、前記コア材の下面側では前記第2配線積層部の導体層のうち前記樹脂充填材の充填領域と積層方向で対向する領域に配線が形成されないことを特徴としている。
本発明の配線基板によれば、コア材の収容穴部にチップ部品を収容し、収容穴部とチップ部品の側面との間隙に樹脂充填材を充填した状態で固定し、コア材の上面側の第1配線積層部と下面側の第2配線積層部がそれぞれ形成される。そして、樹脂充填材を充填した充填領域は、積層方向の上部には半導体チップの載置領域が対向配置され、積層方向の下部には、第2配線積層部の配線が形成されない領域が対向配置される。よって、樹脂充填材が熱ひずみにより変形したとき、上層の配線は直上に配置された高剛性の半導体チップにより変形が抑制され、かつ下層には配線が形成されないため、配線のクラック等の不具合を確実に回避することができる。
本発明において、前記チップ部品は、前記樹脂充填材に比べて熱膨張係数が小さい材料を用いて形成することが望ましい。前記チップ部品としては、セラミック焼結体を用いて構成されたチップコンデンサを用いることができる。この場合、前記チップコンデンサの上面には前記第1配線積層部の導体層に接続される複数の電極を形成し、前記チップコンデンサの下面には前記第2配線積層部の導体層に接続される複数の電極を形成してもよい。
本発明によれば、半導体チップを載置する配線基板において、コア材の収容穴部にチップ部品を収容し、収容穴部とチップ部品の側面との間隙に樹脂充填材を充填し、その充填領域の積層方向で対向する上部には半導体チップの載置領域が配置され、かつ充填領域の積層方向で対向する下部には配線が形成されない構造となっている。よって、樹脂充填材が熱ひずみにより変形したとき、積層方向の上部の導体層は高剛性の半導体チップにより変形が抑制され、かつ積層方向の下部は配線が形成されないので、上下とも配線のクラック等の不具合を防止することができる。よって、簡単な構造で配線基板における配線接続の信頼性を高めることができる。また、積層方向の下部に信号配線のみを形成しない構造とすることにより、電源配線やグランド配線の配置の自由度を確保しつつ、信号配線の接続信頼性を高めることができる。
以下、本発明を適用した配線基板の好適な実施形態について、図面を参照しながら説明する。
図1は、本実施形態の配線基板の概略の断面構造を示す図である。図1に示す配線基板10は、コア材11と、コア材11の上面側の第1配線積層部12と、コア材11の下面側の第2配線積層部13とを含む構造を有している。本実施形態の配線基板10は、その内部にチップコンデンサ100が内蔵されているとともに、上部に半導体チップ200が載置されている。
コア材11は、例えば、ガラス繊維を含んだエポキシ樹脂からなる。コア材11には、中央を矩形状に貫通する収容穴部11aが形成され、この収容穴部11aにチップコンデンサ100が埋め込まれた状態で収容されている。図1に示すように、チップコンデンサ100は、半導体チップ200に比べて、平面方向に小さいサイズを有する。なお、チップコンデンサ100の内部構造については後述する。収容穴部11aとチップコンデンサ100の側面との間隙には、樹脂充填材50が充填されている。図1に示すように、樹脂充填材50は面方向の幅W1の範囲に充填される。この樹脂充填材50は、例えば熱硬化性樹脂からなり、チップコンデンサ100を固定する役割を有する。また、チップコンデンサ100及びコア材11が変形する際に樹脂充填材50が吸収するように作用する。
コア材11の上面には導体層21が形成され、コア材11の下面には導体層22が形成されている。また、コア材11には、所定箇所を積層方向に貫通する複数のスルーホール導体30が形成されている。スルーホール導体30の内部は、例えばガラスエポキシ等からなる樹脂31で埋められている。スルーホール導体30により、コア材11の上下の各導体層21、22における任意の配線パターンを積層方向に接続導通することができる。
第1配線積層部12は、コア材11の上面側に積層形成された樹脂絶縁層14、16と、樹脂絶縁層14の上面に形成された導体層23と、樹脂絶縁層16の上面に形成された複数の端子パッド25と、樹脂絶縁層16の上面を覆うソルダーレジスト層18とからなる構造を有する。樹脂絶縁層14の所定位置には、各導体層21、23を積層方向に接続導通する複数のビア導体32が設けられ、樹脂絶縁層16の所定位置には、導体層23と端子パッド25を積層方向に接続導通する複数のビア導体34が設けられている。ソルダーレジスト層18は、複数箇所が開口されて複数の端子パッド25が露出し、そこに複数の半田バンプ40が形成されている。各々の半田バンプ40は、配線基板10に載置される半導体チップ200の各パッド201に接続される。
第2配線積層部13は、コア材11の下面側に積層形成された樹脂絶縁層15、17と、樹脂絶縁層15の下面に形成された導体層24と、樹脂絶縁層17の下面に形成された複数のBGA用パッド26と、樹脂絶縁層17の下面を覆うソルダーレジスト層19とからなる構造を有する。樹脂絶縁層15の所定位置には、各導体層22、24を積層方向に接続導通する複数のビア導体33が設けられ、樹脂絶縁層17の所定位置には、導体層24とBGA用パッド26を積層方向に接続導通する複数のビア導体35が設けられている。ソルダーレジスト層19は、複数箇所が開口されて複数のBGA用パッド26が露出し、そこに複数の半田ボール41が接続される。配線基板10をBGAパッケージとして用いる場合、複数の半田ボール41を介して、外部基板(不図示)と配線基板10の各部との電気的接続が可能となる。
図1のチップコンデンサ100の内部構造について、図2及び図3を参照して説明する。本実施形態のチップコンデンサ100は、いわゆるビアアレイタイプのコンデンサであり、セラミック焼結体101を用いて、複数のセラミック誘電体層102を積層形成した構造を有する。セラミック焼結体101は、例えばチタン酸バリウム等の高誘電率セラミックからなる。各々のセラミック誘電体層102の間には、第1内部電極層110aと第2内部電極層110bが交互に配置されている。第1内部電極層110aは電源用の電極として機能し、第2内部電極層110bはグランド用の電極として機能し、両電極が絶縁体である各セラミック誘電体層102を挟んで対向配置されることで所定の容量が形成される。
セラミック焼結体101の上面には、複数の第1端子電極107aと第2端子電極107bが形成されるとともに、セラミック焼結体101の下面には、複数の第1端子電極108aと第2端子電極108bが形成されている。また、セラミック焼結体101には、全てのセラミック誘電体層102を貫通する多数のビアホールにニッケル等を埋め込んだ複数の第1ビア導体109a及び複数の第2ビア導体109bが形成されている。そして、各々の第1ビア導体109aは、上方の第1端子電極107aと下方の第1端子電極108aとを積層方向に接続導通している。また、各々の第2ビア導体109bは、上方の第2端子電極107bと下方の第2端子電極108bとを積層方向に接続導通している。
図3のチップコンデンサ100の上面図に示されるように、第1及び第2端子電極107a、107b(108a、108b)と、第1及び第2ビア導体109a、109bは、いずれもアレイ状に配置されている。そして、図1において、半導体チップ200における電源用のパッド201は、半田バンプ40、端子パッド25、ビア導体34、導体層23、ビア導体32、第1端子電極107a、第1ビア導体109aを経由して第1内部電極層110aに接続されるとともに、さらに第1端子電極108a、ビア導体33、導体層24、ビア導体35、BGA用パッド26を経由して、電源用の半田ボール41に接続される。また、半導体チップ200におけるグランド用のパッド201は、上記のような経路を経て、第2端子電極107b、第2ビア導体109b、第2内部電極層110bに接続され、かつグランド用の半田ボール41に接続される。
次に、本実施形態の配線基板10における配線構造について図4を参照して説明する。図4では、配線基板10の全体に対して、半導体チップ200と、チップコンデンサ100と、樹脂充填材50が充填された充填領域R1のそれぞれの平面方向の位置関係を示している。充填領域R1は、チップコンデンサ100の側面に一致する内周側の矩形と収容穴部11aの側面に一致する外周側の矩形に挟まれた幅W1の領域であり、その領域の全体が半導体チップ200の載置領域と積層方向で対向する関係にある。なお、図4では便宜上、充填領域R1の矩形の4辺側で均等な幅W1を有する場合を示しているが、充填領域R1の位置に応じて幅が異なっていてもよい。
本実施形態の配線基板10の配線構造においては、充填領域R1に対向する第2配線積層部13の領域に配線が形成されない点に特徴がある。一般に、樹脂充填材50の熱膨張係数は数10ppm/℃程度であり、コア材11やチップコンデンサ100に比べると格段に大きい。そのため、配線基板10に熱が印加された場合、樹脂充填材50が熱ひずみにより変形する。この場合、樹脂充填材50の平面方向は、剛性の高いコア材11及びチップコンデンサ100に囲まれているので、樹脂充填材50が積層方向に変形する。樹脂領域R1の上方の第1配線積層部12については、その上部に剛性の高い半導体チップ200が存在するので、下方から第1配線積層部12に応力が加わったとしても半導体チップ200の高い剛性によって変形が抑制される。
ただし、樹脂充填材50と半導体チップ200が十分近い距離で対向する必要があるので、第1配線積層部12の厚さはトータルで数10μm程度に形成することが望ましい。また、半導体チップ200と第1配線積層部12の間に介在する複数のパッド201の数が少ないと、第1配線積層部12の変形を抑制する効果が低減するので、複数のパッド201は高密度に配置されていることが望ましい。
これに対し、充填領域R1の下方の第2配線積層部13については、半導体チップ200のように剛性が高い部材が存在しないので、樹脂充填材50が熱ひずみにより変形したとき、その下方の配線に応力が加わってクラック等を発生させる要因となる。従って、本実施形態では、少なくとも第2配線積層部13のうち、充填領域R1と積層方向で対向する領域には配線が形成されないので、上述のクラック等の不具合を防止することができる。なお、第2配線積層部13において、充填領域R1に対向する領域に加えて、その近傍においても応力が加わるため、幅W1よりもある程度広い幅の領域に配線を形成しないことが望ましい。
次に、本実施形態の配線基板10の製造方法について、図5〜図10を参照して説明する。まず、図5に示すように、収容穴部11aを有するコア材11を作製して準備する。コア材11の作製に際しては、例えば、一辺が400mmの正方形の平面形状と厚さ0.80mmを有する基材の両面に銅箔が貼付された銅張積層板を用意し、銅張積層板にドリル機を用いて孔あけ加工を施し、スルーホール導体30の位置に貫通孔を形成する。また、銅張積層板にルータを用いて穴あけ加工を施し、収容穴部11aとなる貫通孔を所定位置にあらかじめ形成しておく。なお、収容穴部11aは、例えば、一辺が14.0mmに形成される。一方、スルーホール導体30となる貫通孔に対し、無電解銅めっき及び電解銅めっきを施した後、エポキシ樹脂からなるペーストを印刷し、硬化することにより樹脂31を形成する。さらに、銅張積層板の両面の銅箔のエッチングを行い、例えば、サブトラクティブ法を用いて、上下に導体層21、22を形成する。具体的には、無電解銅めっきを施し、その部分を共通電極として電解銅めっきを施した後。ドライフィルムをラミネートして露光及び現像を行うことにより、所定パターンのドライフィルムを形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層、銅箔をエッチングでそれぞれ除去した後、ドライフィルムを剥離して、図5に示すコア材11が得られる。なお、図5においては、図1のコア材11の上面を下方に向けた状態を示している。
一方、図2の構造を有するチップコンデンサ100を作製して準備する。チップコンデンサ100の作製に際しては、セラミックのグリーンシートにニッケルペーストをスクリーン印刷して乾燥させ、第1内部電極層110a/第2内部電極層110bを形成する。そして、第1内部電極層110aが形成されたグリーンシートと第2内部電極層110bが形成されたグリーンシートとを交互に積層し、積層方向に押圧力を付与して各グリーンシートを一体化し、積層体を形成する。続いて、レーザー加工機を用いて積層体に複数のビアホールを貫通形成し、ニッケルペーストを各ビアホールに充填して第1ビア導体109a及び第2ビア導体109bを形成する。そして、積層体の上面にペーストを印刷し、第1端子電極107a及び第2端子電極107bのメタライズ層を形成する。また、積層体の下面にペーストを印刷し、第1端子電極108a及び第2端子電極108bのメタライズ層を形成する。次いで、積層体を乾燥させた後に脱脂し、積層体を所定温度で所定時間焼成する。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体101が得られる。そして、セラミック焼結体101の第1端子電極107a、108a及び第2端子電極107b、108bに対し、例えば、厚さ10μm程度の電解銅めっきを施して銅めっき層を形成し、チップコンデンサ100が完成する。
次に、図6に示すように、収容穴部11aの底部に、剥離可能な粘着テープ60を密着配置する。この粘着テープ60は支持台61により支持される。そして、マウント装置を用いて、収容穴部11a内にチップコンデンサ100を収容し、粘着テープ60でチップコンデンサ100を貼り付けて仮固定する。なお、粘着テープ60に固定されたチップコンデンサ100は、コア材11と同様、上面を下方に向けた状態になっている。次いで、図7に示すように、収容穴部11aとチップコンデンサ100の側面との間隙に、ディスペンサ装置を用いて熱硬化性樹脂からなる樹脂充填材50を充填する。樹脂充填材50は、加熱処理により硬化し、収容穴部11aの内部でチップコンデンサ100が固定される。このとき、コア材11の導体層21と、チップコンデンサ100の第1端子電極107a及び第2端子電極107bのそれぞれは、粘着テープ60と接するので、積層方向で位置が揃ったフラットな面に形成される。
次に、図8に示すように、チップコンデンサ100の固定後に、粘着テープ60を剥離する。その後、コア材11の上面とチップコンデンサ100の上面に対し酸性脱脂で溶剤洗浄を施してから研磨することにより、剥離した粘着テープ60の残存する粘着材を除去する。続いて、第1端子電極107a及び第2端子電極107bの上部の銅めっき層の表面を粗化するとともに、コア材11の上部の導体層21の表面を粗化する。粗化の終了後には、コア材11及びチップコンデンサ100を洗浄する。
次に、コア材11及びチップコンデンサ100の上下の各面に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層する。そして、真空下にて加圧加熱することにより絶縁樹脂材料を硬化させ、図9に示すように、上面側の樹脂絶縁層14と下面側の樹脂絶縁層15とを形成する。続いて、図10に示すように、樹脂絶縁層14には複数のビア導体32を形成するとともに、樹脂絶縁層15には複数のビア導体33を形成する。このとき、レーザー加工により樹脂絶縁層14、15に複数のビアホールを形成し、その中のスミアを除去するデスミア処理を施した後、各ビアホール内にビア導体32、33を形成する。
その後、図1に示すように、樹脂絶縁層14、15の表面にパターニングを施し、導体層23、24をそれぞれ形成する。次いで、樹脂絶縁層14の上面と樹脂絶縁層15の下面に、それぞれ感光性エポキシ樹脂を被着して露光及び現像を行い、樹脂絶縁層16、17を形成する。そして、樹脂絶縁層16、17に予め形成された盲孔の内部にビア導体34、35を形成する。続いて、樹脂絶縁層16の上部に複数の端子パッド25を形成し、樹脂絶縁層17の下部に複数のBGA用パッド26を形成する。次に、樹脂絶縁層16の上面と樹脂絶縁層17の下面に、それぞれ感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト層18、19を形成する。その後、ソルダーレジスト層18に開口部をパターニングし、複数の端子パッド25に接続される複数の半田バンプ40を形成する。また、ソルダーレジスト層19に開口部をパターニングし、複数のBGA用パッド26に接続される複数の半田ボール41を形成する。以上の手順により、本実施形態の配線基板10が完成する。
以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。図11は、本実施形態の変形例として、第2配線積層部13における配線の配置を変更した場合の配線基板10の概略の断面構造を示している。図11に示す配線基板10は、第2配線積層部13のうちの導体層24の配線パターンが図1と異なっている。すなわち、第2配線積層部13の導体層24には、充填領域R1と積層方向で対向する領域にグランド配線24aが形成されている。図11では、導体層24の信号配線については図1と同様であるが、信号配線が形成されない領域にベタ状のグランド配線24aを形成したものである。なお、図11の配線基板10において、グランド配線24a以外の構造は図1と同様である。
図11に示す変形例では、充填領域R1の直下のグランド配線24aの部分は、樹脂充填材50からの部分的な応力によりクラック等が発生したとしても、広い面積を有するグランド配線24aの一部に限定されるものであり、配線基板10の全体的な接続信頼性の劣化にはつながらない。このように、本実施形態の配線基板10においては、コア材11の下面側で充填領域R1と積層方向で対向する領域に、少なくとも信号配線を形成しない構造を採用することができ、これにより信号配線のクラック等を防止して信頼性の向上を図ることができる。この場合、充填領域R1と対向する領域には、図11に示すように、グランド配線24aを形成する場合に加え、所定の電源電圧を供給する電源配線を形成するようにしてもよい。
また、図12は、本実施形態の他の変形例として、図1のスルーホール導体30及び樹脂31の形成方法を変更した場合の配線基板10の概略の断面構造を示している。図12に示す配線基板10は、図1のスルーホール導体30及び樹脂31と比べると、積層方向に延伸されて上下の樹脂絶縁層14、15を貫くスルーホール導体30a及び樹脂31aを形成した点で相違する。よって、配線基板10を製造する際、コア材11の上下に樹脂絶縁層14、15を形成した後に、スルーホール導体30a及び樹脂31aを形成する必要がある。なお、図12の配線基板10において、スルーホール導体30a及び樹脂31a以外の構造は図1と同様である。
本実施形態の配線基板の概略の断面構造を示す図である。 図1のチップコンデンサの断面図である。 図1のチップコンデンサの上面図である。 本実施形態の配線基板における配線構造を説明する図である。 本実施形態の配線基板の製造方法を説明する第1の図である。 本実施形態の配線基板の製造方法を説明する第2の図である。 本実施形態の配線基板の製造方法を説明する第3の図である。 本実施形態の配線基板の製造方法を説明する第4の図である。 本実施形態の配線基板の製造方法を説明する第5の図である。 本実施形態の配線基板の製造方法を説明する第6の図である。 本実施形態の変形例として、第2配線積層部における配線の配置を変更した場合の配線基板の概略の断面構造を示す図である。 本実施形態の他の変形例として、スルーホール導体及び樹脂の形成方法を変更した場合の配線基板の概略の断面構造を示す図である。
符号の説明
10…配線基板
11…コア材
11a…収容穴部
12…第1配線積層部
13…第2配線積層部
14、15、16、17…樹脂絶縁層
18、19…ソルダーレジスト層
21、22、23、24…導体層
25…端子パッド
26…BGA用パッド
30…スルーホール導体
31…樹脂
32、33、34、35…ビア導体
40…半田バンプ
41…半田ボール
50…樹脂充填材
100…チップコンデンサ
200…半導体チップ
201…パッド
R1…充填領域

Claims (4)

  1. 半導体チップを載置し、当該半導体チップと外部基板との間を電気的に接続する配線基板であって、
    上面及び下面を貫通する収容穴部を開口したコア材と、
    前記コア材の上面側に絶縁層及び導体層を交互に積層形成し、前記半導体チップに接続される複数の接続端子を有する第1配線積層部と、
    前記コア材の下面側に導体層及び絶縁層を交互に積層形成し、外部接続用の複数の電極パッドを有する第2配線積層部と、
    前記収容穴部に収容されたチップ部品と、
    前記収容穴部と前記チップ部品の側面との間隙に充填された樹脂充填材と、
    を備え、前記コア材の上面側では前記樹脂充填材の充填領域が前記半導体チップの載置領域と積層方向で対向し、前記コア材の下面側では前記第2配線積層部の導体層のうち前記樹脂充填材の充填領域と積層方向で対向する領域に配線が形成されないことを特徴とする配線基板。
  2. 前記チップ部品は、前記樹脂充填材に比べて熱膨張係数が小さい材料を用いて形成されていることを特徴とする請求項に記載の配線基板。
  3. 前記チップ部品は、セラミック焼結体を用いて構成されたチップコンデンサであることを特徴とする請求項に記載の配線基板。
  4. 前記チップコンデンサの上面には前記第1配線積層部の導体層に接続される複数の電極が形成され、前記チップコンデンサの下面には前記第2配線積層部の導体層に接続される複数の電極が形成されることを特徴とする請求項に記載の配線基板。
JP2008306899A 2008-12-01 2008-12-01 配線基板 Expired - Fee Related JP5283492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008306899A JP5283492B2 (ja) 2008-12-01 2008-12-01 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306899A JP5283492B2 (ja) 2008-12-01 2008-12-01 配線基板

Publications (2)

Publication Number Publication Date
JP2010129991A JP2010129991A (ja) 2010-06-10
JP5283492B2 true JP5283492B2 (ja) 2013-09-04

Family

ID=42330143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306899A Expired - Fee Related JP5283492B2 (ja) 2008-12-01 2008-12-01 配線基板

Country Status (1)

Country Link
JP (1) JP5283492B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376662A (zh) * 2010-08-12 2012-03-14 环旭电子股份有限公司 具球栅阵列的系统封装模块及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907273B2 (ja) * 2005-09-01 2012-03-28 日本特殊陶業株式会社 配線基板
JP2007318089A (ja) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd 配線基板
JP4975655B2 (ja) * 2007-02-01 2012-07-11 日本特殊陶業株式会社 配線基板、半導体パッケージ

Also Published As

Publication number Publication date
JP2010129991A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5111342B2 (ja) 配線基板
US7704548B2 (en) Method for manufacturing wiring board
JP5456060B2 (ja) キャパシタ内蔵配線基板及び部品内蔵配線基板
US7808799B2 (en) Wiring board
US7889509B2 (en) Ceramic capacitor
TWI423745B (zh) 具內嵌元件之配線板及其製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US9773747B2 (en) Wiring substrate and method for manufacturing wiring subtrate
EP1761117A1 (en) Wiring board with embedded ceramic capacitors
WO2012098616A1 (ja) 部品内蔵配線基板
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP2009147178A (ja) セラミック部品及びその製造方法、配線基板
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP5286072B2 (ja) 配線基板及びその製造方法
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
JP6512366B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JP5283492B2 (ja) 配線基板
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
JP5171664B2 (ja) 配線基板及び積層セラミックコンデンサ
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4668822B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130528

R150 Certificate of patent or registration of utility model

Ref document number: 5283492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees