JP5290761B2 - 新規の集積回路支持構造体およびその製造 - Google Patents

新規の集積回路支持構造体およびその製造 Download PDF

Info

Publication number
JP5290761B2
JP5290761B2 JP2008535188A JP2008535188A JP5290761B2 JP 5290761 B2 JP5290761 B2 JP 5290761B2 JP 2008535188 A JP2008535188 A JP 2008535188A JP 2008535188 A JP2008535188 A JP 2008535188A JP 5290761 B2 JP5290761 B2 JP 5290761B2
Authority
JP
Japan
Prior art keywords
layer
copper
photoresist
pattern
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008535188A
Other languages
English (en)
Other versions
JP2009512212A (ja
Inventor
ハーヴィッツ，ドロール
ファーカシュ，モルデチャイ
イグナー，エヴァ
ツァイドラー，アミット
ミハエリ，ベニー
スタットニコフ，ボリス
Original Assignee
ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッド filed Critical ツハイ アドバンスト チップ キャリアズ アンド エレクトロニック サブストレート ソルーションズ テクノロジーズ カンパニー リミテッド
Publication of JP2009512212A publication Critical patent/JP2009512212A/ja
Application granted granted Critical
Publication of JP5290761B2 publication Critical patent/JP5290761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は集積回路用の支持構造体およびその製造方法を提供することに向けられている。
電子産業では、ますます複雑化しさらにより小型化に向かう趨勢がある。特に携帯電話およびポータブルコンピュータなど携帯機器では、空間が重要視される。
集積回路（ＩＣ）は、これら電子システムの心臓部である。したがってＩＣは、ますます複雑化し、さらに多くの数のトランジスタを含み、さらに多くの数の入／出力接触子を要する。これらは、さらに高まりつつある切り替え速度および周波数で作動し、電力消費がさらに増加し、その結果、放散する必要のある絶えず増加する熱量を生成することが避けられない。
ＩＣは、プリント回路基板（ＰＣＢ）を介して電源、インターフェースおよび他の構成要素に接続される。ＩＣとＰＣＢの接続を容易にするために、複数の電子接続部を設けることが必要である。ＩＣとその関連するＰＣＢを配線するために利用されてきた一般的な解決策は、電子基板の利用を含む。電子基板は、ＩＣパッケージの一部であり、ＩＣとＰＣＢの間のインターポーザとして従来のリードフレームに替わるものである。このような基板は、セラミック、有機材料など多様な誘電材料層によって分離された１つ、２つまたは多くの導体層を含むことができる。このような基板は一般に、その下面に導電アレイの接触子を有する。これらは、ＰＣＢに電気配線するためのいわゆるＢＧＡ（ボールグリッドアレイ）を実現するボールコンタクト、またはいわゆるＰＧＡ（ピングリッドアレイ）を実現するピンであってよい。あるいは、このような基板は、ボールまたはピンを使用せずにＰＣＢ上に直接配置されることにより、いわゆるＬＧＡ（ランドグリッドアレイ）を実現することができる。基板はその頂部で、いわゆるワイヤボンドによって、またはフリップチップ組立技法によって、そこに配線される１つまたは複数のＩＣを担持する。
図１を参照して、基板１００と、基板１００の下面のパッド１０４をその下のＰＣＢ（図示せず）に接続する導電ボール１０２のボールグリッドアレイ（ＢＧＡ）と、基板１００の頂部パッド１０８をＩＣ１１０に接続する、ワイヤボンド１０６として知られる導電ワイヤアレイとを有する従来技術のワイヤボンドＢＧＡパッケージの一例を示す。このようなパッケージのＩＣ１００は通常、樹脂性材料あるいは「モールディング」材料として知られる１１２によって保護される。
図２を参照して、フリップチップＢＧＡ基板２００を有する従来技術のフリップチップＢＧＡパッケージの一例を示す。ここでもまた、基板２００の下面のパッド２０４をその下（図示せず）のＰＣＢに接続する導電ボールのボールグリッドアレイ（ＢＧＡ）２０２が設けられる。しかしながらこれは、ＩＣ２１０に接続するために、ワイヤボンドの代わりに、従来技術でフリップチッププロセスとして知られるプロセスによって、基板２００の頂部パッド２０８の上に導電バンプ２０６が設けられる。このプロセスはまた、ＩＣ２１０と基板２００の表面の間への樹脂材料２１２の塗布を含む。この技術において、樹脂２１２は一般に、「アンダーフィル」材料として知られている。樹脂アンダーフィル２１２は応力緩衝剤として作用し、パッケージ２５０の寿命にわたる熱サイクルの際、ＩＣ２１０およびバンプ２０６の疲弊を軽減させる。フリップチップパッケージ２５０はまた、接着層２１６によって基板２００に装着される金属スチフナ２１４、および熱接着層２２２によってＩＣ２１０の裏側に装着される蓋２２０を含む。スチフナ２１４は、基板２２０をさらに強化するのに使用され、一連のＩＣ組立体プロセスにおいて平坦性を維持する助けをし、蓋２２０は、作動中ＩＣ２１０が生成する熱を放散する助けをする。
上記に記載し、それぞれ図１および２に示すワイヤボンドおよびフリップチッププロセスで使用される改善されたＢＧＡ、ＰＧＡ、ＬＧＡ基板は一般に、いわゆる「コア部」と、その上に層ごとに付加される「ビルトアップ部」との２つの主要な部分を含む。
図３を参照して、典型的な有機フリップチップＢＧＡ（ＦＣＢＧＡ）基板３００の詳細な一例を示す。基板３００のコア部３３０は、通常ガラス繊維強化された有機誘電材料層３３４によって分離される多相の銅導体層３３２で構築される。コア３３０内の銅導体層３３２は、メッキスルーホール（以後ＰＴＨ）３３６によって電気接続される。一般に基板３００を形成するプロセスにおいて、コア部３００が最初に形成される。次にＰＴＨ３３６が機械ドリルによって穴開けされ、それらを銅めっきし、塞ぐことによって形成される。次にコア部３３０の外部銅導体層３３８が構築される。２つのビルドアップ部３４０’、３４０”がコア部３００の両側に形成される。これらビルドアップ部３４０’、３４０”は、ガラス繊維で強化され得る誘電材料層３４４によって互いから分離される複数の導体銅層３４２で構成される。誘電層３４４は、隣接する銅導体層の間を配線する銅めっきされたマイクロビア３４６を含む。マイクロビア３４６は通常、レーザドリルで穴開けされるため、ＰＴＨ３３６よりかなり直径が小さい。これは、ＩＣをその上に付加するために基板のビルドアップ部の上に有益な空間を提供する。マイクロビア３４６を使用することで、ビルドアップ部で使用される誘電体の機械および電気特性が改良され、その高い導体密度が可能になることによって、最終的にＩＣ接触子の密度に到達し、ＰＣＢに対する中間接触子として作用することが可能になる。
このようなＦＣＢＧＡ基板３００のコア部３３０は、主としてビルドアップ部３４０’３４０”のための貫通配線「キャリア」として機能し、また、ＩＣを作動するのに必要な低密度のパワーアンドグランド銅導体層を収容することを理解されたい。
それらのより微細なＩ／Ｏピッチにより、現在のＩＣは、パッケージの信頼性を保証するために、極めて平坦で歪みのない基板を必要とする。基板のビルドアップ部がコア部の片側にのみ形成される場合、これは実現困難である。ＩＣ組立プロセス中およびその後、平坦で歪みのない基板を形成するために、対称的な構造体が形成され、その結果応力のバランスのとれた平坦な基板となるように、ビルドアップ部は好ましくはコア部の両側に積層される。
しかしながら、コアの両側での層の形成には費用がかかる。さらに製造工程を増やすことは、製造コストを増加させる。結果として生じる基板構造体がさらに複雑化するため、製造歩留まりが低下する。さらに、基板の厚みが増加し、その結果、移動通信および小型化が要求されるその他の用途に望ましくない大型化した厚みのあるパッケージとなる。さらに、基板が厚くなると、全体のインダクタンス、およびパッケージの熱インピーダンスが増加することが理解されるであろう。これは、ＩＣの全体の性能を低下させる。これらの欠点を鑑み、上記に記載のサンドイッチ構造に対する改良のための多くの試みがなされてきた。
厚みを最小限にすることを試みる一つの進展は、「コアレス基板」として従来技術で知られる中央コアのない基板を構築することである。この概念において、中央コアおよびビルドアップ部の両方が、基板のＢＧＡ（またはＰＧＡまたはＬＧＡ）からなくなり、その結果ＩＣとＰＣＢを配線するために、基板全体が１つのビルドアップ部のみで構成される。これにより基板全体の厚みは、著しく縮小され、その熱インピーダンスダンスおよびその電気特性の両方が向上する。さらに、基板のコア部の除去は、製造工程のサイクル時間を短縮させ、形成するのにかなり費用のかかるＰＴＨを機械的にドリルで穴あけする必要がなくなる。
Ｋｉｋｕｃｈｉ等の米国公開特許出願第２００２／０００１９３７号は、ＩＣ用の開口を有する金属支持スチフナを形成するために、後で部分的に除去される金属ベースプレート上のポリマー絶縁層と、金属配線とからなる多相配線構造体の製造を記載することによって、上記の問題に対処している。上記に参照される公報は、コアレス基板を実現するための実用的な方法論を取り入れているようではあるが、それでもなお、いくつかの欠点を有する。まず基板のすべての導体層は、高価な薄膜配線を必要とする。このような薄膜配線導体層は、密度が改善されピッチが微細であることにより良好な性能を実現するが、通常、密度およびピッチが低い基板のパワーアンドグランド金属面には不適切であり、高価な薄膜技術を使用してそれらを形成するには相当な費用がかかる。２番目に、これらの層は通常、電気抵抗を減少させ過熱を回避するために、一定の金属の厚みを必要とする。これは、薄膜プロセス技法を使用する場合、実現困難となる恐れがある。３番目に、フリップチップボンディングプロセスは、薄膜配線構造体がこれに耐えるだけの装備を持たない圧力を加える。このような圧力は、薄膜内で通常１００ミクロンの厚みを超えない配線構造体を歪めるおよび／または引き伸ばす傾向にあり、誘電層にクラックが生じる場合もあり、ＩＣの動作不良につながる恐れもある。４番目に、ＩＣに隣接して金属スチフナが存在するため、基板の外面上の貴重な空間を使用することになり、ＩＣに極めて近接する減結合コンデンサなどパッシブ素子を必要とする使用において、用途が限定される場合がある。５番目に、大きな開口の金属スチフナが使用されることにより、この技術は、例えばマルチチップ基板、ボディサイズの縮小された基板、二次元マトリクスアレイで、またはストリップフォーマットでＩＣ組立用に提供される基板を必要とする用途には適さない。
米国公開特許出願第２００２／０００１９３７号
Ｓｔｒａｎｄｂｅｒｇによる米国特許第６、８７２、５８９号は、ＩＣを搭載するための基板を記載する。ここでも基板構造体は、ＩＣを搭載するための開口を有する金属スチフナを残して一部分のみをエッチング除去された金属キャリアベース上に形成される。米国特許第６、８７２、５８９号に記載されるＳｔｒａｎｄｂｅｒｇの基板は、より低い配線層カウントを提供することにより、米国公開特許出願第２００２／０００１９３７号に記載するものより有利であり得るが、それでもなお、上記に詳細に記載するように、依然として米国公開特許出願第２００２／０００１９３７号の構造体の全ての欠点を有している。
米国特許第６、８７２、５８９号
上記に鑑みて、費用効果が高く、広範な用途で使用することができる高性能のコアレス基板に対する要望が依然としてあることが明らかである。上記に記載した高価な薄膜ビルドアップ構造体をなくし、他のより安価な材料、およびプリント回路基板（ＰＣＢ）組み立て産業で確立され、およびそこで一般に使用されるプロセスでそれらを置き換えるために、この要望を満たす可能性のある一手法が試されてきた。薄膜誘電材料とは異なり、ＰＣＢ産業で使用される進歩した誘電材料は、ラミネーション技術によって塗布することができ、ガラス繊維または他の補強材料によって補強され得るプリプレグの形態で入手することができる。これらの誘電体を適切に選択することにより、金属スチフナの必要性をなくす、または少なくとも最小限にする「自立型」コアレス基板構造体を導入する可能性が与える。さらに、比較的低コストで、確立されたＰＣＢ向けのプロセスを使用することは、高密度で微細ピッチの金属信号層と組み合わせた多層で低密度低ピッチのパワーアンドグランド金属層を有する費用効果の高いコアレス基板を実現することが見込まれる。
このような積層構造は、特に加熱プレスまたは硬化プロセスよって生じる歪みを受けやすいことがわかってきた。したがって実現するコアレス構造は通常、その上に固定式に確実にＩＣを搭載するために必要とされる平坦性を欠いている。
スチフナに支持される基板を形成するために、その後ＩＣ組み立ての前に除去されるまたは薄くされる金属キャリアベースの片側にこのような基板が積み重ねられる場合、製造中常に内部に不均衡な応力が生じる。金属キャリアを除去すると、このような応力が解放され、基板の湾曲および歪みを生じさせる恐れがある。これは、その上にＩＣを組み立てる際の歩留まりが低下し、ひいては対応するＰＣＢを上に搭載することができない平坦性のないパッケージにつながることもある。
この問題を解決する試みにおいて、Ｈｏ等による米国特許第 ６、９１３、８１４号は、ラミネーションプロセスと、各層が個別に形成され、層が重ねられるとき初めて一緒にラミネートされる複数の積層を有する高密度の多層基板を設ける結果として生じる構造体とを開示する。この手法は、従来技術の共通の金属キャリアベースの上に形成される、非対称のシーケンシャルビルドアップ法による多層基板に対する実用可能な代替形態を提供する。この技術は、ＰＴＨの代わりに中実の銅ビアを備え、試行されテストされた材料、およびＰＣＢ製造産業で確立されたプロセスを使用して費用効果の高い有機コアレス基板を実現するようである。
米国特許第 ６、９１３、８１４号
それでもなお、Ｈｏ等による米国特許第 ６、９１３、８１４号に記載される技術は、２つの主な欠点を有する。第１に、ＰＣＢに装着するために、低ピッチのＢＧＡを上に備える底部層と、上方の高ピッチのＩＣ側とを有する構造体を構築するために、基板は、それぞれ密度が異なり、厚みが異なる誘電層を有する個々の薄層から構築される必要がある。これもまた、特有の湾曲傾向を有する不均衡な非対称の構造体につながる。２番目に、当業者によく知られるように、誘電材料ラミネーションによって実現した金属接触による基板層と、ビアとパッドとの接触部との接続は、ビア接触部が損失しその結果パッケージが故障する傾向があるため、高性能のＩＣ用途では信頼できない。これは、基板上にＩＣを搭載する際、高温プロセスが使用される場合に特に関係がある。
したがって上記の進歩に関わらず、従来技術の欠点を克服し、経済的で特に大規模な製造に好適な、歩留まりの高い、高レベルの平坦性および均等性による信頼性に優れたプロセスおよびチップ支持構造体に対する要望が依然としてある。
本発明の目的は、経済的で、特に大規模な製造に好適な多層配線支持構造体に関する新規の製造技術を提供することである。
さらに別の目的は、高い歩留まりを実現する製造技術を提供することである。
優れた平坦性および平滑性を有する多層配線支持構造体を提供することが、製造技術の特定の目的である。
高い信頼性を有する多層配線支持構造体を提供することが、製造技術の特定の目的である。
本発明の好ましい実施形態の特定の目的は、従来技術の基板と比較して厚みが小さく、さらに多層の導電パワーアンドグランド金属層と、中実の銅ビアによって電気配線され絶縁材料によって囲繞される高密度のファインピッチ導電信号層とを有し、最小限の損失で電気信号を通過させ、最小限の熱インピーダンスを実現する、ＩＣ用の高性能のコアレス積層基板を提供することである。
本発明の好ましい実施形態の別の特定の目的は、フリップチップ組立プロセスおよび／またはワイヤボンド組立プロセスを使用して、ＩＣを収容することができる自立型の平坦なコアレス積層基板を実現することである。
好ましくは、このような基板は、ＩＣ組み立ての前に単一のユニットフォーマット、またはマトリクスアレイまたはストライプアレイなど複数のユニットフォーマットで提供することができる。
本発明の他の好ましい実施形態の別の特定の目的は、減結合コンデンサなどパッシブ素子を付加してまたは付加せずに、１つまたは複数のＩＣを収容するために、その中央に比較的大きな開口を備える開口部を有する金属スチフナによって支持される平坦なコアレスラミネート基板を提供することである。
第１の態様において、本発明は、
（Ａ）第１ベース層を選択するステップと、
（Ｂ）第１ベース層の上に第１エッチング液レジストバリア層を堆積するステップと、
（Ｃ）絶縁層を貫通するビアによって接続された導電層と絶縁層を交互に並べた第１ハーフスタックを積み上げるステップと、
（Ｄ）第１のハーフスタックの上に第２金属ベース層を付加するステップと、
（Ｅ）第２ベース層にフォトレジストの保護コーティングを塗布するステップと、
（Ｆ）第１ベース層をエッチング除去するステップと、
（Ｇ）フォトレジストの保護コーティングを除去するステップと、
（Ｈ）第１エッチング液レジストバリア層を除去するステップと、
（Ｉ）第１ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と絶縁層を交互に並べた第２ハーフスタックを積み上げるステップと、
（Ｊ）導電層と絶縁層を交互に並べた第２ハーフスタックの上に絶縁層を塗布するステップと、
（Ｋ）第２ベース層を除去するステップと
を含む、スタックを積み上げることによって電子基板を形成する方法を提供することを対象とする。
典型的に、この方法はさらに、スタックの外部面上でビアの端部を露出することによって基板を終結させ、ビアの端部に終結部を付加するステップ（Ｌ）を含む。
任意で第２ベース層は金属を備え、第２ベース層を付加するステップ（Ｄ）は、第２ベース層の片側に絶縁ポリマー層を塗布するステップと、第２ベース層の上に絶縁ポリマー層が塗布された側を第１スタックに接触させるステップと、ベース層を第１ハーフスタックに加熱プレスラミネートするステップとを含む。
第１ベース層は典型的には銅または銅合金から製造され、この場合第１ベース層をエッチング除去するステップ（Ｆ）は、銅エッチング液を使用して行われる。
任意でステップ（Ｂ）のバリア層は、０．１ミクロンから１ミクロンの範囲の厚みまで堆積され、いずれかタンタル、タングステン、チタニウム、チタニウム−タンタル合金、ニッケル、スズ、鉛およびスズ−鉛合金のリストから選択される金属を有し、この場合「堆積する」ステップはスパッタリングを含む、または代替として、バリアがニッケル、スズ、鉛、およびスズ／鉛合金のリストから選択された金属を有する場合、「堆積する」ステップは、電気めっき法および無電解めっき法のリストから選択されるプロセスによるものであってよい。
導電層および配線ビアは典型的には、電気めっき法および無電解めっき法のリストから選択される技法を使用して堆積された銅を有する。
典型的には、第１ベース層をエッチング除去するステップ（Ｆ）は、ウェットエッチプロセスを使用し、ステップ（Ｂ）で形成されたバリア層は、エッチストップとして作用する。
任意でステップ（Ｂ）で形成されたバリア層はタンタルを有し、第１ベース層をエッチング除去するステップ（Ｆ）は、高温の水酸化アンモニウムの溶液に第１ベース層を曝すステップを含む。
任意で、ステップ（Ｂ）で形成されたバリア層は、タンタル、チタニウムまたはタングステンを有し、第１バリア層を除去するステップ（Ｈ）は、ＣＦ４とアルゴンを１：１から３：１の比率で有するＣＦ４とアルゴンとの混合物を使用して、プラズマエッチングするステップを含む。
一実施形態において、ステップ（Ｃ）は、フィーチャ層を堆積する、およびフィーチャ層の上にビア層を堆積するサブプロセス（ベータ）が後に続くビアの第１の層を堆積するサブプロセス（アルファ）を含む。
任意でサブプロセスアルファは、以下の
（ｉ）銅シード層を堆積するステップ、
（ｉｉ）銅シード層の上に第１フォトレジスト層を塗布するステップ、
（ｉｉｉ）パターン形成するために、第１フォトレジスト層を露光し、現像するステップ、
（ｉｖ）中実の銅ビアの第１の層を形成するために、パターン内に銅をパターン電気めっきするステップ、
（ｖ）第１フォトレジスト層を剥離するステップおよび
（ｖｉ）ポリマー絶縁材料の第１層を塗布するステップのサブステップを含む。
任意で、サブプロセスベータは、
（ｖｉｉ）銅ビアの第１の層を露出するために、ポリマー絶縁材料の層を薄くするステップ、
（ｖｉｉｉ）第１接着金属層を堆積するステップ、
（ｉｘ）第２銅シード層を堆積するステップ、
（ｘ）第２シード層の上に第２フォトレジスト層を塗布するステップ、
（ｘｉ）フィーチャのパターンを形成するために第２フォトレジスト層を露光し現像するステップ、
（ｘｉｉ）中実の銅フィーチャの第１の層を形成するために、第２フォトレジスト層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
（ｘｉｉｉ）第２フォトレジスト層を剥離するステップ、
（ｘｉｖ）フォトレジストの第３の層を塗布するステップ、
（ｘｖ）ビアの第２パターンを形成するために、第３のフォトレジスト層を露光し現像するステップ、
（ｘｖｉ）銅ビアの第２の層を形成するために、ビアの第２パターン内に銅を堆積させるステップと、
（ｘｖｉｉ）フォトレジストの第３の層を剥離し、銅フィーチャ、銅ビアの第２の層および第２銅シード層を露出するステップ、
（ｘｖｉｉｉ）露出した第２銅シード層を除去するステップ、
（ｘｉｘ） 第１接着金属層を除去するステップおよび
（ｘｘ） 露出した銅フィーチャおよびビアの上にポリマー絶縁材料の第２の層を塗布するステップのサブステップを含む。
任意で第２ハーフスタックは、フィーチャの第１の層およびビアの第２の層が続くビアの第１の層を有し、ステップ（Ｉ）は、ビアの第２の層が続くフィーチャの第１の層をその上に堆積するサブプロセス（ベータ）が後に続くビアの第１の層を堆積するサブプロセス（アルファ）を含む。
したがってステップ（Ｉ）は、
（Ｉｉｉ）（Ｃ）のサブステップ（ｉ）で堆積されたシード層の上に第１フォトレジスト層を塗布するステップ、
（Ｉｉｉｉ）パターン形成するために、第１フォトレジスト層を露光し現像するステップ、
（Ｉｉｖ）中実の銅ビアの第１の層を形成するために、パターン内に銅をパターン電気めっきするステップ、
（Ｉｖ）第１フォトレジスト層を剥離するステップおよび
（Ｉｖｉ）ポリマー絶縁材料の第１の層を塗布するステップを含む。
サブプロセスベータは、以下のサブステップ、
（Ｉｖｉｉ）銅ビアの第１の層を露出するために、ポリマー絶縁材料の層を薄くするステップ、
（Ｉｖｉｉｉ）第１接着金属層を堆積するステップ、
（Ｉｉｘ）第２銅シード層を堆積するステップ、
（Ｉｘ）第２銅シード層の上に第２フォトレジスト層を塗布するステップ、
（Ｉｘｉ）フィーチャのパターンを形成するために、第２フォトレジスト層を露光し現像するステップ、
（Ｉｘｉｉ）中実の銅フィーチャの第１の層を形成するために、第２フォトレジスト層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
（Ｉｘｉｉｉ）第２フォトレジスト層を剥離するステップ、
（Ｉｘｉｖ）フォトレジストの第３の層を塗布するステップ、
（Ｉｘｖ）ビアの第の２のパターンを形成するためにフォトレジストの第３の層を露光し現像するステップ、
（Ｉｘｖｉ）銅ビアの第２の層を形成するために、ビアの第２のパターン内に銅を堆積させるステップ、
（Ｉｘｖｉｉ）フォトレジストの第３の層を剥離し、銅フィーチャ、銅ビアの第２の層および第２銅シード層を露出するステップ、
（Ｉｘｖｉｉｉ）露出した第２銅シード層を除去するステップ、
（Ｉｘｉｘ）第１接着金属層を除去するステップおよび
（Ｉｘｘ）露出した銅フィーチャおよびビアの上にポリマー絶縁材料の第２の層を塗布するステップを含む。
第２の実施形態において、第１ハーフスタックは、フィーチャの第１の層から積み上げられ、ステップ（Ｃ）は、（Ｃ）のサブステップ（ｉ）で堆積されたシード層の上にフォトレジスト層を塗布するサブステップ（ｘ）から始まる。
第３の実施形態において、第１ハーフスタックおよび第２ハーフスタックは、ステップ（ｖｉｉ）から（ｘｘ）を繰り返すサブステップ（ｘｘｉ）をさらに含むステップ（Ｃ）と、ステップ（Ｉｖｉｉ）から（Ｉｘｘ）を繰り返すサブステップ（Ｉｘｘｉ）をさらに含むステップ（Ｉ）とによって積み上げることができる別の層を有する。
別の実施形態において、ステップ（ｘｘｉ）および（Ｉｘｘｉ）は、所望の構造体を積み上げるために繰り返される。
典型的には、（ｖｉ）、（ｘｘ）および（Ｉｖｉ）および（Ｉｘｘ）のポリマー絶縁層は、例えばテフロン（登録商標）、テフロン（登録商標）の誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂およびそれらの混合物など熱可塑性、熱硬化性およびそれらの混合物のリストから選択されるポリマー樹脂を有する。
好ましい実施形態において、（ｖｉ）、（ｘｘ）および（Ｉｖｉ）および（Ｉｘｘ）のポリマー絶縁層はさらに、（ａ）０．５ミクロンから５ミクロンの平均粒子サイズ、および１５から３０重量パーセントの微粒子を有する無機粒子フィラー、（ｂ）クロスプライ構造、織物マット、および不規則に配向された短繊維のリストから選択される構造で構成された有機繊維およびガラス繊維のリストから選択される繊維の少なくとも１つを有する。
最も好ましい実施形態において、絶縁層は、中実の銅の上に塗布され、加熱プレスラミネーションプロセスによって硬化されるプリプレグとして設けられる。
好ましくは、その下の中実の銅を露出するために、絶縁材料を薄くするサブステップ（ｖｉｉ）および（Ｉｖｉｉ）は、ドライエッチング、機械研削、化学機械研磨（ＣＭＰ）、それらの組み合わせおよび２段階のプロセスのリストから選択されるプロセスによって薄くするステップを含む。
好ましくは、サブステップ（ｖｉｉ）および（Ｉｖｉｉ）はさらに、銅表面からポリマースミアを除去するために、薄くするステップの後の洗浄ステップを含む。
好ましくは、ステップ（ｖｉｉｉ）および（Ｉｖｉｉｉ）の接着金属層は、チタニウム、クロムおよび／またはニッケル／クロム合金のリストから選択される。
任意で、スタックされた構造体の外部面に終結層を付加するステップ（Ｌ）は、以下の
（ｍ）最上層内で銅ビアを露出させるために、基板を薄くするステップ、
（ｎ）露出した銅ビアの上に外側接着金属層を堆積するステップ、
（ｏ）外側接着金属層の上に外側銅シード層を堆積するステップ、
（ｐ）外側銅シード層の上に外側フォトレジスト層を塗布するステップ、
（ｑ）パターン形成された構造体を形成するために、外側フォトレジスト層を露光し現像するステップ、
（ｒ）銅導体およびパッドを形成するために、パターン形成された構造体の中に銅を堆積するステップ、
（ｓ）外側フォトレジスト層を剥離するステップ、
（ｔ）外側接着層および銅シード層を除去するステップ、
（ｕ）スタックの両側にソルダマスク層を塗布するステップ、
（ｖ）銅パッドを露出するためにソルダマスクを選択的に除去するステップおよび
（ｗ）ニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガム、および耐変色性仕上げのリストから選択される最終保護コーティングを塗布するステップを含んでよい。
代替として、スタックされた構造体の外部面に終結層を付加するステップは、
（ｍ）最上層内で銅ビアを露出させるために基板を薄くするステップ、
第１に接着金属層を堆積するステップ、
第２に銅シード層を堆積するステップ、
第３に所望の厚みまで銅層を積み上げるステップ、
第４に別のフォトレジスト層を塗布し現像するステップ、
第５に露出した銅をエッチング除去するステップ、
第６に外側接着層および銅シード層を除去するステップ、
第７に別のフォトレジスト層を剥離するステップ、
第８にスタックの両側にソルダマスク層を塗布するステップ、
第９に銅パッドを露出するためにソルダマスクを選択的に除去するステップおよび
第１０にニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガム、および耐変色性仕上げのリストから選択される最終保護コーティングを塗布するステップのサブステップを含む。
第２の態様において、本発明は、以下のステップを含む方法によって実質的に形成される電子基板を提供することに向けられている。
（Ａ）第１ベース層を選択するステップ、
（Ｂ）第１ベース層の上に第１エッチング液レジストバリア層を堆積するステップ、
（Ｃ）絶縁層を貫通するビアによって接続された導電層と、絶縁層とを交互に並べた第１ハーフスタックを積み上げるステップ、
（Ｄ）第１のハーフスタックの上に第２金属ベース層を付加するステップ、
（Ｅ）第２ベース層にフォトレジストの保護コーティングを塗布するステップ、
（Ｆ）第１ベース層をエッチング除去するステップ、
（Ｇ）フォトレジストを除去するステップ、
（Ｈ）第１エッチング液レジストバリア層を除去するステップ、
（Ｉ）第１ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と、絶縁層とを交互に並べた第２ハーフスタックを積み上げるステップ、
（Ｊ）導電層と絶縁層を交互に並べた第２ハーフスタックの上に絶縁層を塗布するステップ、
（Ｋ）第２ベース層を除去するステップおよび
（Ｌ）終結部を付加するステップ。
第３の態様において、本発明は、金属材料を備える導電層とポリマーマトリクス材料を備える絶縁層を交互に並べたほぼ対称的なレイアップを有する、多層のコアレス積層を実質的に備える電子基板を提供することに向けられており、導電層を接続するために中実の金属ビアが絶縁層を貫通して設けられ、構造体はほぼ平坦で自立している。
典型的には電子基板は、以下の（Ｉ）導電層が銅から形成され、絶縁層がポリマーマトリクス材料から形成される、（ＩＩ）少なくとも１つの絶縁層が、１５％から３０％重量パーセントの粒子フィラーをさらに有する、および（ＩＩＩ）少なくとも１つの絶縁層が繊維をさらに備える限定のうち少なくとも１つの限定を有する。
電子基板は、集積回路をプリント配線板に配線するための配線構造体として構築されてよい。
統一するために、例示の目的で本明細書に記載されるすべての厚みは、ミクロン（μｍ）で表される。
本発明をより理解するため、またどのように実施され得るかを示すために、単に例示の目的添付の図面を参照する。
特定の言及が図面に対して詳細になされるが、示される詳細は、例示の目的であり、本発明の好ましい実施形態の例示的考察のみを目的とすることが強調され、本発明の原理および概念上の態様を最も有益に容易に理解するための記載であると考えられるものを提供するために提示されている。この点に関して、本発明の基本的理解に必要とされる詳細以上に本発明の構造上の詳細を示す試みはなされておらず、本記載を図面と組み合わせることにより、本発明のいくつかの形態をいかに実際に具現化し得るかは、当業者には明白である。
詳細には、種々の層およびスタックの断面は単に概略的な例示であり、その厚みはかなり拡大され一定の縮尺ではないことに留意されたい。また、基板および本明細書に記載の製造技術は、大量の最終製品に適用可能であり、各層内の導電フィーチャの構造を示す試みはなされない。
本発明は電子基板を形成するための新規の処理方法、および該方法によって実現可能な新規の基板に関する。フォトレジストの堆積ステップなど形成ステップのいくつかは、様々な代替材料および処理方法がよく知られており、これを詳細に記載することは本記載を不必要に複雑なものにするため、その露光および後に続く除去については本明細書に詳細に記載しない。特定の製品のために特定のプロセスを設計する際、当業者は、バッチサイズ、基板の複雑さおよび要素の解像度などのパラメータに基づいた十分確立された考察を利用して、様々な代替材料および処理方法から適切な選択をすると言うにとどめる。さらに基板の実際の構造は、多様な最終製品を生成するのに使用され得るのであれば、一般的な方法として記載されない。以下に記載するのは、３次元スタック基板を設けるために、絶縁層を貫通するビアによって接続された導電層を交互に並べた多層基板を形成するための方法である。図４は、このタイプの基板を製造するための処理方法のステップを示す一般的なフローチャートであり、図４（Ａ）から４（Ｌ）は、図４のステップによる基板のビルドアップを概略的に示す。
したがって、図４、４（Ａ）から４（Ｌ）を参照して、形成された中間構造体の概略図と共に、電子基板を形成するための第１の処理方法を示す。方法は、第１金属ベース層１０を選択するステップ−ステップ（Ａ）を含む。第１ベース層１０は典型的には、７５μｍから６００μｍの範囲の厚みを有し、銅、または例えば真鍮または青銅などの銅合金から形成されてよい。
第１金属ベース層１０の上に第１エッチング液レジストバリア金属層１２が付加される−ステップ（Ｂ）。バリア金属層１２は、例えばタンタル、タングステン、チタニウム、チタニウム−タングステン合金、ニッケル、スズ、鉛またはスズ−鉛合金であってよく、全ての場合において、スパッタリングなどの物理蒸着プロセスによって堆積されてよい。ステップ（Ｂ）のバリア金属１２がニッケル、スズ、鉛またはスズ−鉛合金の場合、代替として電気めっき法または無電解めっき法など他の技法によって堆積されてよい。典型的にはバリア金属１２は、０．１ミクロンから１ミクロンの範囲の厚みを有する。
次に絶縁層１４と、絶縁層１４を貫通するビア１８、１８’によって接続された導電層１６とを交互に並べた第１ハーフスタック１５が積み上げられる−ステップ（Ｃ）。電子基板の導電層１６およびビア１８、１８’は典型的には、電気めっき法または無電解めっき法によって堆積することができる銅である。各層は、フォトレジスト層を塗布し、パターンを現像し、パターン内に銅層をめっきすることによって積み上げられる。銅が、それ自体銅ではない下層物質上にめっきされる場合、接着金属層１２に続いて銅シード層１１がまず堆積される。接着金属層１２は典型的には、０．１ミクロンから１ミクロンの厚みであり、銅シード層１１は典型的には、０．２μｍから５μｍの厚みを有する。フォトレジストが除去され、絶縁材料が銅パターンの周囲に配置される。このステップは、図５を参照して詳細に記載する。
次に第２ベース層２０がハーフスタック１５の上面に付加される−ステップ（Ｄ）。これを実現する方法の１つは、絶縁層１９を第２ベース層２０の上に形成し、まず絶縁層１９側から第２ベース層２０をハーフスタック１５に付加し、一緒に加熱プレスすることである。フォトレジストの保護コーティング２１が、第２ベース層に塗布されるーステップ（Ｅ）。
次に第１ベース層１０がエッチング除去されるーステップ（Ｆ）。第１ベース層１０が銅または銅合金の場合、第１ベース層１０をエッチング除去するステップ（Ｆ）は、例えば水酸化アンモニウムまたは塩化銅など銅エッチング液を使用して実行されてよい。
フォトレジストの保護コーティングが除去されるーステップ（Ｇ）。
第１バリア層１２が除去されーステップ（Ｈ）、第１スタック１５のものとほぼ対称的な、絶縁層２４と導電層２６を交互に並べた第２スタック２５が、第１スタック１５の底部層の上に積み上げられーステップ（Ｉ）、フルスタック３５を生成する。エッチレジスト絶縁層２１がフルスタック３５の上に塗布されーステップ（Ｊ）、フルスタック３５を残して第２ベース層２０が除去されーステップ（Ｋ）、一般には最上層がビア層になると、研磨、ＣＭＰまたはエッチングなど薄型化プロセスによってビアの端部を露出した後、終結部３０を付加することによってビア１８を終結させるーステップ（Ｌ）。 このように形成された一般的な構造体を図４（Ｌ）に示す。
フルスタック３５のレイアップは概ね対称なため、構造体が歪むことはない。
図５のフローチャート、および図５（ｉ）から５（ｘｘ）に示す対応する概略断面図を参照すると、バリア層１２の上に銅シード層１１を堆積することによって、絶縁層１４と導電層１６を交互に並べた第１ハーフスタック１５が積み上げられる（図４のステップ（Ｃ））。銅シード層１１は典型的には、０．２μｍから５μｍの範囲の厚みを有する。
中を貫通するビアを有する第１絶縁層が望まれる場合、２５ミクロンから１２０ミクロンの範囲の厚みを有するフォトレジスト層１３が、銅シード層１１の上に堆積されるーステップ５（ｉｉ）。フォトレジスト層１３は、フィーチャのパターンを形成するために、露光され現像され−ステップ５（ｉｖ）、この層はおよそ２５ミクロンから一桁のミリメータ、すなわち数千ミクロンの平坦な寸法を有し得る。次に、中実の銅ビア１８を形成するために、銅１８がフィーチャ上にパターン電気めっきされるーステップ５（ｉｖ）。フォトレジスト層１３が剥離されーステップ５（ｖ）残ったむき出しの銅ビア１８が、第１ポリマー絶縁材料層１４によって被覆されーステップ（ｖｉ）、この層は、銅ビアの端部を露出させるために薄くされるーステップ（ｖｉｉ）。
絶縁層１４は、テフロン（登録商標）およびその誘導体などの熱可塑性マトリクス材料、またはビスマレイミドトリアジン、エポキシ樹脂、ポリイミド樹脂、それらの混合物などの熱硬化性ポリマー樹脂、または熱可塑性と熱硬化特性を併せ持つ樹脂を備えてよい。好ましくは絶縁層１４のポリマー樹脂は、およそ一桁のミクロン、詳細には０．５ミクロンから５ミクロンの粒子サイズを有する、通常はセラミックまたはガラスの無機微粒子フィラーを含み、ポリマーマトリクスは、１５％から３０％重量パーセントの粒子フィラーを包含する。
好ましい実施形態において、絶縁層１４は、ガラス繊維またはポリアミド系繊維（Ｋｅｖｌａｒ）などの有機繊維を含むファイバマトリクス複合材料である。このような繊維は、クロスプライ構造、または織物マットとして構成される短繊維または連続繊維であってよい。これらは、部分的に硬化したポリマー樹脂を事前に含浸させたプリプレグとして利用することができる。
最も好ましい実施形態において、ポリマーマトリクス中にセラミックフィラーを有する繊維−マトリクス複合材料の２つの織物繊維プリプレグが使用される。好適な候補となる樹脂およびポリイミドマトリクス織物プリプレグは、米国、カリフォルニア州、ランチョクカモンガ、Ａｒｌｏｎ社より入手可能である。これらのプリプレグは、銅のビア構造体の上に付加され、構造体は、加熱プレス積層によって固結される。絶縁層内を通る繊維が付加的強度および剛性を与えるため、構造体全体を薄くすることが可能になり、さらに平坦化の実現が容易になる。
薄型化プロセスーステップ（ｖｉｉ）は、ドライエッチング、機械研磨、化学機械研磨（ＣＭＰ）またはそれらの組み合わせを含んでよい。典型的にはドライエッチングの後に化学機械研磨が続く。
薄型化プロセスによって露出した銅ビアの表面からスミアを除去するために、薄型化の後に、絶縁層用に選択されたポリマー材料に適した洗浄プロセスが施される。例えば、ポリマー材料がエポキシまたはポリイミドの場合、薄型化の後の洗浄プロセスは、典型的には７０°Ｃから９５°Ｃの温度で、１リットルあたり５５から７５グラムのＫＭｎＯ３の濃度の過マンガン酸カリウム溶液の塗布を含む。さらに、あるいは代替として、プラズマドライエッチングプロセスを適用することができる。好適なプラズマドライエッチングの１つは、典型的にはＣＦ４と酸素の比率は１：１から３：１であるＣＦ４と酸素の混合物を使用する。
次に接着金属層１２’が薄くされたポリマー材料に堆積される−ステップ５（ｖｉｉｉ）。接着金属層１２’は、例えばチタニウム、クロムまたはニッケルークロムから形成されてよく、典型的には０．０４ミクロンから０．１ミクロンの範囲の厚みを有する。上記に記載される薄型化および洗浄プロセスによって、表面上に露出すると、絶縁層１４のポリマーマトリクス中のフィラー粒子により、接着金属層１２’が絶縁層１４に堆積するのを助けるマイクロラフネスが生じる。
第２銅シード層１１’が堆積されるーステップ（ｉｘ）。接着金属層１２’は、層間剥離を回避するために、銅シード層１１’を絶縁層１４に接合するのを助ける。
第２フォトレジスト層１３’が、第２銅シード層１１’の上に塗布されるーステップ（ｘ）。フィーチャのパターンを形成するために、第２フォトレジスト層１３’が露光され現像されーステップ（ｘｉ）、第１銅フィーチャ層１６を形成するために、フィーチャのパターン内に銅がパターン電気めっきされるーステップ（ｘｉｉ）。
基本的にステップ（ｘ）から（ｘｉｉ）は、ステップ（ｉｉ）から（ｉｖ）と同様であるが、この場合には、導電層１６の厚みは、それ自体１０ミクロン程しかない導電層１６内のフィーチャの寸法によってわずか１０ミクロンであってよく、この処理技法によって、高度な平坦性が実現可能になる。
第２フォトレジスト層１３’が次に除去されーステップ（ｘｉｉｉ）、典型的には２５ミクロンから１２０ミクロンの範囲の厚みを有するより厚みのある第３のフォトレジスト層１３”がその場所に堆積されるーステップ（ｘｉｖ）。次にこの第３のフォトレジスト層１３”が、第２ビアパターンを形成するために、露光され現像されるーステップ（ｘｖ）。次に第２銅ビア層を形成するために、銅が第２ビアパターン内に堆積されるーステップ（ｘｖｉ）。
第３のフォトレジスト層が剥離されーステップ（ｘｖｉｉ）、銅フィーチャ、第２銅ビアおよび第２銅シード層を露出させる。露出した第２銅シード層が除去されるーステップ（ｘｖｉｉｉ）。これは、例えば５０°Ｃから５５°Ｃで５重量パーセントの硫酸アンモニウム（ＮＨ４）2Ｓ２Ｏ8の希釈水溶液でウエットエッチングすることによって実現することができる。
また露出した接着層は、接着層に使用される特定の金属の作用であるエッチング技法によって除去されるステップ（ｘｉｘ）。例えばチタニウム接着層を使用する場合、典型的にはＣＦ4とアルゴンを１：１から３：１の比率で有するＣＦ4とアルゴンの混合物、次に室温で５％のフッ酸水溶液（ＨＦ）を使用して、プラズマエッチングすることによって除去することができる。
次に露出したフィーチャおよびビア１８の上に、絶縁層１４’が塗布されるーステップ（ｘｘ）。絶縁層１４’は、テフロン（登録商標）およびその誘導体などの熱可塑性マトリクス材料、またはビスマレイミドトリアジン、エポキシ樹脂、ポリイミド樹脂、それらの混合物などの熱硬化性ポリマー樹脂、または熱可塑性および熱硬化性特性を併せ持つ樹脂を備えてよい。好ましくは、絶縁層２８のポリマー樹脂は、一桁のミクロン程、具体的には０．５ミクロンから５ミクロンの粒子サイズの通常セラミックまたはガラスの無機粒子フィラーを含み、ポリマーマトリクスは、１５％から３０％重量パーセントの粒子フィラーを包含する。
好ましい実施形態において、絶縁層１４’は、例えばポリアミド繊維（Ｋｅｖｌａｒ）、またはガラス繊維などの有機繊維を含むファイバーマトリクス複合物材料である。このような繊維は、クロスプライ構造または織物マットとして構成される短繊維または連続繊維であってよい。これらは、部分的に硬化されたポリマー樹脂によって事前に含浸されたプリプレグとして利用可能である。
大抵の好ましい実施形態では、２つの織物繊維プリプレグ、すなわちポリマーマトリクス内にセラミックフィラーを有するマトリクス複合体材料が使用される。好適な候補となる樹脂またはポリイミドマトリクス織物プリプレグは、米国、カリフォルニア州、ランチョクカモンガ、Ａｒｌｏｎ社より入手可能である。これらのプリプレグは、ビア１８’の銅構造体上に付加され、構造体は、加熱プレスラミネーションによって固結される。絶縁層内を通る繊維により付加的強度および剛性が与えられ、構造体全体を薄くさせ、さらに容易に平坦性を実現することが可能になる。
フィーチャおよびビアの別の層を堆積することが望まれる場合、銅構造体１８’の中実の銅フィーチャを露出させるため、絶縁層１４’は薄型化プロセスによって薄くされ、さらに第１の積層スタック１５の付加的導電層および絶縁層を形成するために、ステップ５（ｖｉｉ）から５（ｘｘ）を繰り返すことによって、導電ビアを中に有する交互に並べられた導電層および絶縁層が積み上げられる。各ケースにおいて、めっきされた銅フィーチャの周辺からフォトレジストを除去した後、短絡を回避するために銅シード層および接着金属層が除去される。
再び図４ーステップ（Ｉ）を参照すると、同様の方法で第２ハーフスタック２５が積み上げられ、これは典型的には第１ハーフスタック１５に対するミラーレイアップを有するが、例えば第１ハーフスタック１５は導電層１６で始まるが、第２ハーフスタック２５は絶縁層２４内のビア２８で始まる点で多少異なる場合がある。バリア層１２が除去されると、銅シード層１１が露出し、第２ハーフスタック２５の第１層を銅シード層１１の上に直接堆積させることができる。
したがって、第１スタックのビア８を延長することにより、第２ハーフスタック２５が絶縁層２４内のビア２８で始まる場合、ステップ（I）は、以下のサブステップを含む。
（Ｉｉｉ）（Ｃ）のサブステップ（ｉ）で堆積された銅シード層１１の上にフォトレジスト層を塗布するステップ、（Ｉｉｉｉ）第１ハーフスタック１５のビア１８と整列するビアのパターンを形成するために、フォトレジスト層を露光し現像するステップ、（Ｉｉｖ）第１ハーフスタック２５の銅ビア１８の第１の層に連続するビア２８を形成するために、ビアのパターン内に銅をパターン電気めっきするステップ、（Ｉｖ）フォトレジストの第１の層を剥離するステップ、（Ｉｖｉ）ポリマー絶縁材料２４の第１の層を塗布するステップ、および（Ｉｖｉｉ）銅ビア２８の第１の層を露出するために、ポリマー絶縁材料層２４を薄くするステップ。
当業者には明らかであるように、最上層の絶縁層１４を薄くし、中の中実の銅ビア１８フィーチャを露出した後、ほぼ平坦化され起伏のない表面を実現することが望ましい。これは、銅導電層に対して以下のフィーチャサイズを定義するために使用される種々のフォトリソグラフィプロセスの製造歩留まりを向上させる。表面粗さが１ミクロン未満のほぼ平坦な表面が生成される場合、次に続く銅フィーチャの層で２０ミクロンの微細な導体のラインアンドスペースの解像度を実現することが可能である。
さらに少なくとも７５ミクロンの比較的厚い銅層のベース層の上に、本発明の積層スタックを積み上げる論拠としては、従来の基板コアの上に堆積される積層基板によって得られるものより、位置決め精度が向上し、これにより銅導体および続くビア層内で極めて高密度のパターニングステップが可能になるからであることを理解されたい。銅ベース層が厚すぎると、エッチングによりそれを除去するのに不必要に時間がかかり、本明細書に記載の実施形態に関して、７５ミクロンから６００ミクロンの厚みが第１および第２ベース層１０、２０に好適なことがわかっている。
再び図４に戻り、さらに図４（Ｄ）を参照すると、第１ハーフスタックが形成された後、７５μｍから６００μｍの範囲の厚みを有する第２ベース層２０が形成される（ステップ（Ｄ））。形成技術の１つは、ポリマー層１９を第２金属ベース層２０の上に塗布し、第１ハーフスタック１５に接着させるために、塗布されたポリマー層１９を加熱プレスラミネートするステップを含む。ポリマー層１９の第２金属ベース層２０の上への塗布は、ポリマープリプレグを配置することによって実行されてよい。第２ベース層２０を保護するために、フォトレジスト層２１がその上に塗布されるーステップ（Ｅ）。
第１ベース層１０をエッチング除去するステップ（Ｆ）は、ウェットエッチプロセスを使用し、ステップ（Ｂ）で形成されたバリア層１２は、エッチストップとして作用する。適切なエッチング液は、選択されるバリア層によることは明らかである。例えばバリア層１２がタンタルの場合、第１ベース層１０をエッチング除去するステップ（Ｆ）のウェットエッチプロセスは、高温の水酸化アンモニウム溶液に曝すステップであり得る。タンタルバリア層１２は、典型的には１：１から３：１のＣＦ４とアルゴンとの比率で、ＣＦ４とアルゴンとの混合物を使用するプラズマエッチングによって除去され、他のバリア材料は他の既知の技術によって除去することができる。
所望の構造体によって、様々な第２ハーフスタックの第１の層を形成することができる。
図６に示すように、例えば第２ハーフスタック２５の第１の層２４が、第１ハーフスタック１５の底部層１４のミラーイメージである場合、その結果、ビア全体を形成するために、ビアの第２の部分２８が第１の部分１８の上に形成される。これは、正確な位置決めを必要とするが、このような位置決めは従来技術の状況の範囲内である。
第２ハーフスタック２５を積み上げるプロセス（図４のステップ（Ｉ））は、必要に応じて変更が加えられ、第１ハーフスタック１５を積み上げる（図４のステップ（Ｃ））のに使用されるものとほぼ同様である。したがって、第１ハーフスタック１５のビア１８を延長することによって第２ハーフスタック２５がビア層２８で始まる場合、ステップ（Ｉ）は以下のサブステップを含む。
（Ｉｉｉ）（Ｃ）のサブステップ（ｉ）で堆積された銅シード層の上にフォトレジストの層を塗布するステップ、
（Ｉｉｉｉ）ビアのパターンを形成するために、フォトレジストの層を露光し現像するステップ、
（Ｉｉｖ）銅ビアの第１の層を形成するために、ビアのパターン内に銅をパターン電気めっきするステップ、
（Ｉｖ）フォトレジストの第１の層を剥離するステップ、
（Ｉｖｉ）ポリマー絶縁材料の第１の層を塗布するステップ、
（Ｉｖｉｉ）銅ビアの第１の層を露出するために、ポリマー絶縁材料層を薄くするステップ、
（Ｉｖｉｉｉ）接着金属の第１の層を堆積するステップ、
（Ｉｉｘ）銅の第２シード層を堆積するステップ、
（Ｉｘ）銅の第２シード層の上にフォトレジストの第２の層を塗布するステップ、
（Ｉｘｉ）フィーチャのパターンを形成するために、フォトレジストの第２の層を露光し現像するステップ、
（Ｉｘｉｉ）銅フィーチャの第１の層を形成するために、フォトレジストの第２の層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
（Ｉｘｉｉｉ）フォトレジストの第２の層を剥離するステップ、
（Ｉｘｉｖ）フォトレジストの第３の層を塗布するステップ、
（Ｉｘｖ）ビアの第２のパターンを形成するために、第３のフォトレジスト層を露光し現像するステップ、
（Ｉｘｖｉ）銅ビアの第２の層を形成するために、ビアの第２のパターン内に銅を堆積するステップ、
（Ｉｘｖｉｉ）フォトレジストの第２および第３の層を剥離し、銅フィーチャ、銅ビアの第２の層、および銅の第２シード層を露出するステップ、
（Ｉｘｖｉｉｉ）露出した銅の第２シード層を除去するステップ、
（Ｉｘｉｘ）接着金属の第１の層を除去するステップおよび
（Ｉｘｘ）露出した銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第２の層を塗布するステップ。
結果として生じるフルスタック３５は、奇数の絶縁ビア層と、偶数の導電層とを有する。図６に示すように、中を貫通するビア１８’１８／２８、２８’を備える３つの絶縁層１４’、１４／２４、２４’と、２つの内側導電層１６、２６とが形成され、上に外側終結層３０を有することができる。
図７に示すように、代替の実施形態において、第１ハーフスタック１５の第１層は、フィーチャ層１６であってよい。この方法において、奇数の導電層（１６、１６’、１６”、２６、２６’）および偶数の絶縁ビア層（１８、１８’、２８、２８’）が形成される。
このような構造体は、（ｘ）（Ｃ）のサブステップ（ｉ）で堆積されたシード層にフォトレジストの層を塗布するステップ、（ｘｉ）フィーチャのパターンを形成するために、フォトレジストの層を露光し現像するステップ、（ｘｉｉ）中実の銅フィーチャの第１の層を形成するために、フォトレジスト層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、（ｘｉｉｉ）フォトレジストの第１の層を剥離するステップ、（ｘｉｖ）フォトレジストの第２の層を塗布するステップ、（ｘｖ）ビアのパターンを形成するために、フォトレジストの第２の層を露光し現像するステップ、（ｘｖｉ）銅ビアの層を形成するために、ビアのパターン内に銅を堆積するステップ、（ｘｖｉｉ）フォトレジストの第２の層を剥離し、銅フィーチャ、銅ビアおよび銅シード層を露出するステップ、（ｘｖｉｉｉ）露出した銅シード層を除去するステップ、（ｘｉｘ）露出した接着金属層を除去するステップ、および（ｘｘ）露出した銅フィーチャおよびビアの上にポリマー絶縁材料層を塗布するステップによって積み上げることができる。
第２ハーフスタックは、必要に応じて変更を加えられ、さらに第１ハーフスタックと同様の方法で、以下のステップによって付加的フィーチャ層およびビアを形成することによって積み上げることができる。
（Ｉｖｉｉｉ）接着金属の層を堆積するステップ、
（Ｉｉｘ）その上に銅の第２シード層を堆積するステップ、
（Ｉｘ）銅の第２シード層の上にフォトレジストの第２の層を塗布するステップ、
（Ｉｘｉ）フィーチャのパターンを形成するために、フォトレジストの第２の層を露光し現像するステップ、
（Ｉｘｉｉ）銅フィーチャの第１の層を形成するために、フォトレジストの第２の層内のフィーチャのパターン内に銅をパターン電気めっきするステップ、
（Ｉｘｉｉｉ）フォトレジストの第２の層を除去するステップ、
（Ｉｘｉｖ）フォトレジストの第３の層を塗布するステップ、
（Ｉｘｖ）ビアの第２のパターンを形成するために、第３のフォトレジスト層を露光し現像するステップ、
（Ｉｘｖｉ）銅ビアの第２の層を形成するために、ビアの第２のパターン内に銅を堆積するステップ、
（Ｉｘｖｉｉ）フォトレジストの第３の層を剥離し、銅フィーチャ、銅ビアの第２の層および第２の銅シード層を露出するステップ、
（Ｉｘｖｉｉｉ）露出した銅の第２シード層を除去するステップ、
（Ｉｘｉｘ）接着金属の第１の層を除去するステップおよび
（Ｉｘｘ）露出した銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第２の層を塗布するステップ。
両実施形態において、ステップ（Ｃ）および（Ｉ）は、より複雑な多層スタックを構築するために、ステップ（ｖｉｉ）から（ｘｘ）および（Ｉｖｉｉ）から（Ｉｘｘ）をそれぞれ１回以上繰り返すことによって、別のフィーチャおよびビアの層を形成するステップを含めることができる。
したがって、図６および図７にそれぞれ３つおよび４つの絶縁層スタックが示されるが、基板上に第１ハーフスタックが積み上げられ、次いでこの基板が除去され、第２ハーフスタックが第１スタックの下層の露出した底部面に積み上げられる多層構造体を形成する方法には、本質的に順応性があることを理解されたい。両方のハーフスタック内に同数の絶縁ポリマー層がある限り、異なる層を硬化する際に生じる縮み応力は互いに打ち消されるため高度な平坦性が実現され、上記に記載され図５に示される方法は、所望するレイアップによって若干修正されてよい。
さらに、この方法で形成された新規の基板構造体は、完全に対称である必要はなく、ほぼ対称にすぎないことを理解されたい。第１および第２のハーフスタックは、歪みのリスクは生じないがわずかに異なる。
スタック全体が形成された後、終結段階に関する種々の材料および処理方法がある。図８および９を参照すると、このような終結方法の１つは、以下のステップによって、導電層１６’、２６”をスタックされた構造体の外部面（頂部および底部）に付加するステップを含む。（ｍ）基板の両面を機械研削、化学機械研磨（ＣＭＰ）、またはドライエッチングによって薄くするステップ、（ｎ）スタックされた構造体の外側の層に外側接着金属表面層１９’２９”を堆積するステップ、（ｏ）外部接着金属表面層の上に外側銅シード層１１’、２１”を堆積するステップ、（ｐ）最上層の銅シード層１１’２１”にフォトレジスト層を塗布するステップ、（ｑ）パターン形成された構造体を形成するためにフォトレジスト層を露光し現像するステップ、（ｒ）パターン形成された構造体１６’、２６”内に銅導体およびパッドを堆積するステップ、（ｓ）銅構造体を残すために、これらの外側のフォトレジスト層を除去するステップ、（ｔ）外側接着層１９’２９”および銅シード層１１’２１”を除去するステップ、（ｕ）ソルダマスク層４０を塗布するステップ、（ｖ）銅パッド１６’２６”を露出するために、ソルダマスク層４０を選択的に除去するステップ、および（ｗ）ニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガム、または耐変色性有機材料のリストから選択される保護コーティング５０によって露出した銅パッド１６’、２６”を終結させるステップ。結果として生じる構造体を図９に示す。
図９は図７の構造体を示し、必要に応じて変更を加えられ、ソルダマスク層４０が、粒子フィラーを備えるポリマーマトリクスの外側絶縁層１４’、２４’を覆い、ＩＣおよび／またはパッシブ要素組立体用に、ワイヤボンド可能なおよび／またははんだ付け可能な終結部５０によって終結される銅接触部１６’、２６”を有する。
他の終結方法が可能である。図１０を参照すると、いわゆる「プリントエッチ」法を使用して、スタックされた構造体の外部面に終結層を付加することができる。図７に示す構造体の最上層で銅ビアを露出するために基板を薄くした後、「プリントエッチ」法は、以下のように構成される。まず露出したビアの上に接着金属層を堆積する、要求される厚みまで片側にパネル電気めっきする、あるいは銅層を堆積する、次にさらにフォトレジスト層が塗布され現像され、露出した銅を選択的にエッチング除去し、フォトレジスト層の下の銅導体およびパッドを残してフォトレジスト層が剥離される。図８の方法によって、外側接着層および銅シード層が除去され、ソルダマスク層がスタックの両側に塗布され、銅パッドを露出するために選択的に除去され、最終的にニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガムのコーティング、または利用可能な有機抗変色性仕上げが施される。
導体層がエッチングされる際縦長の銅ビア（ピラー）をカバーし保護する問題によって、「プリントエッチ」法は基板の内部構造を形成するには実用的ではなく、実際には終結層を付加する場合にのみ適用可能であることに留意されたい。
上記に記載の終結処理の方法は、例示の目的のみであることを理解されたい。本発明の範囲を超えない限り、従来技術の他の終結プロセスおよび構造体で代替することができる。
ポリマー絶縁層の対称的なレイアップを有する自立式多層基板を形成することによって、ポリマーの収縮に起因する残留応力が軽減され、高度の平坦性によって、本発明の多層基板はＩＣとプリント回路基板の間の媒介として使用され、両方を良好に接触させることが可能になる。
上記に記載したように、多層基板は、高い導電性を有し導電経路として機能する導電層と、絶縁体として機能する絶縁層とを交互に並べて構成される。しかしながら、導電層は抵抗、層内キャパシタ、インダクタなどを含むことがあることを理解されたい。一般にポリマー絶縁層は、ブレークスルー電圧に対する高い抵抗を実現するように選択される。いくつかの実施形態において、絶縁層の比誘電率およびその物理的寸法は、所望の容量効果が得られるように選択される。
したがって当業者は、本発明は上記に示され記載されるものに特に限定されないことを理解するであろう。むしろ、本発明の範囲は添付の特許請求の範囲によって定義され、上記の記載を読めば当業者が思いつくであろう上記に記載の多様な機能の組み合わせ、および補助的組み合わせを共に含み、ならびにその変形形態および修正形態を含む。
特許請求の範囲の中の用語「備える」（ｃｏｍｐｒｉｓｅ）、およびその変化形“備える”（ｃｏｍｐｒｉｓｅｓ）（ｃｏｍｐｒｉｓｉｎｇ）などは、記載される構成要素が包含されるが、一般にその他の構成要素を除外するものではないことを示している。
従来技術のワイヤボンド法によるＩＣＢＧＡパッケージ構造体の概略断面図である。 従来技術のフリップチップＢＧＡパッケージ構造体の概略断面図である。 従来技術の典型的な有機フリップチップＢＧＡ（ＦＣＢＧＡ）基板タイプの支持構造体の概略断面図である。 本発明の製造技法のプロセスステップを示すフローチャートである。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 図４のステップ４（Ａ）から４（Ｌ）によって生成される構造体の概略図である。 ポリマーマトリクスの絶縁層と導電銅の交互の層を積み上げるプロセス、すなわち図４のステップ（Ｃ）を示すフローチャートである。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図５のステップによって生成される構造体の概略図である。 図４に示す方法によって製造することができる１つの新規の支持構造体の概略断面図である。 図４に示す方法を採用することによって製造することができる第２の新規の支持構造体の概略断面図である。 銅ビアに終結部を付加するステップ、すなわち図４のステップ（Ｌ）のための１つの終結方法を示すフローチャートである。 図８によって終結した図７の構造体を示す図である。 銅ビアに終結部を付加するステップ、すなわち図４のステップ（Ｌ）のための第２の終結方法を示すフローチャートである。

Claims (28)

  1. （Ａ）第１ベース層を選択するステップと、
    （Ｂ）前記第１ベース層の上に第１エッチング液レジストバリア層を堆積するステップと、
    （Ｃ）絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第１ハーフスタックを積み上げるステップと、
    （Ｄ）前記第１のハーフスタックの上に第２ベース層を付加するステップと、
    （Ｅ）前記第２ベース層にフォトレジストの保護コーティングを塗布するステップと、
    （Ｆ）前記第１ベース層をエッチング除去するステップと、
    （Ｇ）前記フォトレジストの保護コーティングを除去するステップと、
    （Ｈ）前記第１エッチング液レジストバリア層を除去するステップと、
    （Ｉ）第１ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第２ハーフスタックを積み上げるステップと、
    （Ｊ）導電層と絶縁層とを交互に並べた前記第２ハーフスタックの上に絶縁層を塗布するステップと、
    （Ｋ）前記第２ベース層を除去するステップと
    によってフルスタックを形成するステップを含み、
    前記絶縁層の少なくとも１つが、テフロン（登録商標）、テフロン（登録商標）誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、およびそれらの混合物などの熱可塑性、熱硬化性、およびそれらの混合物のリストから選択されるポリマー樹脂を備え、
    前記絶縁層の少なくとも１つがさらに、
    （ａ）０．５ミクロンから５ミクロンの平均粒子サイズ、および１５から３０重量パーセントの微粒子を有する無機粒子フィラーと、
    （ｂ）クロスプライ構造、織物マット、および不規則に配向された短繊維のリストから選択される構造で構成される有機繊維およびガラス繊維のリストから選択される繊維と
    の少なくとも１つを備えることを特徴とする電子基板を形成する方法。
  2. （Ａ）第１ベース層を選択するステップと、
    （Ｂ）前記第１ベース層の上に第１エッチング液レジストバリア層を堆積するステップと、
    （Ｃ）絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第１ハーフスタックを積み上げるステップと、
    （Ｄ）前記第１のハーフスタックの上に第２ベース層を付加するステップと、
    （Ｅ）前記第２ベース層にフォトレジストの保護コーティングを塗布するステップと、
    （Ｆ）前記第１ベース層をエッチング除去するステップと、
    （Ｇ）前記フォトレジストの保護コーティングを除去するステップと、
    （Ｈ）前記第１エッチング液レジストバリア層を除去するステップと、
    （Ｉ）第１ハーフスタックとほぼ対称のレイアップを有し、絶縁層を貫通するビアによって接続された導電層と絶縁層とを交互に並べた第２ハーフスタックを積み上げるステップと、
    （Ｊ）導電層と絶縁層とを交互に並べた前記第２ハーフスタックの上に絶縁層を塗布するステップと、
    （Ｋ）前記第２ベース層を除去するステップと
    によってフルスタックを形成するステップを含み、
    ステップ（Ｃ）が、以下の
    （ｉ）銅シード層を堆積するステップと、
    （ｉｉ）前記銅シード層の上に第１フォトレジスト層を塗布するステップと、
    （ｉｉｉ）パターン形成するために、前記第１フォトレジスト層を露光し現像するステップと、
    （ｉｖ） 第１銅ビア層を形成するために、前記パターン内に銅をパターン電気めっきするステップと、
    （ｖ） 前記フォトレジスト層を剥離するステップと、
    （ｖｉ） 第１ポリマー絶縁材料層を塗布するステップと、
    （ｖｉｉ）第１銅ビア層を露出するために、前記ポリマー絶縁材料層を薄くするステップと、
    （ｖｉｉｉ） 第１接着金属層を堆積するステップと、
    （ｉｘ） 第２銅シード層を堆積するステップと、
    （ｘ） 前記第２シード層の上に第２フォトレジスト層を塗布するステップと、
    （ｘｉ） フィーチャのパターンを形成するために前記第２フォトレジスト層を露光し現像するステップと、
    （ｘｉｉ） 第１銅フィーチャ層を形成するために、第２フォトレジスト層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
    （ｘｉｉｉ） 前記第２フォトレジスト層を剥離するステップと、
    （ｘｉｖ）第３フォトレジスト層を塗布するステップと、
    （ｘｖ） 第２ビアパターンを形成するために、前記第３のフォトレジスト層を露光し現像するステップと、
    （ｘｖｉ） 第２銅ビア層を形成するために、第２ビアパターン内に銅を堆積させるステップと、
    （ｘｖｉｉ） 第３フォトレジストを剥離し、前記銅フィーチャ、第２銅ビアおよび第２銅シード層を露出するステップと、
    （ｘｖｉｉｉ）露出した前記第２銅シード層を除去するステップと、
    （ｘｉｘ） 前記第１接着金属層を除去するステップと、
    （ｘｘ） 露出した前記銅フィーチャおよびビアの上に第２ポリマー絶縁材料層を塗布するステップとのサブステップを含み、
    ステップ（Ｉ）が以下の
    （Ｉｉｉ）（Ｃ）のサブステップ（ｉ）で堆積された銅シード層の上にフォトレジスト層を塗布するステップと、
    （Ｉｉｉｉ）ビアのパターンを形成するために、前記フォトレジストの層を露光し現像するステップと、
    （Ｉｉｖ）銅ビアの第１の層を形成するために、ビアの前記パターン内に銅をパターン電気めっきするステップと、
    （Ｉｖ）前記フォトレジストの第１の層を剥離するステップと、
    （Ｉｖｉ）ポリマー絶縁材料の第１の層を塗布するステップと、
    （Ｉｖｉｉ）銅ビアの第１の層を露出するために、前記ポリマー絶縁材料の層を薄くするステップと、
    （Ｉｖｉｉｉ）接着金属の第１の層を堆積するステップと、
    （Ｉｉｘ）銅の第２シード層を堆積するステップと、
    （Ｉｘ）前記銅の第２シード層の上にフォトレジストの第２の層を塗布するステップ、
    （Ｉｘｉ）フィーチャのパターンを形成するために、前記フォトレジストの第２の層を露光し現像するステップと、
    （Ｉｘｉｉ）銅フィーチャの第１の層を形成するために、フォトレジストの第２の層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
    （Ｉｘｉｉｉ）前記フォトレジストの第２の層を剥離するステップと、
    （Ｉｘｉｖ）フォトレジストの第３の層を塗布するステップと、
    （Ｉｘｖ）ビアの第２のパターンを形成するために前記第３のフォトレジスト層を露光し現像するステップと、
    （Ｉｘｖｉ）銅ビアの第２の層を形成するために、ビアの第２のパターン内に銅を堆積させるステップと、
    （Ｉｘｖｉｉ）前記フォトレジストの第３の層を剥離し、前記銅フィーチャ、銅ビアの第２の層および銅の第２シード層を露出するステップと、
    （Ｉｘｖｉｉｉ）露出した前記銅の第２シード層を除去するステップと、
    （Ｉｘｉｘ） 前記接着金属の第１の層を除去するステップと、
    （Ｉｘｘ） 露出した前記銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第２の層を塗布するステップと
    のサブステップを含み、
    第１ハーフスタックおよび前記第２ハーフスタックが、サブステップ（ｖｉｉ）から（ｘｘ）を１回以上繰り返すサブステップ（ｘｘｉ）をさらに含むステップ（Ｃ）と、サブステップ（Ｉｖｉｉ）から（Ｉｘｘ）を１回以上繰り返すサブステップ（Ｉｘｘｉ）をさらに含むステップ（Ｉ）とによって積み上げられる別の層を備えることを特徴とする電子基板を形成する方法。
  3. 外部面上でビアの端部を露出するステップと、前記ビアの端部に終結部を付加するステップとによってフルスタックを終結するステップ（Ｌ）をさらに含む、請求項１または２に記載の方法。
  4. 前記第２ベース層が金属を備え、第２ベース層を付加するステップ（Ｄ）が、前記第２ベース層の片側に絶縁ポリマー層を塗布するステップと、前記第２ベース層の絶縁ポリマー層が上に塗布された側を前記第１スタックに接触させるステップと、前記ベース層を前記第１ハーフスタックに加熱プレスラミネートするステップとを含む、請求項１または２に記載の方法。
  5. 前記第１ベース層が銅または銅合金で形成され、第１ベース層をエッチング除去するステップ（Ｆ）が、銅エッチング液を使用して行われる、請求項１または２に記載の方法。
  6. ステップ（Ｂ）の前記バリア層が少なくとも０．１ミクロンの厚みまで堆積される、請求項１または２に記載の方法。
  7. ステップ（Ｂ）の前記バリア層が１ミクロンを超えない厚みまで堆積される、請求項１または２に記載の方法。
  8. ステップ（Ｂ）の前記バリア層が、タンタル、タングステン、チタニウム、チタニウム−タンタル合金、ニッケル、スズ、鉛およびスズ−鉛合金のリストから選択される金属を備え、前記堆積するステップがスパッタリングを含む、または前記バリア層がニッケル、スズ、鉛、およびスズ−鉛合金のリストから選択される金属を備え、前記堆積するステップが電気めっき法および無電解めっき法のリストから選択されたプロセスによるものである、請求項１または２に記載の方法。
  9. ステップ（Ｃ）および（Ｉ）で積み上げられた導電層および配線ビアが、電気めっき法および無電解めっき法のリストから選択される技術を利用して堆積された銅を備える、請求項１または２に記載の方法。
  10. 第１ベース層をエッチング除去するステップ（Ｆ）がウェットエッチプロセスを使用し、ステップ（Ｂ）で形成された前記バリア層がエッチストップとして作用する、請求項１または２に記載の方法。
  11. ステップ（Ｂ）で形成されたバリア層がタンタルを備え、第１ベース層をエッチング除去するステップ（Ｆ）のエッチプロセスが、高温の水酸化アンモニウムの溶液に前記第１ベース層を曝すステップを含む、請求項１または２に記載の方法。
  12. ステップ（Ｂ）で形成されたバリア層が、タンタル、チタニウムまたはタングステンを備え、第１バリア層を除去するステップ（Ｈ）が、１：１から３：１の比率でＣＦ４とアルゴンを有するＣＦ４とアルゴンとの混合物を使用してプラズマエッチングするステップを含む、請求項１に記載の方法。
  13. ステップ（Ｃ）が、以下の
    （ｉ）銅シード層を堆積するステップと、
    （ｉｉ）前記銅シード層の上に第１フォトレジスト層を塗布するステップと、
    （ｉｉｉ）パターン形成するために、前記第１フォトレジスト層を露光し現像するステップと、
    （ｉｖ） 第１銅ビア層を形成するために、前記パターン内に銅をパターン電気めっきするステップと、
    （ｖ） 前記フォトレジスト層を剥離するステップと、
    （ｖｉ） 第１ポリマー絶縁材料層を塗布するステップと、
    （ｖｉｉ）第１銅ビア層を露出するために、前記ポリマー絶縁材料層を薄くするステップと、
    （ｖｉｉｉ） 第１接着金属層を堆積するステップと、
    （ｉｘ） 第２銅シード層を堆積するステップと、
    （ｘ） 前記第２シード層の上に第２フォトレジスト層を塗布するステップと、
    （ｘｉ） フィーチャのパターンを形成するために前記第２フォトレジスト層を露光し現像するステップと、
    （ｘｉｉ） 第１銅フィーチャ層を形成するために、第２フォトレジスト層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
    （ｘｉｉｉ） 前記第２フォトレジスト層を剥離するステップと、
    （ｘｉｖ）第３フォトレジスト層を塗布するステップと、
    （ｘｖ） 第２ビアパターンを形成するために、前記第３のフォトレジスト層を露光し現像するステップと、
    （ｘｖｉ） 第２銅ビア層を形成するために、第２ビアパターン内に銅を堆積させるステップと、
    （ｘｖｉｉ） 第３フォトレジストを剥離し、前記銅フィーチャ、第２銅ビアおよび第２銅シード層を露出するステップと、
    （ｘｖｉｉｉ）露出した前記第２銅シード層を除去するステップと、
    （ｘｉｘ） 前記第１接着金属層を除去するステップと、
    （ｘｘ） 露出した前記銅フィーチャおよびビアの上に第２ポリマー絶縁材料層を塗布するステップと
    のサブステップを含む、請求項１に記載の方法。
  14. ステップ（Ｉ）が以下の
    （Ｉｉｉ）（Ｃ）のサブステップ（ｉ）で堆積された銅シード層の上にフォトレジスト層を塗布するステップと、
    （Ｉｉｉｉ）ビアのパターンを形成するために、前記フォトレジストの層を露光し現像するステップと、
    （Ｉｉｖ）銅ビアの第１の層を形成するために、ビアの前記パターン内に銅をパターン電気めっきするステップと、
    （Ｉｖ）前記フォトレジストの第１の層を剥離するステップと、
    （Ｉｖｉ）ポリマー絶縁材料の第１の層を塗布するステップと、
    （Ｉｖｉｉ）銅ビアの第１の層を露出するために、前記ポリマー絶縁材料の層を薄くするステップと、
    （Ｉｖｉｉｉ）接着金属の第１の層を堆積するステップと、
    （Ｉｉｘ）銅の第２シード層を堆積するステップと、
    （Ｉｘ）前記銅の第２シード層の上にフォトレジストの第２の層を塗布するステップ、
    （Ｉｘｉ）フィーチャのパターンを形成するために、前記フォトレジストの第２の層を露光し現像するステップと、
    （Ｉｘｉｉ）銅フィーチャの第１の層を形成するために、フォトレジストの第２の層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
    （Ｉｘｉｉｉ）前記フォトレジストの第２の層を剥離するステップと、
    （Ｉｘｉｖ）フォトレジストの第３の層を塗布するステップと、
    （Ｉｘｖ）ビアの第２のパターンを形成するために前記第３のフォトレジスト層を露光し現像するステップと、
    （Ｉｘｖｉ）銅ビアの第２の層を形成するために、ビアの第２のパターン内に銅を堆積させるステップと、
    （Ｉｘｖｉｉ）前記フォトレジストの第３の層を剥離し、前記銅フィーチャ、銅ビアの第２の層および銅の第２シード層を露出するステップと、
    （Ｉｘｖｉｉｉ）露出した前記銅の第２シード層を除去するステップと、
    （Ｉｘｉｘ） 前記接着金属の第１の層を除去するステップと、
    （Ｉｘｘ） 露出した前記銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第２の層を塗布するステップと
    のサブステップを含む、請求項１３に記載の方法。
  15. ステップ（Ｃ）が、導電層から積み上げられ、以下の
    （ｉ）銅シード層を堆積するステップと、
    （ｉｉ）前記銅シード層の上に第１フォトレジスト層を塗布するステップと、
    （ｉｉｉ）パターンを形成するために、前記第１フォトレジスト層を露光し現像するステップと、
    （ｘｉｉ） 第１銅フィーチャ層を形成するために、第１フォトレジスト層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
    （ｘｉｉｉ） 第１フォトレジスト層を剥離するステップと、
    （ｘｉｖ）第２フォトレジスト層を堆積するステップと、
    （ｘｖ） ビアパターンを形成するために、前記第２のフォトレジスト層を露光し現像するステップと、
    （ｘｖｉ） 銅ビア層を形成するために、ビアパターン内に銅を堆積するステップと、
    （ｘｖｉｉ） 第２フォトレジスト層を剥離し、銅フィーチャ、第２銅ビアおよび第２銅シード層を露出するステップと、
    （ｘｖｉｉｉ）露出した前記第２銅シード層を除去するステップと、
    （ｘｘ） 露出した前記銅フィーチャおよびビアの上にポリマー絶縁材料層を塗布するステップと
    のサブステップを含む、請求項１に記載の方法。
  16. 第１ハーフスタックおよび前記第２ハーフスタックが、サブステップ（ｖｉｉ）から（ｘｘ）を１回以上繰り返すサブステップ（ｘｘｉ）をさらに含むステップ（Ｃ）と、サブステップ（Ｉｖｉｉ）から（Ｉｘｘ）を１回以上繰り返すサブステップ（Ｉｘｘｉ）をさらに含むステップ（Ｉ）とによって積み上げられる別の層を備える、請求項１４に記載の方法。
  17. ステップ（Ｉ）が以下の
    （Ｉｉｉ）（Ｃ）のサブステップ（ｉ）で堆積された銅シード層の上にフォトレジスト層を塗布するステップと、
    （Ｉｉｉｉ）ビアのパターンを形成するために、前記フォトレジストの層を露光し現像するステップと、
    （Ｉｉｖ）銅ビアの第１の層を形成するために、ビアの前記パターン内に銅をパターン電気めっきするステップと、
    （Ｉｖ）前記フォトレジストの第１の層を剥離するステップと、
    （Ｉｖｉ）ポリマー絶縁材料の第１の層を塗布するステップと、
    （Ｉｖｉｉ）銅ビアの第１の層を露出するために、前記ポリマー絶縁材料の層を薄くするステップと、
    （Ｉｖｉｉｉ）接着金属の第１の層を堆積するステップと、
    （Ｉｉｘ）銅の第２シード層を堆積するステップと、
    （Ｉｘ）前記銅の第２シード層の上にフォトレジストの第２の層を塗布するステップ、
    （Ｉｘｉ）フィーチャのパターンを形成するために、前記フォトレジストの第２の層を露光し現像するステップと、
    （Ｉｘｉｉ）銅フィーチャの第１の層を形成するために、フォトレジストの第２の層内のフィーチャの前記パターン内に銅をパターン電気めっきするステップと、
    （Ｉｘｉｉｉ）前記フォトレジストの第２の層を剥離するステップと、
    （Ｉｘｉｖ）フォトレジストの第３の層を塗布するステップと、
    （Ｉｘｖ）ビアの第２のパターンを形成するために前記第３のフォトレジスト層を露光し現像するステップと、
    （Ｉｘｖｉ）銅ビアの第２の層を形成するために、ビアの第２のパターン内に銅を堆積させるステップと、
    （Ｉｘｖｉｉ）前記フォトレジストの第３の層を剥離し、前記銅フィーチャ、銅ビアの第２の層および銅の第２シード層を露出するステップと、
    （Ｉｘｖｉｉｉ）露出した前記銅の第２シード層を除去するステップと、
    （Ｉｘｉｘ） 前記接着金属の第１の層を除去するステップと、
    （Ｉｘｘ） 露出した前記銅フィーチャおよび銅ビアの上にポリマー絶縁材料の第２の層を塗布するステップと
    のサブステップを含み、
    第１ハーフスタックが、サブステップ（ｖｉｉ）から（ｘｉｘ）を１回以上繰り返すサブステップ（ｘｘ）をさらに含むステップ（Ｃ）による別の層を備え、前記第２ハーフスタックが、サブステップ（Ｉｖｉｉ）から（Ｉｘｉｘ）を１回以上繰り返すサブステップ（Ｉｘｘ）をさらに含むステップ（Ｉ）による別の層を備える、請求項１５に記載の方法。
  18. 前記接着金属がチタニウム、クロムおよびニッケル−クロム合金のリストから選択される、請求項１３または２に記載の方法。
  19. その下の銅を露出するために絶縁材料を薄くするサブステップが、ドライエッチング、機械研削、化学機械研磨（ＣＭＰ）、それらの組み合わせおよび２段階のプロセスのリストから選択されるプロセスによって薄くするステップを含む、請求項１３または２に記載の方法。
  20. 銅表面からポリマースミアを除去するために、薄くするステップの後の洗浄ステップをさらに含む、請求項１８に記載の方法。
  21. 前記絶縁層の少なくとも１つが、テフロン（登録商標）、テフロン（登録商標）誘導体、ビスマレイミドトリアジン樹脂、エポキシ樹脂、ポリイミド樹脂、およびそれらの混合物などの熱可塑性、熱硬化性、およびそれらの混合物のリストから選択されるポリマー樹脂を備える、請求項２に記載の方法。
  22. 前記絶縁層の少なくとも１つが、加熱プレスラミネーションプロセスによって銅層とビアの上、銅層の上、またはビアの上に塗布されるプリプレグとして設けられる、請求項２１に記載の方法。
  23. 外部面の上に終結層を付加するステップ（Ｌ）が、
    （ｍ）最上層内で銅ビアを露出させるために、基板を薄くするステップと、
    （ｎ）露出した銅ビアの上に外側接着金属層を堆積するステップと、
    （ｏ）前記外側接着金属層の上に外側銅シード層を堆積するステップと、
    （ｐ）前記外側銅シード層の上に外側フォトレジスト層を塗布するステップと、
    （ｑ）パターン形成された構造体を形成するために、外側フォトレジスト層を露光し現像するステップと、
    （ｒ）銅導体およびパッドを形成するために、前記パターン形成された構造体の中に銅を堆積するステップと、
    （ｓ）前記外側フォトレジスト層を除去するステップと、
    （ｔ）前記外側接着層および外側銅シード層を除去するステップと、
    （ｕ）前記スタックの両側にソルダマスク層を塗布するステップと、
    （ｖ）銅パッドを露出するためにソルダマスクを選択的に除去するステップと、
    （ｗ）ニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金およびアマルガム、および耐変色性仕上げのリストから選択される最終コーティングを塗布するステップとのサブステップを含む、請求項３に記載の方法。
  24. 外部面に終結層を付加するステップ（Ｌ）が、
    （ｍ）最上層で銅ビアを露出させるために基板を薄くするステップと、
    第１：外側接着金属層を堆積するステップと、
    第２：所望の厚みまで外側銅層を堆積するステップと、
    第３：外側フォトレジスト層を塗布し現像するステップと、
    第４：外側銅層を選択的にエッチング除去し、これにより外側接着金属層を露出し、銅導体およびパッドを形成するステップと、
    第５：前記外側フォトレジスト層を剥離するステップと、
    第６：露出した外側接着層および銅シード層を除去するステップと、
    第７：前記スタックの両側にソルダマスク層を塗布するステップと、
    第８：前記銅パッドを露出するためにソルダマスクを選択的に除去するステップと、
    第９：ニッケル、金、スズ、鉛、銀、パラジウムならびにそれらの合金またはアマルガム、および耐変色性仕上げのリストから選択される最終コーティングを塗布するステップとのサブステップを含む、請求項３に記載の方法。
  25. 請求項１から２４のいずれか１項に記載の方法によって形成される電子基板。
  26. 金属材料を備える導電層と、ポリマーマトリクス材料を備える絶縁層を交互に並べたほぼ対称的なレイアップを有し、前記導電層を接続するために前記絶縁層を貫通して中実の金属ビアが設けられ、構造体がほぼ平坦で自立している、多層のコアレス積層を備える請求項２５に記載の電子基板。
  27. 以下の
    （Ｉ）前記導電層が銅から形成され、前記絶縁層がポリマーマトリクス材料から形成される、
    （ＩＩ）少なくとも１つの絶縁層が、１５％から３０％重量パーセントの粒子フィラーをさらに備える、および
    （ＩＩＩ）少なくとも１つの絶縁層が繊維をさらに有する
    限定の少なくとも１つの限定を有する、請求項２５に記載の電子基板。
  28. 集積回路をプリント配線板に配線するための配線構造体として構築される、請求項２５に記載の電子基板。
JP2008535188A 2005-10-11 2006-10-15 新規の集積回路支持構造体およびその製造 Active JP5290761B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IL171378A IL171378A (en) 2005-10-11 2005-10-11 Integrated circuit support structures and the fabrication thereof
IL171378 2005-10-11
PCT/IL2006/001186 WO2007043056A2 (en) 2005-10-11 2006-10-15 Novel integrated circuit support structures and the fabrication thereof

Publications (2)

Publication Number Publication Date
JP2009512212A JP2009512212A (ja) 2009-03-19
JP5290761B2 true JP5290761B2 (ja) 2013-09-18

Family

ID=37911507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008535188A Active JP5290761B2 (ja) 2005-10-11 2006-10-15 新規の集積回路支持構造体およびその製造

Country Status (6)

Country Link
US (1) US7635641B2 (ja)
JP (1) JP5290761B2 (ja)
KR (1) KR100983320B1 (ja)
CN (1) CN101496227B (ja)
IL (1) IL171378A (ja)
WO (1) WO2007043056A2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2009140524A2 (en) * 2008-05-15 2009-11-19 Interplex Industries, Inc. Tin-silver compound coating on printed circuit boards
TWI393516B (zh) * 2009-06-01 2013-04-11 Unimicron Technology Crop 印刷電路板的製造方法
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
CN102097359B (zh) * 2009-12-10 2013-03-27 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
US8278214B2 (en) 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8598698B1 (en) * 2010-07-21 2013-12-03 Altera Corporation Package substrate with an embedded stiffener
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
KR101167429B1 (ko) * 2010-10-11 2012-07-19 삼성전기주식회사 반도체 패키지의 제조방법
CN102548216B (zh) * 2010-12-09 2015-03-25 北大方正集团有限公司 制作起始层芯板的方法
TWI436464B (zh) * 2011-01-13 2014-05-01 日月光半導體製造股份有限公司 半導體封裝、基板及基板製造方法
JP5861262B2 (ja) 2011-03-26 2016-02-16 富士通株式会社 回路基板の製造方法及び電子装置の製造方法
KR20140147091A (ko) * 2012-03-26 2014-12-29 어드반팩 솔루션스 피티이 엘티디 반도체 패키징용 다층 기판
TW201344852A (zh) * 2012-04-20 2013-11-01 Shamrock Optronics Co Ltd 軟性陶瓷基板
US9144150B2 (en) 2012-04-20 2015-09-22 Xilinx, Inc. Conductor structure with integrated via element
US9282646B2 (en) * 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
US9440135B2 (en) 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US9269593B2 (en) 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US8816218B2 (en) * 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
US9185793B2 (en) * 2012-05-30 2015-11-10 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with through thickness coaxial structures
US9312593B2 (en) * 2012-05-30 2016-04-12 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with novel transmission lines
US9161461B2 (en) 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
US9137905B2 (en) * 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
US8997342B2 (en) * 2012-10-15 2015-04-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabrication, a multilayer electronic structure and structures in accordance with the method
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
US8866286B2 (en) 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US20170061992A1 (en) * 2015-08-31 2017-03-02 HGST Netherlands B.V. Multi-layer studs for advanced magnetic heads and high head density wafers
CN105934075A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板组件及具有其的移动终端
WO2018116477A1 (ja) * 2016-12-22 2018-06-28 三井金属鉱業株式会社 多層配線板の製造方法
US11037802B2 (en) 2016-12-28 2021-06-15 Intel Corporation Package substrate having copper alloy sputter seed layer and high density interconnects
TWI660225B (zh) * 2017-04-21 2019-05-21 Asm Technology Singapore Pte Ltd 製作在可佈線襯底上的顯示面板
CN109830470B (zh) * 2017-11-23 2023-11-24 比亚迪半导体股份有限公司 智能功率模块
US10888001B2 (en) * 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
CN110010476A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种系统级封装结构中的新型电镀填孔工艺
US10985129B2 (en) 2019-04-15 2021-04-20 International Business Machines Corporation Mitigating cracking within integrated circuit (IC) device carrier
US11545455B2 (en) 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
CN111918481B (zh) * 2020-06-05 2022-01-04 江西一诺新材料有限公司 一种实现lcp多层板任意层导通的工艺方法
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法
US12512383B2 (en) 2021-04-06 2025-12-30 Infineon Technologies Ag Semiconductor package mounting platform with integrally formed heat sink
KR20230067984A (ko) 2021-11-10 2023-05-17 (주)티에스이 극미세 비아를 포함하는 다층 회로 기판의 제조 방법 및 이에 의해 제조된 다층 회로 기판
CN115268213B (zh) * 2022-08-03 2026-02-27 清华大学 一种光学组件的加工方法及光学组件
CN117613001A (zh) * 2023-11-30 2024-02-27 上海玻芯成微电子科技有限公司 一种芯片的制作方法及其芯片
WO2025174158A1 (ko) * 2024-02-16 2025-08-21 엘지이노텍 주식회사 안테나 기판 및 이를 포함하는 안테나 기판 모듈
CN118493653B (zh) * 2024-07-16 2024-09-20 成都深地领航能源科技有限公司 一种用于在200℃抗闩锁效应的工艺
WO2026083766A1 (ja) * 2024-10-16 2026-04-23 日産化学株式会社 配線基板の製造方法
CN119922844B (zh) * 2025-04-02 2025-09-19 惠州市兴顺和电子有限公司 一种多层立体堆叠线路板及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JPH07147483A (ja) * 1993-09-30 1995-06-06 Ibiden Co Ltd プリント配線板及びその製造方法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP3417544B2 (ja) * 1997-06-17 2003-06-16 矢崎総業株式会社 同軸ケーブル用コンタクト
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR100906931B1 (ko) * 1998-02-26 2009-07-10 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
US6089920A (en) * 1998-05-04 2000-07-18 Micron Technology, Inc. Modular die sockets with flexible interconnects for packaging bare semiconductor die
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002111205A (ja) * 2000-07-27 2002-04-12 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
JP2004071700A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
US7317165B2 (en) * 2003-06-24 2008-01-08 Ngk Spark Plug Co., Ltd. Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate

Also Published As

Publication number Publication date
US7635641B2 (en) 2009-12-22
US20070082501A1 (en) 2007-04-12
CN101496227B (zh) 2012-01-25
CN101496227A (zh) 2009-07-29
JP2009512212A (ja) 2009-03-19
WO2007043056A2 (en) 2007-04-19
WO2007043056A3 (en) 2009-04-09
KR100983320B1 (ko) 2010-09-20
KR20080084800A (ko) 2008-09-19
IL171378A (en) 2010-11-30

Similar Documents

Publication Publication Date Title
JP5290761B2 (ja) 新規の集積回路支持構造体およびその製造
US7682972B2 (en) Advanced multilayer coreless support structures and method for their fabrication
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
JP5331958B2 (ja) 配線基板及び半導体パッケージ
KR101730344B1 (ko) 칩 패키지
CN100388467C (zh) 半导体封装及其制造方法以及半导体器件
TWI294678B (en) A method for manufacturing a coreless package substrate
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
TW200414835A (en) Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
TW201401961A (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
TWI423752B (zh) 多層無芯支撐結構的製作方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
CN102458045B (zh) 印刷电路板及其制造方法
TWI327367B (en) Semiconductor substrate structure and method for fabricating the same
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
US10356916B2 (en) Printed circuit board with inner layer and outer layers and method of manufacturing the same
CN104008978A (zh) 一种柔性封装基板制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130606

R150 Certificate of patent or registration of utility model

Ref document number: 5290761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250