JP5322467B2 - 表示装置の製造方法及びトランジスタを含む回路の製造方法 - Google Patents

表示装置の製造方法及びトランジスタを含む回路の製造方法 Download PDF

Info

Publication number
JP5322467B2
JP5322467B2 JP2008072639A JP2008072639A JP5322467B2 JP 5322467 B2 JP5322467 B2 JP 5322467B2 JP 2008072639 A JP2008072639 A JP 2008072639A JP 2008072639 A JP2008072639 A JP 2008072639A JP 5322467 B2 JP5322467 B2 JP 5322467B2
Authority
JP
Japan
Prior art keywords
layer
substrate
soi
insulating layer
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008072639A
Other languages
English (en)
Other versions
JP2008283171A (ja
JP2008283171A5 (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008072639A priority Critical patent/JP5322467B2/ja
Publication of JP2008283171A publication Critical patent/JP2008283171A/ja
Publication of JP2008283171A5 publication Critical patent/JP2008283171A5/ja
Application granted granted Critical
Publication of JP5322467B2 publication Critical patent/JP5322467B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板及びそれにより製造される表示装置に関する。特に貼り合わせＳＯＩ技術に関するものであって、ガラス等の絶縁表面を有する基板に単結晶若しくは多結晶の半導体層を接合させたＳＯＩ基板及び当該ＳＯＩ基板を用いて製造される表示装置に関する。
近年、ＶＬＳＩ技術が飛躍的な進歩を遂げる中で、高速化、低消費電力化を実現できるＳＯＩ構造が注目されている。この技術は、従来バルク単結晶シリコンで形成されていた電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の活性領域（チャネル形成領域）を、単結晶シリコン薄膜とする技術である。ＳＯＩ構造を用いてＭＯＳ型電界効果トランジスタを作製すると、従来のバルク単結晶シリコン基板を用いる場合よりも寄生容量を小さくでき、高速化に有利になることが知られている。
従来のＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウェハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウェハに薄い単結晶シリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する加熱処理を行うことに加え、酸化性雰囲気下での加熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃乃至１３００℃の還元性雰囲気下で加熱処理を行って接合強度を高める必要があるとされている。
ＳＯＩ基板を用いた半導体装置の一例として、本出願人によるものが知られている（特許文献２参照）。この場合にも、ＳＯＩ層において応力に起因する準位や欠陥を除去するために１０５０℃乃至１１５０℃の加熱処理が必要であることが開示されている。
国際公開第００／２４０５９号パンフレット 特開２０００−１２８６４号公報
従来のＳＯＩ基板の製造方法では、ＳＯＩ層の接合強度を強固なものとするために１０００℃以上の高温で加熱処理する必要があった。そのため、液晶パネル等の表示装置の製造に用いられるガラス基板のように、耐熱温度が６００℃程度の基板にＳＯＩ層を形成することが困難であった。仮に水素イオン注入剥離法でＳＯＩ層をガラス基板上に設けたとしても、高温の加熱処理を適用することができないために、ＳＯＩ層の接合強度が弱いといった問題があった。さらに、従来の水素イオン注入剥離法を利用したＳＯＩ基板は、１枚のシリコンウェハに対し１枚のシリコンウェハを貼りあわせてその内の１枚のシリコンウェハを薄膜化することによりＳＯＩ構造を得ていた。そのため、シリコンウェハの大きさに依存しており、大面積化を図ることは難しかった。
上記問題に鑑み、本発明はＳＯＩ基板の大面積化を図り、当該ＳＯＩ基板を用いた表示装置の製造の生産性を向上させることを目的の一とする。また、表示装置の高性能化を目的の一とする。
絶縁表面を有する基板上に複数の単結晶半導体層を接合させ、当該単結晶半導体層によりトランジスタを含む回路を形成して表示装置を製造することを要旨とする。
当該単結晶半導体層は、単結晶半導体基板から剥離されたものが適用される。単結晶半導体基板に替えて多結晶半導体基板を適用しても良い。単結晶半導体層は、一つの表示パネルに相当する大きさ（パネルサイズ）、具体的には一のパネルを含む面積に分割され、絶縁表面を有する基板上に接合される。
単結晶半導体基板から複数の単結晶半導体層を転置する場合には、一のアライメントマーカーに複数の単結晶半導体層が属するようにしても良い。
本発明の一は、絶縁表面を有する基板上に、一のパネルを含む面積に分割された複数の単結晶半導体層を絶縁層を介して接合し、複数の単結晶半導体層から選択された一のまとまりを同時に露光して回路パターンを転写し形成することにより、個々の単結晶半導体層を用いてトランジスタを含む回路を形成する表示装置の製造方法である。
本発明の一は、絶縁表面を有する基板上に、一のパネルを含む面積に分割された複数の単結晶半導体層を、有機シランを原料ガスとして化学気相成長法により成膜する酸化シリコン層を介して接合し、複数の単結晶半導体層から選択された一のまとまりを同時に露光して回路パターンを転写し形成することにより、個々の単結晶半導体層を用いてトランジスタを含む回路を形成する表示装置の製造方法である。
また、本発明の一は、複数の単結晶半導体層から選択された一のまとまりは、露光装置で１回に露光できる範囲、つまり露光装置が１回に露光する範囲のまとまりとしてもよい。また、一のまとまりには、一のアライメントマーカーに複数の前記単結晶半導体層が属していてもよい。
また、本発明の一は、絶縁表面を有する基板上にトランジスタを含む回路を有し、トランジスタに、単結晶半導体を含むチャネル形成領域を有し、トランジスタのチャネル形成領域と前記絶縁表面を有する基板との間には、有機シランを原料ガスとして化学気相成長法により成膜された酸化シリコン層が設けられている表示装置である。
また、本発明の一は、有機シランとしては、テトラエトキシシラン、トリメチルシラン、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、又はトリスジメチルアミノシランを用いることができる。
また、本発明の一は、絶縁表面を有する基板として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、又はバリウムホウケイ酸ガラス、石英基板、サファイヤ基板、又はセラミック基板を用いることができる。
なお、本明細書において、表示装置とは、液晶素子、発光素子、又は電気泳動素子などの表示素子を用いたデバイス、すなわち画像表示デバイスを示す。また、表示パネル（液晶パネル、発光パネル）に外部入力端子、例えばフレキシブルプリント配線（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示パネルにＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵ（中央演算処理装置）が直接実装されたモジュールも全て表示装置に含むものとする。
本発明を適用することで、ＳＯＩ基板の大面積化が可能となり、当該ＳＯＩ基板を用いた表示装置の製造における生産性を向上させることができる。また、ＳＯＩ基板を用いた表示装置の高性能化を図ることができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本実施の形態に係るＳＯＩ基板は、単結晶半導体基板から、異種基板（以下、「ベース基板」ともいう）に転置して形成する。以下、本実施の形態に係るＳＯＩ基板及びその製造方法の一形態について説明する。
図１（Ａ）、図１（Ｂ）に、本発明に係るＳＯＩ基板の構成を示す斜視図の例を示す。また、図２（Ａ）、（Ｂ）及び図３（Ａ）、（Ｂ）に、本発明に係るＳＯＩ基板の断面図の例を示す。
図１（Ａ）及び図２（Ａ）、（Ｂ）において、ＳＯＩ基板１００は、ベース基板１１０の一表面上に、絶縁層１２０及び単結晶半導体層１３０（以下、ＳＯＩ層ともいう）が順次積層された積層体が複数設けられた構成を有する。ＳＯＩ層１３０は、絶縁層１２０を介してベース基板１１０上に設けられており、いわゆるＳＯＩ構造を形成している。つまり、１枚のベース基板１１０上に複数のＳＯＩ層１３０が設けられて、１枚のＳＯＩ基板１００を形成している。なお、図２では、便宜上１枚のベース基板１１０に２つのＳＯＩ層１３０が設けられている例を示す。
ＳＯＩ層１３０は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他、水素イオン注入剥離法を利用して単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウムや、ガリウムヒ素、インジウムリンなどの化合物半導体である結晶性半導体層を適用することもできる。
本発明に係るＳＯＩ基板は、当該ＳＯＩ基板を構成するＳＯＩ層１３０のサイズを、所望のパネルサイズとすることを特徴の１つとしている。ＳＯＩ層１３０は、所望のパネルサイズである一のパネルを含む面積に分割されている。なお、本明細書における「パネルサイズ」とは、表示パネルの表示部及びその周辺の額縁部（非表示部）を合わせたサイズを示す。また、「サイズ」とは、面積を示すものとする。本発明に係るＳＯＩ基板は、ベース基板１１０上に、所望のパネルサイズである一のパネルを含む面積に分割された複数のＳＯＩ層１３０が絶縁層１２０を介して接合している。
パネルサイズは用途により適宜選択すればよいが、例えば対角１０インチ未満の中小型パネルサイズとすることができる。中小型パネルとして携帯電話機を想定する場合、表示部のサイズ（画面サイズ）としては、例えば対角２．２インチ（５６ｍｍ）、対角２．４インチ（６１ｍｍ）、対角２．６インチ（６６ｍｍ）等が知られている。これらのパネルサイズとする場合は、画面サイズに表示部周辺の額縁部のサイズ（画面額縁サイズ）を考慮したサイズとすればよい。
ＳＯＩ層１３０の形状は特に限定されないが、矩形状（正方形を含む）とすると加工が容易になり、ベース基板１１０にも集積度良く貼り合わせることができ好ましい。また、ディスプレイ等の表示装置のパネルとする場合は、ＳＯＩ層１３０のアスペクト比が４：３となるようにすることが好ましい。ＳＯＩ層１３０を所望の一のパネルを含む面積、つまり所望のパネルサイズ程度とすることで、完成するＳＯＩ基板を用いて製造した表示パネルを組み込んで各種表示装置を製造する際に、パネル毎に歩留まりを管理することが可能となる。また、個々のパネルを分断する際に、素子にダメージが入るのを防止することができる。よって、歩留まりの向上を図ることができる。さらに、ＳＯＩ層１３０を所望の一のパネルを含む面積に分割する、つまりＳＯＩ層１３０を所望のパネルサイズ程度とすることで、各パネルの素子を１つのＳＯＩ層で形成することができ、特性のばらつきを抑えることが可能になる。
ベース基板１１０は絶縁表面を有する基板または絶縁基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板が挙げられる。好ましくはベース基板１１０としてガラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いる。大面積のマザーガラス基板をベース基板１１０として用い、本発明を適用してＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。また、絶縁表面を有する基板であるベース基板上に、一のパネルを含む面積に分割された複数のＳＯＩ層、具体的には所望のパネルサイズに分割された複数のＳＯＩ層を絶縁層を介して接合したＳＯＩ基板は、個々のＳＯＩ層が所望のパネルサイズであるため、１枚のベース基板で製造できる表示パネルの数（面取り数）を増大させることができる。したがって、該表示パネルを組み込んで製造する最終製品（表示装置）の生産性を向上させることができる。
ベース基板１１０とＳＯＩ層１３０の間には、絶縁層１２０が設けられている。絶縁層１２０は単層構造としても積層構造としてもよいが、ベース基板１１０と接合する面（以下、「接合面」ともいう）は、平滑面を有し親水性表面となるようにする。以下、本明細書では、接合面に形成する層を接合層ともいう。図２（Ａ）は絶縁層１２０として接合層１２２を形成する例を示している。平滑面を有し親水性表面を形成できる接合層１２２としては、酸化シリコン層が適している。特に、有機シランを原料ガスに用いて化学気相成長法により作製される酸化シリコン層が好ましい。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳＩＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
上記平滑面を有し親水性表面を形成する接合層１２２は、膜厚５ｎｍ乃至５００ｎｍの範囲で設けることが好ましい。接合層１２２の膜厚を上記範囲内とすることで、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板（図２（Ａ）ではベース基板１１０）との歪みを緩和することができる。なお、ベース基板１１０にも、接合層１２２と同様の酸化シリコン層を設けてもよい。本発明に係るＳＯＩ基板は、絶縁表面を有する基板若しくは絶縁基板であるベース基板１１０にＳＯＩ層１３０を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原料ガスとして成膜した酸化シリコン層でなる接合層を設けることで強固な接合を形成することができる。
図２（Ｂ）は絶縁層１２０を積層構造とする例を示している。具体的には、絶縁層１２０として接合層１２２及び窒素含有絶縁層１２４の積層構造を形成する例を示している。なお、ベース基板１１０との接合面には接合層１２２が形成されるようにするため、ＳＯＩ層１３０と接合層１２２との間に窒素含有絶縁層１２４が設けられた構成とする。窒素含有絶縁層１２４は、窒化シリコン層、窒化酸化シリコン層又は酸化窒化シリコン層を用いて単層構造又は積層構造で形成する。例えば、ＳＯＩ層１３０側から酸化窒化シリコン層、窒化酸化シリコン層を積層して窒素含有絶縁層１２４とすることができる。接合層１２２はベース基板１１０と接合を形成するために設けるのに対し、窒素含有絶縁層１２４は、可動イオンや水分等の不純物がＳＯＩ層１３０に拡散して汚染されることを防ぐために設けることが好ましい。
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものを示し、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、Ｓｉが２５原子％〜３５原子％、水素が０．１原子％〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものを示し、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、Ｓｉが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
図１（Ｂ）及び図３（Ａ）、（Ｂ）は、ベース基板１１０に接合層を含む絶縁層１５０を形成する例を示している。絶縁層１５０は、単層構造でも積層構造でもよいが、ＳＯＩ層１３０との接合面は平滑面を有し親水性表面を形成するようにする。なお、ベース基板１１０と接合層との間には、ベース基板１１０として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属などの可動イオンの拡散を防ぐため、バリア層が設けられていることが好ましい。
図３（Ａ）は、絶縁層１５０としてバリア層１５２、接合層１５４の積層構造を形成する例を示している。接合層１５４としては、前記接合層１２２と同様の酸化シリコン層を設ければよい。また、ＳＯＩ層１３０に適宜接合層を設けてもよい。図３（Ａ）では、ＳＯＩ層１３０にも接合層１２２を設ける例を示している。このような構成とすることで、ベース基板１１０及びＳＯＩ層１３０を接合させる際に接合層同士で接合を形成するため、より強固な接合を形成することができる。バリア層１５２は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を用いて単層構造又は積層構造で形成する。好ましくは、窒素を含有する絶縁層を用いて形成する。
図３（Ｂ）は、ベース基板１１０に接合層を設ける例を示している。具体的には、ベース基板１１０に絶縁層１５０としてバリア層１５２と接合層１５４の積層構造を設けている。また、ＳＯＩ層１３０には酸化シリコン層１２６を設けている。ベース基板１１０にＳＯＩ層１３０を接合する際には、酸化シリコン層１２６が接合層１５４と接合を形成する。酸化シリコン層１２６は、熱酸化法により形成されたものが好ましい。また、酸化シリコン層１２６としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。
次に、本発明に係るＳＯＩ基板の製造方法について説明する。ここでは、図２（Ａ）に示すＳＯＩ基板の製造方法の例について、図４乃至図６を用いて説明する。
まず、半導体基板１０１を準備する（図４（Ａ）、図６（Ａ）参照）。半導体基板１０１としては、市販の半導体基板、例えば、単結晶半導体基板や多結晶半導体基板を用いればよい。具体的には、シリコン基板やゲルマニウム基板などの半導体基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズのものが代表的であり、その形状は円形のものがほとんどである。また、膜厚は１．５ｍｍ程度まで適宜選択できる。
次に、半導体基板１０１の表面から電界で加速されたイオン１０４を注入し、所定の深さの領域にイオンドーピング層１０３を形成する（図４（Ａ）、図６（Ａ）参照）。なお、本明細書におけるイオンの注入は、加速されたイオンを照射して、該照射したイオンを構成する元素を半導体基板中に含ませることを指す。また、イオンドーピング層とは、半導体基板へイオンを照射し、イオンの照射により微小な空洞を有するように脆弱化された領域であり、以下、「イオンドーピング層」を「分離層」という。後の熱処理によって分離層で分断することで、ベース基板上にＳＯＩ層を形成することができる。イオン１０４の照射は、後にベース基板に転置するＳＯＩ層の膜厚を考慮して行われる。好ましくは、ＳＯＩ層の膜厚が５ｎｍ乃至５００ｎｍ、より好ましくは１０ｎｍ乃至２００ｎｍの厚さとなるようにする。イオンを照射する際の加速電圧及びイオンのドーズ量は、転置するＳＯＩ層の膜厚を考慮して適宜選択する。イオン１０４は、水素、ヘリウム、又はフッ素等のハロゲンのイオンを用いることができる。なお、イオン１０４としては、水素、ヘリウム、又はハロゲン元素から選ばれたソースガスをプラズマ励起して生成された一の原子又は複数の同一の原子からなるイオン種を照射することが好ましい。水素を注入する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくとイオンの照射効率を高めることができ、照射時間を短縮することができるため好ましい。また、このような構成とすることで、剥離を容易に行うことができる。
なお、所定の深さに分離層１０３を形成するために、イオン１０４を高ドーズ条件で照射する必要がある場合がある。このとき、条件によっては半導体基板１０１の表面が粗くなってしまう。そのため、半導体基板のイオンが照射される表面に、保護層として窒化シリコン層又は窒化酸化シリコン層などを膜厚５０ｎｍ乃至２００ｎｍの範囲で設けておいてもよい。
次に、半導体基板１０１に接合層１２２を形成する（図４（Ｂ）、図６（Ｂ）参照）。接合層１２２は、半導体基板１０１がベース基板と接合を形成する面に形成する。ここで形成する接合層１２２としては、上述のように有機シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層が好ましい。その他に、シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層を適用することもできる。化学気相成長法による成膜では、半導体基板１０１に形成した分離層１０３から脱ガスが起こらない程度の温度が適用される。例えば、３５０℃以下の成膜温度が適用される。なお、単結晶半導体基板または多結晶半導体基板などの半導体基板からＳＯＩ層を剥離する加熱処理は、化学気相成長法による成膜温度よりも高い加熱処理温度が適用される。
次に、半導体基板１０１を所望の大きさ、形状に加工する（図４（Ｃ）、図６（Ｃ）参照）。具体的には、所望のパネルサイズとなるように加工する。図６（Ｃ）では、円形の半導体基板１０１を分断して、矩形の半導体基板１０２を形成する例を示している。この際、接合層１２２及び分離層１０３も分断される。つまり、所望のパネルサイズであり、所定の深さに分離層１０３が形成され、表面（ベース基板との接合面）に接合層１２２が形成された半導体基板１０２が得られる。
半導体基板１０２は、各種表示装置のパネルサイズとすることが好ましい。パネルサイズは組み込まれる最終製品等によって適宜選択すればよいが、例えば対角１０インチ未満の中小型パネルのパネルサイズとすることができる。例えば、画面サイズ対角２．４インチの携帯電話機に適用する場合、画面サイズ対角２．４インチに画面額縁サイズを考慮したパネルサイズとする。また、半導体基板１０２の形状も最終製品等、用途によって適宜選択すればよいが、ディスプレイ等の表示装置に適用する場合、アスペクト比３：４程度の矩形とすることが好ましい。また、半導体基板１０２を矩形状にすると、後の製造工程における加工が容易になり、さらに半導体基板１０１から効率的に切り出すことも可能になるため好ましい。半導体基板１０１の分断は、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。
なお、半導体基板表面に接合層を形成するまでの工程順序は、適宜入れ替えることが可能である。図４及び図６では半導体基板に分離層を形成し、前記半導体基板の表面に接合層を形成した後、前記半導体基板を所望のパネルサイズに加工する例を示している。これに対し、例えば、半導体基板を所望のパネルサイズに加工した後、前記所望のパネルサイズの半導体基板に分離層を形成し、前記所望のパネルサイズの半導体基板の表面に接合層を形成することもできる。
次に、ベース基板１１０と半導体基板１０２を貼り合わせる。図５（Ａ）には、ベース基板１１０と半導体基板１０２の接合層１２２が形成された面とを密着させ、ベース基板１１０と接合層１２２を接合させて、ベース基板１１０と半導体基板１０２を貼り合わせる例を示す。なお、接合を形成する面（接合面）は十分に清浄化しておくことが好ましい。ベース基板１１０と接合層１２２を密着させることにより接合が形成される。この接合はファンデルワールス力が作用しており、ベース基板１１０と半導体基板１０２とを圧接することで、水素結合による強固な接合を形成することが可能である。
また、ベース基板１１０と接合層１２２との良好な接合を形成するために、接合面を活性化しておいてもよい。例えば、接合を形成する面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。
また、接合層１２２を介してベース基板１１０と半導体基板１０２を貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１１０の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１１０及び半導体基板１０２の耐圧性を考慮して行う。
次に、加熱処理を行い、分離層１０３を劈開面として半導体基板１０２の一部をベース基板１１０から剥離する（図５（Ｂ）参照）。加熱処理の温度は接合層１２２の成膜温度以上、ベース基板１１０の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の加熱処理を行うことにより、分離層１０３に形成された微小な空洞の体積変化が起こり、分離層１０３に沿って劈開することが可能となる。接合層１２２はベース基板１１０と接合しているので、ベース基板１１０上には半導体基板１０２と同じ結晶性のＳＯＩ層１３０が残存することとなる。なお、本明細書における劈開とは、水素、ヘリウム、又はフッ素等のハロゲンのイオンを照射することで微小な空洞を有するように脆弱化された分離層で、半導体基板の一部を剥離してベース基板上にＳＯＩ層を形成することを指す。また、劈開面とは、剥離によりベース基板上に設けられたＳＯＩ層の分離面（ベース基板と逆側の面）を指す。
以上で、ベース基板１１０上に接合層１２２を介してＳＯＩ層１３０が設けられたＳＯＩ構造が形成される。なお、本発明に係るＳＯＩ基板は、１枚のベース基板上に接合層を介して複数のＳＯＩ層が設けられた構造であることを特徴の１つとする。例えば、分離層が形成され、且つ表面に接合層が形成され、所望のパネルサイズに加工された半導体基板１０２を、所望の個数準備する。そして、図８（Ａ）に示すようにベース基板１１０に半導体基板１０２を所望の個数貼り合わせた後、図８（Ｂ）に示すように加熱処理により一括で剥離を行うことで、ＳＯＩ基板を製造することができる。なお、加熱処理による剥離を一括に行わず、１つ又はある程度の個数の半導体基板１０２を貼り合わせ、剥離する工程を繰り返して、ＳＯＩ基板を製造することもできる。
また、半導体基板１０２は、ベース基板１１０に規則的に配列させると、後の工程が容易になり好ましい。例えば、ＣＣＤカメラやコンピュータ等の制御装置を用いることで、規則的に半導体基板１０２を配列させて貼り合わせていくことが可能になる。また、ベース基板１１０や半導体基板１０２にマーカ等を形成して、位置合わせを行ってもよい。なお、図８では隣接するＳＯＩ層間はある程度隙間を空けるような構成としているが、極力隙間を空けないように敷き詰めて設ける構成としてもよい。
なお、剥離により得られるＳＯＩ層は、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、ＳＯＩ層の表面にレーザビームを照射して平坦化を行ってもよい。なお、レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うとＳＯＩ層表面が荒れる恐れがあるからである。また、得られたＳＯＩ層の薄膜化を目的として、ＣＭＰ等を行ってもよい。
また、図７にベース基板側に接合層を設けてＳＯＩ層を形成する工程を示す。ここでは、図３（Ｂ）に示すＳＯＩ基板の製造方法の例を説明する。
図７（Ａ）は酸化シリコン層１２６が形成された半導体基板１０１に電界で加速されたイオン１０４を照射し、所定の深さに分離層１０３を形成する工程を示している。酸化シリコン層１２６は、ＣＶＤ法やスパッタリング法を用いて形成することもできるが、好ましくは熱酸化法により形成する。また、酸化シリコン層１２６として、オゾン含有水等で半導体基板表面を処理することにより形成されるケミカルオキサイドを適用してもよい。半導体基板１０１は、上述の図４（Ａ）の場合と同様のものを適用できる。また、水素、ヘリウム又はフッ素等のハロゲンのイオンの照射も、上述の図４（Ａ）の場合と同様である。半導体基板１０１の表面に酸化シリコン層１２６を形成しておくことで、イオンの照射の際に半導体基板表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
図７（Ｂ）は、バリア層１５２及び接合層１５４が形成されたベース基板１１０と、半導体基板１０２の酸化シリコン層１２６が形成された面を密着させて接合を形成する工程を示している。ベース基板１１０上の接合層１５４と半導体基板１０２の酸化シリコン層１２６を密着させることによって接合が形成される。なお、半導体基板１０２は、分離層１０３が形成され、表面に酸化シリコン層１２６が形成された半導体基板１０１を所望のパネルサイズに加工したものである。バリア層１５２は、ＣＶＤ法やスパッタリング法により、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を用いて単層構造又は積層構造で形成すればよい。接合層１５４は、上述の接合層１２２と同様の酸化シリコン層を形成すればよい。
そして、図７（Ｃ）に示すように半導体基板１０２の一部を剥離する。剥離のための加熱処理は図５（Ｂ）の場合と同様に行い、分離層１０３を劈開面としてベース基板１１０から剥離する。剥離処理後、ベース基板１１０上に半導体基板１０２と同じ結晶性のＳＯＩ層１３０が残存し、図１（Ｂ）に示すようなＳＯＩ基板を得ることができる。図７に示すＳＯＩ基板は、ベース基板１１０上にバリア層１５２、接合層１５４、酸化シリコン層１２６を介してＳＯＩ層１３０が設けられた構造を有する。なお、剥離処理後、得られたＳＯＩ層を平坦化又は薄膜化するため、ＣＭＰやレーザビームの照射等を行ってもよい。
本発明に係るＳＯＩ基板の製造方法は、ガラス基板等の耐熱温度が６００℃以下のベース基板１１０であっても接合部の接着力が強固なＳＯＩ層１３０を得ることができる。また、６００℃以下の温度プロセスを適用すればよいため、ベース基板１１０として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。もちろん、セラミック基板、サファイヤ基板、石英基板等を適用することも可能である。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置や、半導体集積回路を製造することができる。
また、本発明に係るＳＯＩ基板は、ベース基板上にパネルサイズのＳＯＩ層を設ける構成である。このようにすることで、１つのＳＯＩ層で所望の表示パネルを形成することができ、歩留まりの向上を図ることができる。また、１つのＳＯＩ層で所望の表示パネルを形成することができるため、表示パネルを形成する素子のばらつきを抑制することが可能である。
さらに、ベース基板にＳＯＩ層を転置して形成する際にＳＯＩ層の結晶に欠陥が生じても、パネル毎に歩留まりを管理することができる。また、ベース基板へのＳＯＩ層の転置をパネルサイズで行うため、異種材料を貼り合わせる場合も応力等のストレスが緩和でき、歩留まりの向上を図ることができる。
また、本発明に係るＳＯＩ基板は、ベース基板上に複数のＳＯＩ層を設けることで大面積化を実現できる。よって、一度の製造プロセスで多数の表示パネルを製造することが可能となり、当該表示パネルを組み込んで製造する最終製品の生産性を向上させることができる。
以上のように製造したＳＯＩ基板を用いて表示装置を製造することができる。例えば、図９に本発明に係る表示装置の一例の模式図を示す。ここでは、液晶表示装置を形成する一例を示す。図９（Ａ）は上面の模式図の一例を示し、図９（Ｂ）は図９（Ａ）の線分ＯＰにおける断面図の一例を示し、図９（Ｃ）は表示装置の斜視図の一例を示す。
本実施の形態に係る液晶表示装置は、第１の基板６００上に設けられた表示部６２０と、第１の駆動回路部６３０と、第２の駆動回路部６５０と、を有する。表示部６２０、第１の駆動回路部６３０及び第２の駆動回路部６５０は、シール材６８０によって、第１の基板６００と第２の基板６９０との間に封止されている。また、第１の基板６００上には、第１の駆動回路部６３０及び第２の駆動回路部６５０に外部からの信号や電位を伝達する外部入力端子が接続される端子領域６７０が設けられる。
図９（Ｂ）に示すように、表示部６２０にはトランジスタを有する画素回路部６２８が設けられている。また、第１の駆動回路部６３０にはトランジスタを有する周辺回路部６３８が設けられている。第１の基板６００と、画素回路部６２８及び周辺回路部６３８との間には、下地絶縁層として機能する絶縁層６０２、絶縁層６０４、接合層６０６が順次積層されている。画素回路部６２８及び周辺回路部６３８、或いはその上層には層間絶縁層として機能する絶縁層６０８、絶縁層６０９が設けられている。画素回路部６２８に形成されたトランジスタのソース電極又はドレイン電極は、絶縁層６０９に形成された開口を介して、画素電極６６０と電気的に接続される。なお、画素回路部６２８はトランジスタを用いた回路が集積されているが、ここでは便宜上１つのトランジスタの断面図を示している。同様に、周辺回路部６３８にもトランジスタを用いた回路が集積されているが、便宜上２つのトランジスタの断面図を示している。
画素回路部６２８及び周辺回路部６３８上には、画素電極６６０を覆うように形成された配向膜６８２と、配向膜６８７とで挟持された液晶層６８４が設けられている。液晶層６８４は、スペーサ６８６により距離（セルギャップ）が制御されている。配向膜６８７上には、対向電極６８８、カラーフィルター６８９を介して第２基板６９０が設けられている。第１の基板６００及び第２の基板６９０はシール材６８０によって固着されている。
また、第２の基板６９０の外側には、偏光板６９２が配設されている。なお、本実施の形態では反射型の液晶表示装置を示すため、第２の基板６９０に偏光板を設ける例を示す。例えば透過型の液晶表示装置とする場合は、第１の基板６００及び第２の基板６９０の双方に偏光板を設ければよい。
また、端子領域６７０には、端子電極６７４が設けられている。該端子電極６７４は、異方性導電層６７６によって、外部入力端子６７８と電気的に接続されている。
次に、図９で示した液晶表示装置の製造方法の一例に関して説明する。
まず、本発明に係るＳＯＩ基板を準備する（図１１（Ａ）参照）。ここでは、図２（Ａ）に示すものと類似したＳＯＩ基板を適用する例を示す。
ベース基板である基板６００上には、絶縁層６０２、絶縁層６０４及び接合層６０６を介して複数のＳＯＩ層６１０が設けられている。ＳＯＩ層６１０は所望のパネルサイズに加工されている。ここでは、便宜的に１つのＳＯＩ層を含むパネル形成領域６１０ｂを用いて表示装置を製造する例を説明するが、隣接するパネル形成領域６１０ａにも同時に表示装置を製造することが可能である。
基板６００は、絶縁表面を有する基板または絶縁基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いる。ここでは、ガラス基板を用いるものとする。
絶縁層６０２、絶縁層６０４は、ガラス基板からアルカリ金属若しくはアルカリ土類金属などの可動イオンの拡散を防ぐために設ける。具体的には、上述のバリア層と同様の絶縁層を設ければよい。なお、絶縁層６０２及び絶縁層６０４の少なくとも一層は、窒化シリコン層又は窒化酸化シリコン層のなどの窒素を含有する絶縁層を設けることが好ましい。また、接合層６０６は、上述の接合層１２２と同様の酸化シリコン層を設ければよい。
本実施の形態では、基板６００上に絶縁層６０２、絶縁層６０４を形成し、ＳＯＩ層を剥離する半導体基板側に接合層６０６を形成し、基板６００及び前記半導体基板を貼り合わせた後、前記半導体基板の一部を剥離してＳＯＩ層６１０を形成する例を示している。具体的には、基板６００に形成された絶縁層６０４と、半導体基板に形成された接合層６０６とを密着させ、絶縁層６０４と接合層６０６とを接合させて、基板６００と半導体基板を貼り合わせる。半導体基板には、所定の深さに水素、ヘリウム又はハロゲンのイオンを照射し分離層を形成しておく。そして、加熱処理を行い、半導体基板に形成された分離層を劈開面として前記半導体基板の一部を剥離し、ＳＯＩ層６１０を得る。ここでは、半導体基板側に接合層６０６を形成するため、該接合層６０６はＳＯＩ層６１０と同程度の大きさとなる。つまり、隣接するパネル形成領域６１０ａ及びパネル形成領域６１０ｂとの間で、ＳＯＩ層６１０と同様に接合層６０６も分離している。また、絶縁層６０２、絶縁層６０４はベース基板である基板６００上に形成するため、隣接するパネル形成領域６１０ａ及びパネル形成領域６１０ｂで連続する層となる。なお、適用するＳＯＩ基板は本発明に係るいずれの構造でもよく、上述の図２（Ａ）乃至図３（Ｂ）のいずれの構造を適用してもよい。例えば、ベース基板側に接合層を設けてもよいし、半導体基板と接合層との間に熱酸化膜等の絶縁層を設けてもよい。
ＳＯＩ層６１０を選択的にエッチングして、表示部６２０に第１のＳＯＩ層６２１と、第１の駆動回路部６３０に第２のＳＯＩ層６３１と、第３のＳＯＩ層６４１と、を形成する。そして、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１上に、ゲート絶縁層６１２を介してゲート電極６１４を形成する（図１１（Ｂ）参照）。
第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１は、ＳＯＩ層６１０を選択的にエッチングして所望の形状に加工する。ここではＳＯＩ層６１０を複数の島状に加工し、分離させる。準備したＳＯＩ基板のＳＯＩ層よりも、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１の膜厚を薄くしたい場合には、該ＳＯＩ層をエッチングして薄膜化してもよい。また、ＳＯＩ層の一部を変質させて、該変質した部分を選択的にエッチングして薄膜化してもよい。ここでＳＯＩ層の変質とは、例えば酸化処理、窒化処理等を示す。また、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１は、適宜エッチング条件等を制御して、端部が垂直に近いテーパ形状となるように形成してもよいし、緩やかなテーパ形状となるように形成してもよい。例えば、テーパ角が４５°以上９５°未満、好ましくは６０°以上９５°未満となるような形状としてもよいし、テーパ角が４５°未満の緩やかな形状としてもよい。
なお、完成するトランジスタの閾値電圧を制御するため、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１に低濃度の一導電型を付与する不純物元素を添加してもよい。この場合、トランジスタのチャネル形成領域にも不純物元素が添加されることになる。なお、ここで添加する不純物元素は、ソース領域又はドレイン領域として機能する高濃度不純物領域及びＬＤＤ領域として機能する低濃度不純物領域よりも低い濃度で添加する。
ゲート電極６１４は、基板全面に導電層を形成した後、該導電層を選択的にエッチングして所望の形状に加工する。ここでは、ゲート電極６１４として導電層の積層構造を形成した後、選択的にエッチングして、分離した導電層が第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１をそれぞれ横断するように加工している。
ゲート電極６１４を形成する導電層は、ＣＶＤ法やスパッタリング法により、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて基板全面に導電層を形成した後、当該導電層を選択的にエッチングして形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。
なお、ここではゲート電極６１４を２層の導電層の積層構造で形成する例を図示するが、ゲート電極は単層構造でも３層以上の積層構造でもよい。また、導電層の側面をテーパ形状としてもよい。ゲート電極を導電層の積層構造とする場合、下層の導電層の幅を大きくしてもよいし、各層の側面を異なる角度のテーパ形状としてもよい。
第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１と、ゲート電極６１４との間には、ゲート絶縁層６１２を形成する。ゲート絶縁層６１２は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等を用いて、酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いて形成することができる。また、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１をプラズマ処理により固相酸化又は固相窒化して形成することもできる。その他、ＣＶＤ法等により絶縁層を形成した後、当該絶縁層をプラズマ処理により固相酸化又は固相窒化して形成してもよい。
固相酸化処理若しくは固相窒化処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波により励起されたプラズマを用いて行うことが好ましい。具体的には、高周波を用いて励起された電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用してプラズマ処理を行うことが好ましい。これは、固相酸化処理若しくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁層を形成すると共に実用的な反応速度を得るためである。
プラズマ処理により第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１の表面を酸化する場合には、酸素を含む雰囲気下（例えば、酸素、オゾン、亜酸化窒素、一酸化窒素若しくは二酸化窒素、及び希ガス（ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを含む）を含む雰囲気下、又は酸素、オゾン、亜酸化窒素、一酸化窒素若しくは二酸化窒素と、水素と、希ガスとを含む雰囲気下）で行う。また、プラズマ処理により第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１上に形成された絶縁層の表面を窒化する場合には、窒素を含む雰囲気下（例えば、窒素と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含む雰囲気下、窒素と水素と希ガスを含む雰囲気下、又はＮＨ３と希ガスを含む雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることが好ましい。また、ＡｒとＫｒを混合したガスを用いてもよい。
ここで、プラズマ処理を行うためのプラズマ処理装置１０８０の構成例を図１６に示す。当該プラズマ処理装置１０８０は、支持台１０８８と、ガスを供給するためのガス供給部１０８４、ガスを排気するために真空ポンプに接続する排気口１０８６、アンテナ１０９８、誘電体板１０８２、プラズマ発生用の高周波を入力する高周波供給部１０９２を有している。被処理体１０１０は、支持台１０８８によって保持される。また、支持台１０８８に温度制御部１０９０を設けることによって、被処理体１０１０の温度を制御することも可能である。被処理体１０１０は、プラズマ処理をする基体であり、本実施の形態では基板６００上に絶縁層６０２、絶縁層６０４、接合層６０６、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１が積層形成されたものに相当する。或いは、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１上に絶縁層が形成されたものに相当する。
以下、図１６に示すプラズマ処理装置１０８０を用いてＳＯＩ層表面に絶縁層を形成する具体例を述べる。なお、プラズマ処理とは、基板、半導体層（ＳＯＩ層）、絶縁層、導電層に対する酸化処理、窒化処理、酸化窒化処理、及び水素化処理などの表面改質処理を範疇に含んでいる。これらの処理は、その目的に応じて、ガス供給部１０８４から供給するガスを選択すれば良い。
まず、図１６に示すプラズマ処理装置１０８０の処理室内を真空にする。そして、ガス供給部１０８４から希ガス、酸素又は窒素を含むガスを供給する。被処理体１０１０は室温、若しくは温度制御部１０９０により１００℃以上５５０℃以下の範囲で加熱する。被処理体１０１０と誘電体板１０８２との間隔（以下、電極間隔ともいう）は、２０ｍｍ以上２００ｍｍ以下（好ましくは２０ｍｍ以上６０ｍｍ以下）程度である。
次に、高周波供給部１０９２からアンテナ１０９８に高周波を入力する。ここでは、高周波としてマイクロ波（周波数２．４５ＧＨｚ）を入力する。そしてマイクロ波をアンテナ１０９８から誘電体板１０８２を通して処理室内に入力することによって、プラズマ１０９４を生成し、当該プラズマ１０９４によって酸素ラジカル（ＯＨラジカルを含む場合もある）又は窒素ラジカル（ＮＨラジカルを含む場合もある）を生成する。このとき、プラズマ１０９４は、供給されたガスによって生成される。
マイクロ波等の高周波の入力によりプラズマ１０９４を生成すると、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。具体的には、電子温度が０．５ｅＶ以上１．５ｅＶ以下、且つ電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ以下のプラズマ生成することが好ましい。なお、本明細書では、マイクロ波の入力により生成された低電子温度で高電子密度のプラズマを高密度プラズマともいう。また、高密度プラズマを利用してプラズマ処理を行うことを高密度プラズマ処理ともいう。
プラズマ１０９４により生成された酸素ラジカル（ＯＨラジカルを含む場合もある）又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、被処理体１０１０に形成されたＳＯＩ層の表面が酸化されて絶縁層が形成される。或いは、ＳＯＩ層上に形成された絶縁層の表面又は表面近傍が酸化又は窒化される。このとき、供給するガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。なお、供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化を行うことができる。
本実施の形態において、ゲート絶縁層６１２をプラズマ処理により形成する好適な作製方法の一例は、酸素を含む雰囲気下で第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１をプラズマ処理して酸化シリコン層を形成した後、窒素を含む雰囲気下で酸化シリコン層の表面を窒化プラズマ処理して窒素プラズマ処理層を形成する。具体的には、まず酸素を含む雰囲気下でプラズマ処理を行い、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１上に３ｎｍ乃至６ｎｍの厚さで酸化シリコン層を形成する。続けて、窒素を含む雰囲気下でプラズマ処理を行い、酸化シリコン層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を形成する。なお、表面近傍とは、酸化シリコン層の表面から概略０．２５ｎｍ乃至１．５ｎｍの深さをいう。例えば、酸化シリコン層を形成した後、窒素を含む雰囲気下でプラズマ処理を行うことによって、酸化シリコン層の表面から概略１ｎｍの深さに窒素を２０原子％乃至５０原子％の割合で含有した窒素プラズマ処理層を形成することができる。窒素プラズマ処理層は、プラズマ処理の条件によって、窒化シリコン又は窒化酸化シリコンで形成される。
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、基板６００として耐熱温度が６００℃以下のガラス基板を用いても、９５０℃乃至１０５０℃の範囲で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、半導体素子、特にトランジスタや不揮発性記憶素子のゲート絶縁層として機能する絶縁層として信頼性の高い絶縁層を形成することができる。
なお、図１１（Ｂ）では、ゲート絶縁層６１２とゲート電極６１４の側端部が揃うように加工される例を示すが、特に限定されず、ゲート電極６１４のエッチングにおいてゲート絶縁層６１２を残すように加工してもよい。
また、ゲート絶縁層６１２に高誘電率物質（ｈｉｇｈ−ｋ材料といわれる）を用いる場合には、ゲート電極６１４を多結晶シリコン、シリサイド、金属若しくは金属窒化物で形成する。好ましくは金属若しくは金属窒化物で形成することが望ましい。例えば、ゲート電極６１４のうちゲート絶縁層６１２と接する導電層を金属窒化物材料で形成し、その上の導電層を金属材料で形成する。この組み合わせを用いることによって、ゲート絶縁層を薄膜化した場合でもゲート電極に空乏層が広がってしまうことを防止でき、微細化した場合にもトランジスタの駆動能力を損なうことを防止できる。
次に、ゲート電極６１４上に絶縁層６１６を形成する。そして、ゲート電極６１４をマスクとして一導電型を付与する不純物元素を添加する（図１１（Ｃ）参照）。ここでは、第１の駆動回路部６３０に形成された第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１に相異なる導電型を付与する不純物元素を添加する例を示す。また、表示部６２０に形成された第１のＳＯＩ層６２１には第２のＳＯＩ層６３１と同じ導電型を付与する不純物元素を添加する例を示す。
表示部６２０に形成された第１のＳＯＩ層６２１には、ゲート電極６１４をマスクとして自己整合的に一対の不純物領域６２３と、当該一対の不純物領域６２３の間に位置するチャネル形成領域６２２が形成される。
第１の駆動回路部６３０に形成された第２のＳＯＩ層６３１には、ゲート電極６１４をマスクとして自己整合的に一対の不純物領域６３３と、当該一対の不純物領域６３３の間に位置するチャネル形成領域６３２が形成される。第３のＳＯＩ層６４１には、ゲート電極６１４をマスクとして自己整合的に一対の不純物領域６４３と、当該一対の不純物領域６４３の間に位置するチャネル形成領域６４２が形成される。不純物領域６３３及び不純物領域６４３は、相異なる導電型の不純物元素が添加されている。
一導電型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素を用いることができる。本実施の形態では、表示部６２０に形成された第１のＳＯＩ層６２１、第１の駆動回路部６３０に形成された第２のＳＯＩ層６３１にｎ型を付与する元素、例えばリンを添加する。また、第３のＳＯＩ層６４１にｐ型を付与する元素、例えばボロンを添加する。なお、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１に不純物元素を添加する際は、レジストマスク等を用いて第３のＳＯＩ層６４１を選択的に覆えばよい。同様に、第３のＳＯＩ層６４１に不純物元素を添加する際は、レジストマスク等を用いて第１のＳＯＩ層６２１、第２のＳＯＩ層６３１を選択的に覆えばよい。
絶縁層６１６は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等を用いて、酸化シリコン或いは酸化窒化シリコン、又は窒化シリコン或いは窒化酸化シリコンなどの材料を用いて形成することができる。一導電型を付与する不純物元素を添加する際に、絶縁層６１６を通過させて添加する構成とすることで、ＳＯＩ層に与えるダメージを低減することができる。
次に、ゲート電極６１４の側面にサイドウォール絶縁層６１８を形成する。そして、ゲート電極６１４及びサイドウォール絶縁層６１８をマスクとして一導電型を付与する不純物元素を添加する（図１１（Ｄ）参照）。なお、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１及び第３のＳＯＩ層６４１には、それぞれ先の工程（不純物領域６２３、不純物領域６３３及び不純物領域６４３を形成する工程）で添加した不純物元素と同じ導電型の不純物元素を添加する。また、先の工程で添加した不純物元素よりも高い濃度で添加する。
第１のＳＯＩ層６２１には、ゲート電極６１４及びサイドウォール絶縁層６１８をマスクとして自己整合的に一対の高濃度不純物領域６２６と、一対の低濃度不純物領域６２４が形成される。ここで形成される高濃度不純物領域６２６はソース領域又はドレイン領域として機能し、低濃度不純物領域６２４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。
第２のＳＯＩ層６３１には、ゲート電極６１４及びサイドウォール絶縁層６１８をマスクとして自己整合的に一対の高濃度不純物領域６３６と、一対の低濃度不純物領域６３４が形成される。ここで形成される高濃度不純物領域６３６はソース領域又はドレイン領域として機能し、低濃度不純物領域６３４はＬＤＤ領域として機能する。第３のＳＯＩ層６４１には、ゲート電極６１４及びサイドウォール絶縁層６１８をマスクとして自己整合的に一対の高濃度不純物領域６４６と、一対の低濃度不純物領域６４４が形成される。なお、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１に不純物元素を添加する際は、レジストマスク等を用いて第３のＳＯＩ層６４１を選択的に覆えばよい。同様に、第３のＳＯＩ層６４１に不純物元素を添加する際は、レジストマスク等を用いて第１のＳＯＩ層６２１、第２のＳＯＩ層６３１を選択的に覆えばよい。
サイドウォール絶縁層６１８は、絶縁層６１６を介してゲート電極６１４の側面に設けられる。例えば、ゲート電極６１４を埋め込むように形成した絶縁層を、垂直方向を主体とした異方性エッチングを行うことによって、ゲート電極６１４の側面に自己整合的に形成することができる。サイドウォール絶縁層６１８は、窒化シリコン或いは窒化酸化シリコン、又は酸化シリコン或いは酸化窒化シリコンなどの材料を用いて形成することができる。なお、絶縁層６１６を酸化シリコン又は酸化窒化シリコンを用いて形成する場合、サイドウォール絶縁層６１８を窒化シリコン又は窒化酸化シリコンを用いて形成することで、絶縁層６１６をエッチングストッパーとして機能させることができる。また、絶縁層６１６を窒化シリコン又は窒化酸化シリコンを用いて形成する場合は、サイドウォール絶縁層６１８を酸化シリコン又は酸化窒化シリコンを用いて形成すればよい。このように、エッチングストッパーとして機能しうる絶縁層を設けることで、サイドウォール絶縁層を形成する際のオーバーエッチングによりＳＯＩ層がエッチングされてしまうのを防ぐことができる。
次に、絶縁層６１６の露出部をエッチングする（図１２（Ａ）参照）。絶縁層６１６は、サイドウォール絶縁層６１８及びゲート電極６１４の間、サイドウォール絶縁層６１８及び第１のＳＯＩ層６２１の間、サイドウォール絶縁層６１８及び第２のＳＯＩ層６３１の間、並びにサイドウォール絶縁層６１８及び第３のＳＯＩ層６４１の間に残る。
なお、ソース領域又はドレイン領域として機能する高濃度不純物領域を低抵抗化するため、シリサイド層を形成してもよい。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを適用すれば良い。ＳＯＩ層の膜厚が薄い場合には、高濃度不純物領域が形成されたＳＯＩ層の底部までシリサイド反応を進めてフルシリサイド化しても良い。
次に、基板６００全面に絶縁層６０８を形成した後、該絶縁層６０８を選択的にエッチングして、表示部６２０の第１のＳＯＩ層６２１に形成された高濃度不純物領域６２６に達する開口を形成する。また、第１の駆動回路部６３０の第２のＳＯＩ層６３１、第３のＳＯＩ層６４１に形成された高濃度不純物領域６３６、高濃度不純物領域６４６にそれぞれ達する開口を形成する。そして、該開口を埋め込むように導電層６１９を形成する。また、端子領域６７０に端子電極６７４を形成する（図１２（Ｂ）参照）。
絶縁層６０８は、ＣＶＤ法やスパッタリング法、ＡＬＤ法、又は塗布法等により、単層構造又は積層構造で形成する。例えば、絶縁層６０８は、ＣＶＤ法、スパッタリング法、又はＡＬＤ法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素若しくは窒素を含む無機絶縁材料や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料を用いて形成することもできるし、塗布法により、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成することもできる。また、無機絶縁材料や炭素を含む絶縁材料を用いて形成した層と、有機絶縁材料やシロキサン材料を用いて形成した層の積層構造とすることもできる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層６０８は、ＣＶＤ法やスパッタリング法、ＡＬＤ法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下でプラズマ処理を行ってもよい。ここでは絶縁層６０８は単層構造の例を示すが、２層以上の積層構造としてもよい。また、無機絶縁層や、有機絶縁層を組み合わせて形成してもよい。例えば、基板６００全面にパッシベーション層として機能できる窒化シリコン膜や窒化酸化シリコン膜を形成し、その上層に平坦化層として機能できるリンシリケートガラス（ＰＳＧ）やボロンリンシリケートガラス（ＢＰＳＧ）を材料に用いた絶縁層を形成することができる。
導電層６１９は、ソース電極又はドレイン電極として機能する電極として機能する。ソース電極又はドレイン電極として機能する導電層６１９は、絶縁層６０８に形成された開口を介して、第１のＳＯＩ層６２１、第２のＳＯＩ層６３１又は第３のＳＯＩ層６４１と電気的に接続される。
導電層６１９は、ＣＶＤ法やスパッタリング法を用いて、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて基板全面に導電層を単層構造又は積層構造で形成した後、当該導電層を選択的にエッチングして形成することができる。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料があげられる。また、タングステンを含む化合物材料としては、例えばタングステンシリサイドが挙げられる。導電層６１９は、例えば、バリア層とアルミニウムシリコン層とバリア層の積層構造、バリア層とアルミニウムシリコン層と窒化チタン層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、ソース電極又はドレイン電極として機能する導電層を形成する材料として最適である。また、ソース電極又はドレイン電極として機能する導電層を、上層と下層にバリア層を設けた積層構造とすると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができるため好ましい。
端子領域６７０に形成される端子電極６７４は、後に形成されるＦＰＣ等の外部入力端子と第１の駆動回路部６３０及び第２の駆動回路部６５０とを電気的に接続させるための電極として機能する。ここでは、導電層６１９と同一の材料を用いた同一層で端子電極６７４を形成する例を示している。
以上で、表示部６２０に第１のＳＯＩ層６２１を有するトランジスタが形成された画素回路部６２８が形成される。また、第１の駆動回路部６３０に第２のＳＯＩ層６３１を有するトランジスタ及び第３のＳＯＩ層６４１を有するトランジスタが形成された周辺回路部６３８が形成される。
次に、表示部６２０及び第１の駆動回路部６３０上に絶縁層６０９を形成する。次に、表示部６２０上に形成された絶縁層６０９を選択的にエッチングして、画素回路部６２８に形成されたトランジスタの導電層６１９に達する開口を形成する。そして、該開口を埋め込むように画素電極６６０を形成する（図１２（Ｃ）参照）。
絶縁層６０９は、表示部６２０及び第１の駆動回路部６３０の凹凸を平滑化して、平坦な表面を形成できる平坦化層を形成することが好ましい。例えば、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成することができる。ここでは絶縁層６０９は単層構造の例を示すが、２層以上の積層構造としてもよい。積層構造にする場合、例えば、有機樹脂などを上層にし、酸化シリコン、窒化シリコンまたは酸化窒化シリコン等の無機絶縁層を下層にした積層構造、又は無機絶縁層で有機絶縁層を挟持する構造とすることができる。なお、絶縁層６０９は基板全面に形成した後、所望の領域（ここでは表示部６２０及び第１の駆動回路部６３０）以外を選択的にエッチングして形成することができる。また、絶縁層６０９は、各種印刷法（スクリーン印刷、平版印刷、凸版印刷、グラビア印刷等）、液滴吐出法、ディスペンサ法等を用いて選択的に形成することもできる。
画素電極６６０は、本実施の形態では反射電極として機能する。よって、反射性のある導電性材料を用いて形成する。このような材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。なお、他に反射層を形成する場合、若しくは透過型液晶表示装置とする場合には、透光性を有する導電材料を用いて画素電極６６０を形成すればよい。透光性を有する導電性材料としては、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等を用いることができる。
次に、スペーサ６８６を形成した後、画素電極６６０及びスペーサ６８６を覆うように配向膜６８２を形成する。次に、表示部６２０及び第１の駆動回路部６３０、第２の駆動回路部６５０を囲うようにシール材６８０を形成する（図１３（Ａ）参照）。
スペーサ６８６は、エポキシ、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の有機絶縁材料、若しくは酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料を用いて、単層構造又は積層構造で形成することができる。本実施の形態ではスペーサ６８６として柱状スペーサを形成するため、基板全面に絶縁層を形成した後、エッチング加工して所望の形状のスペーサを得る。なお、スペーサ６８６の形状は特に限定されず、球状のスペーサを散布してもよい。スペーサ６８６により、セルギャップを保持することができる。
配向膜６８２は、利用する液晶の動作モードに対応して材料を選択すればよく、液晶を一定方向に配列させることが可能な層を形成する。例えばポリイミド、ポリアミド等の材料を用いて形成し、配向処理を行うことで配向膜として機能させることができる。配向処理としては、ラビングや、紫外線等の光照射などを行えばよい。配向膜６８２の形成方法は特に限定されないが、各種印刷法や液滴吐出法を用いると、絶縁層６０９上に選択的に形成することができる。
シール材６８０は、表示装置完成後、少なくとも表示領域を囲うように形成する。本実施の形態では、表示部６２０、第１の駆動回路部６３０及び第２の駆動回路部６５０の周辺を囲うように枠状のシールパターンを形成する。シール材６８０としては、熱硬化樹脂や光硬化樹脂を用いることができる。なお、シール材にフィラーを含ませることでセルギャップを保持させることもできる。シール材６８０は、後に対向電極、カラーフィルター等設けられた基板と封止する際に、光照射、加熱処理等を行って硬化を行う。
シール材６８０に囲まれた領域に液晶層６８４を形成する。また、カラーフィルター６８９、対向電極６８８、配向膜６８７が順次積層された第２の基板６９０と第１の基板６００を貼り合わせる（図１３（Ｂ）参照）。
液晶層６８４は、所望の液晶材料を用いて形成する。例えば、液晶層６８４は、シール材６８０で形成された枠状のシールパターン内に液晶材料を滴下して形成することができる。液晶材料の滴下は、ディスペンサ法や液滴吐出法を用いて行えばよい。なお、液晶材料は予め減圧下で脱気しておくか、滴下後に減圧下で脱気することが好ましい。また、液晶材料の滴下の際に不純物等混入しないように、不活性雰囲気下で行うことが好ましい。また、液晶材料を滴下して液晶層６８４を形成した後、第１の基板６００及び第２の基板６９０を貼り合わせるまでは、液晶層６８４に気泡等入らないように減圧下で行うことが好ましい。
また、液晶層６８４は、第１の基板６００と第２の基板６９０を貼り合わせた後、シール材６８０の枠状パターン内に、毛細管現象を利用して液晶材料を注入して形成することもできる。この場合、あらかじめシール材等に液晶の注入口となる部分を形成しておく。なお、液晶材料は、減圧下で注入を行うことが好ましい。
第１の基板６００と第２の基板６９０は、対向させて密着させた後、シール材６８０を硬化させて貼り合わせることができる。このとき、第２の基板６９０に設けられた配向膜６８７と、第１の基板６００に設けられた配向膜６８２とで、液晶層６８４が挟持される構造となるように貼り合わせる。なお、第１の基板６００と第２の基板６９０の貼り合わせ及び液晶層６８４の形成を行った後、加熱処理を行って液晶層６８４の配向乱れを修正することも可能である。
第２の基板６９０は、透光性を有する基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等の各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。
第２の基板６９０上には、貼り合わせる前に、カラーフィルター６８９、対向電極６８８、配向膜６８７を順に形成しておく。なお、第２の基板６９０には、カラーフィルター６８９の他にブラックマトリクスを設けてもよい。また、カラーフィルター６８９は第２の基板６９０の外側に設けてもよい。また、モノカラー表示とする場合は、カラーフィルター６８９を設けなくともよい。また、シール材を第２の基板６９０側に設けてもよい。なお、シール材を第２の基板６９０側に設ける場合は、液晶材料は第２の基板６９０に設けられたシール材の枠状パターン内に滴下する。
対向電極６８８は、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性を有する導電材料を用いて形成することができる。配向膜６８７は、上記配向膜６８２と同様に形成することができる。
以上により、第１の基板６００と第２の基板６９０との間に、液晶層６８４を含む表示部６２０、第１の駆動回路部６３０及び第２の駆動回路部６５０が封止された構造が得られる。なお、表示部６２０及び第１の駆動回路部６３０、第２の駆動回路部６５０に形成される回路部には、トランジスタの他、抵抗や、コンデンサなどを同時に作製してもよい。また、トランジスタの構造は特に限定されない。例えば、１つのＳＯＩ層に対して複数のゲートを設けたマルチゲート構造とすることもできる。
次に、貼り合わせた第１の基板６００及び第２の基板６９０を分断して、所望のパネルサイズに加工する（図１４（Ａ）参照）。ここでは、パネル形成領域６１０ａ、パネル形成領域６１０ｂが分離するように分断する。分断面では、端子電極６７４が露出する。なお、液晶層６８４を含む表示部６２０や第１の駆動回路部６３０は、シール材６８０によって封止されている。第１の基板６００及び第２の基板６９０の分断は、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて行うことができる。
次に、端子領域６７０上の第２の基板６９０を分断する（図１４（Ｂ）参照）。ここでは、端子電極６７４上の第２の基板６９０、カラーフィルター６８９、対向電極６８８及び配向膜６８７を除去するように分断する。以上で、所望のパネルサイズを有する表示パネルを得ることができる。
ここで、貼り合わせた基板の分断について、図１０に示す上面の模式図を用いて詳しく説明する。
図１０（Ａ）は、図１１（Ａ）に示すＳＯＩ基板に相当する上面の模式図を示している。ここでは、一枚の基板６００上に、それぞれ分離されたＳＯＩ層６１０を有するパネル形成領域６１０ａ、パネル形成領域６１０ｂ、パネル形成領域６１０ｃ、パネル形成領域６１０ｄが設けられている例を示している。パネル形成領域６１０ａ、６１０ｂ、６１０ｃ、６１０ｄにそれぞれ設けられているＳＯＩ層６１０は、所望のパネルサイズとなっている。
図１０（Ｂ）は、図１１（Ｂ）乃至図１３（Ａ）に示す工程を経て、図１３（Ｂ）に示すような第１の基板６００及び第２の基板６９０の貼り合わせの工程まで終了した上面の模式図を示している。それぞれのパネル形成領域６１０ａ、６１０ｂ、６１０ｃ、６１０ｄ毎に、表示部６２０、第１の駆動回路部６３０、第２の駆動回路部６５０が設けられシール材６８０によって封止されている。なお、図１３（Ｂ）は図１０（Ｂ）の線分ＱＲの断面図に相当する。
次に、貼り合わせた第１の基板６００及び第２の基板６９０を図１０（Ｂ）の矢印６００２、矢印６００４に沿って分断し、図１０（Ｃ）に示すようにパネル形成領域毎に分離する。なお、図１４（Ａ）は図１０（Ｃ）の線分Ｑ’Ｒ’の断面図に相当する。
次に、第２の基板６９０を図１０（Ｃ）の矢印６０１２、矢印６０１４に沿って分断し、図１０（Ｄ）に示すように端子領域６７０を露出させる。端子領域６７０には端子電極６７４が設けられており、後に形成される外部入力端子と異方性導電層等を用いて接続される。なお、図１４（Ｂ）は図１０（Ｄ）の線分Ｑ’’Ｒ’’の断面図に相当する。以上で、表示パネル６１００ａ、表示パネル６１００ｂ、表示パネル６１００ｃ、表示パネル６１００ｄを得ることができる。表示パネル６１００ａを構成する素子は、パネル形成領域６１０ａに設けられた１つのＳＯＩ層で形成される。同様に、他の表示パネルを構成する素子も、それぞれのパネル形成領域に設けられた１つのＳＯＩ層で形成される。よって、特性のばらつきを抑えることができる。
なお、ここでは貼り合わせた第１の基板６００及び第２の基板６９０を分断した後、さらに第２の基板６９０を分断する例を示したが、予め所望のサイズに加工しておいた第２の基板６９０を貼り合わせる構成としてもよい。
また、ここでは便宜的に１枚のベース基板から４枚の表示パネルを製造する例を示したが、本発明は特に限定されない。上述したように、本発明に係るＳＯＩ基板は所望のパネルサイズのＳＯＩ層が複数設けられており、個々のＳＯＩ層を用いて同時に複数の表示パネルを製造することが可能である。よって、ベース基板上に設けられたＳＯＩ層の数に比例して面取り数も増大するため、生産性が飛躍的に向上する。
次に、第２の基板６９０に偏光板６９２を設ける。また、端子電極６７４に異方性導電層６７６を介して外部入力端子６７８を接続し、表示パネルを外部と電気的に接続させる構成とする（図１５参照）。
偏光板６９２は、第２の基板６９０の外側（液晶層６８４等を封止していない面側）に設ける。なお、透過型の液晶表示装置とする場合は、第１の基板６００の外側（液晶層６８４等を封止していない面側）にも偏光板を設ければよい。また、偏光板の他、位相差板、反射防止膜などの光学フィルムなどを設けてもよい。
外部入力端子６７８は外部からの信号（例えばビデオ信号、クロック信号、スタート信号、リセット信号等）や電位を伝達する役目を担う。ここでは、外部入力端子６７８としてＦＰＣを接続する。なお、端子電極６７４は、第１の駆動回路部６３０及び第２の駆動回路部６５０と電気的に接続されているものとする。
以上により表示装置を得ることができる。なお、反射型の液晶表示装置の場合、外光（太陽光や室内光）などを利用して表示を行うことができるが、冷陰極管又はＬＥＤ素子等の光源や導光板等で構成されるフロントライトや反射シート等を設けてもよい。フロントライトは表示装置の視認側に設けることができる。フロントライトを設けることで、十分な外光が得られない場合でも、鮮明な表示を行うことができる。
また、透過型の液晶表示装置若しくは半透過型の液晶表示装置とする場合は、冷陰極管又はＬＥＤ素子等の光源や導光板や反射シート等で構成されるバックライトを設ける。バックライトは、表示装置の視認側と反対側（背面側）に設ける。透過型の液晶表示装置の場合は、光源からの光を視認側に透過させて、表示を行うことができる。
ここでは、基板６００上に所望のパネルサイズであるＳＯＩ層６１０を複数設けたＳＯＩ基板を用いている。そして、１つの表示装置を構成する表示パネル毎に、素子を形成するＳＯＩ層が分離している。よって、分断して個々の表示パネルに分ける際に、ＳＯＩ層にダメージが入るのを防ぐことができ、歩留まりの向上を図ることができる。また、１つの表示装置を形成する素子が、１つのＳＯＩ層を用いて形成されるため、特性のばらつきを抑えることができる。
なお、図９乃至図１５では、表示素子として液晶素子を用いる表示装置を製造する例を示したが、本発明は特に限定されない。例えば発光素子を用いることもできるし、電気泳動素子を用いることも可能である。図２１に発光素子を用いる表示装置（発光装置、ＥＬ表示装置ともいわれる）の例を示す。また、図２２に電気泳動素子を用いる表示装置（電子ペーパ、電気泳動表示装置ともいわれる）の例を示す。なお、表示素子以外の構成は図９乃至図１５で示したものと同様であるため、説明は省略する。
図２１では、液晶素子の代わりに発光素子７１０を用いた表示装置を示している。ここでは、画素電極（陰極）７１２と対向電極（陽極）７１６との間に挟持された有機化合物層７１４が設けられている例を示す。有機化合物層７１４は、少なくとも発光層を含み、その他電子注入層、電子輸送層、正孔輸送層、正孔注入層等を含んでいてもよい。また、画素電極７１２の端部は隔壁層７１８に覆われている。隔壁層７１８は絶縁材料を用いて基板全面に成膜した後に画素電極７１２の一部が露出するように加工するか、液滴吐出法等用いて選択的に形成すればよい。画素電極７１２及び隔壁層７１８上に、有機化合物層７１４、対向電極７１６が順に積層される。発光素子７１０と第２の基板６９０の間の空間７２０は、不活性気体等を充填してもよいし、樹脂等を形成してもよい。
図２２では、液晶素子の代わりに電気泳動素子を用いた表示装置を示している。ここでは、画素電極８１２と対向電極（共通電極）８１４との間に挟持された電気泳動層８２０が設けられている例を示す。電気泳動層８２０は、バインダ８１６によって固定された複数のマイクロカプセル８１０を含んでいる。マイクロカプセル８１０は直径１０μｍ乃至２００μｍ程度であり、透明な液体と、正に帯電した白い微粒子と、負に帯電した黒い微粒子とを封入した構成となっている。当該マイクロカプセル８１０は、画素電極８１２と対向電極８１４によって電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動素子である。電気泳動素子は、液晶素子に比べて反射率が高いため、補助ライト（例えばフロントライト）が無くとも、薄暗い場所で表示部を認識することが可能である。また、消費電力も小さい。さらに、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能である。
次に、本発明に係る表示装置（表示パネル）を適用した電子機器の例について説明する。具体的には、図１７を用いて携帯電話機に適用する例を説明する。
図１７で示す携帯電話機は、操作スイッチ類１９０４、マイクロフォン１９０５などが備えられた本体（Ａ）１９０１と、表示パネル（Ａ）１９０８、バックライト部１９１１、表示パネル（Ｂ）１９０９、スピーカ１９０６などが備えられた本体（Ｂ）１９０２とが、蝶番１９１０で開閉可能に連結されている。表示パネル（Ａ）１９０８と表示パネル（Ｂ）１９０９は、回路基板１９０７やバックライト部１９１１と共に本体（Ｂ）１９０２の筐体１９０３の中に収納される。表示パネル（Ａ）１９０８及び表示パネル（Ｂ）１９０９の表示部は筐体１９０３に形成された開口窓から視認できるように配置される。ここでは、バックライト部１９１１と表示パネル（Ａ）１９０８とが重なるように配置して透過型の液晶表示装置としている。バックライト部１９１１としては、冷陰極管を用いてもよいし、ＬＥＤ素子を用いてもよい。また、バックライト部として、導光板とＬＥＤ素子との組み合わせを用いてもよい。
表示パネル（Ａ）１９０８と表示パネル（Ｂ）１９０９は、本発明に係るＳＯＩ基板を用いて製造される。よって、歩留まり良く製造することができる。
また、表示パネル（Ａ）１９０８と表示パネル（Ｂ）１９０９は、その携帯電話機１９００の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）１９０８を主画面とし、表示パネル（Ｂ）１９０９を副画面として組み合わせることができる。
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番１９１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類１９０４、表示パネル（Ａ）１９０８、表示パネル（Ｂ）１９０９を一つの筐体内に納めさせた構成としてもよい。
また、図１８（Ａ）に表示パネル（Ａ）１９０８の構成の一例を示す。表示パネル（Ａ）１９０８は、画素電極が設けられた第１の基板１９２０と、第１の基板と対向する第２の基板１９２３をシール材１９２２で貼り合わせている。また、シール材１９２２は表示部１９２１を囲むように形成されていて、第１の基板１９２０と第２の基板１９２３とシール材１９２２で囲まれた領域（枠状シールパターン内）に液晶層が設けられている。
また、図１８（Ｂ）に図１８（Ａ）とは異なる表示パネル構成の例を示す。なお、図１８（Ｂ）において、図１８（Ａ）と共通な部分には同じ符号を用いる。図１８（Ｂ）のパネルは、表示部を駆動させるための駆動ＩＣ１９２７が第１の基板１９２０に搭載されている。駆動ＩＣ１９２７を第１の基板１９２０に搭載することで回路の集積化を行っている。
また、図１８（Ｃ）に図１８（Ａ）とは異なる表示パネル構成の例を示す。なお、図１８（Ｃ）において、図１８（Ａ）と共通な部分には同じ符号を用いる。図１８（Ｃ）の表示パネルは、表示部１９２９を駆動させるための駆動回路部１９２８が第１の基板１９２０と同一基板上に形成されている。また、駆動回路だけでなく、その他の回路（光センサ回路、ＣＰＵなど）を同一基板上に形成してもよい。
図１８（Ａ）、図１８（Ｂ）、及び図１８（Ｃ）で示した表示パネルに所望の光学フィルム、例えば、偏光板、反射防止フィルム、カラーフィルターなどを重ねて設けてもよい。なお、図１８（Ａ）、図１８（Ｂ）、及び図１８（Ｃ）で示したＦＰＣ１９２４は第１の基板１９２０に接続されている。
このように、本発明に係るＳＯＩ基板を利用して表示装置（表示パネル）を製造することで、大面積基板を用いて一度に製造プロセスを流すことができ、生産性を向上させることができる。また、複数のＳＯＩ層によりＳＯＩ基板を製造するが、個々のＳＯＩ層の大きさを所望のパネルサイズ程度とすることで、表示パネル等の表示装置の製造において、歩留まりの向上を図ることができる。
（実施の形態２）
本実施の形態では、上記実施の形態と異なる方法でＳＯＩ基板を製造する例を示す。
まず、半導体基板２００を準備する（図２３（Ａ）参照）。半導体基板２００は、上述の半導体基板１０１と同様のものを用いればよく、シリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板等を用いればよい。
半導体基板２００の一表面上には、窒素含有絶縁層２０２を設けることが好ましい。窒素含有絶縁層２０２は、窒化シリコン層、窒化酸化シリコン層又は酸化窒化シリコン層を用いて単層構造又は積層構造で形成すればよい。窒素含有絶縁層２０２を設けることで、可動イオンや水分等の不純物がＳＯＩ層に拡散して汚染されることを防ぐことができる。また、分離層を形成するためのイオンを照射する際に、保護層としても機能することができる。
次に、半導体基板２００を選択的にエッチングする（図２３（Ｂ）参照）。本実施の形態では、エッチングにより半導体基板に溝（以下、「凹部」ともいう）を形成し、凸状に残存する部分（以下、「凸部」ともいう）が所望のパネルサイズである一のパネルを含む面積となるようにする。なお、本明細書では、半導体基板を選択的にエッチングして溝を形成する加工を「溝加工」ともいう。
なお、溝加工により形成される凸部は所望のパネルサイズである一のパネルを含む面積となるように形成し、例えば対角１０インチ未満の中小型パネルのパネルサイズとすることが好ましい。携帯電話機に適用する場合は、画面サイズが対角２．４インチ乃至対角３インチ程度が知られており、これらの画面サイズに画面額縁サイズを考慮したサイズとすればよい。半導体基板２００に残存する凸部は、後にベース基板に転置されるＳＯＩ層を形成する。つまり、溝加工により、一のパネルを含む面積となるように凸部を形成することで、ベース基板に、一のパネルを含む面積に分割されたＳＯＩ層を転置することができる。また、溝加工により、複数の分割された凸部を形成することで、ベース基板に複数のＳＯＩ層を転置することができる。
半導体基板２００は、残存させたい部分を選択的にマスクで覆ってエッチングすることで、所望のパネルサイズである一のパネルを含む面積を有する凸部を得ることができる。マスクとしては、レジストマスクや絶縁層で形成したハードマスクを適用すればよい。エッチング後、不要になったマスクは適宜除去すればよい。また、本実施の形態では、半導体基板２００上に窒素含有絶縁層２０２が設けられているため、該窒素含有絶縁層２０２も選択的にエッチングされるものとする。よって、溝加工後、窒素含有絶縁層２０２は凸部に残存する。
また、半導体基板２００をエッチングする深さ（溝加工の深さ）は、後にベース基板に転置するＳＯＩ層の膜厚を考慮して適宜選択する。なお、ＳＯＩ層の膜厚は、イオンを照射し、該照射したイオンを構成する元素を添加する深さで設定することが可能である。本実施の形態において、半導体基板２００の溝加工の深さ（形成する溝の深さ）は、分離層よりも深くなるようにすることが好ましい。半導体基板２００の溝加工において、溝の深さを分離層よりも深くすることで、後にＳＯＩ層をベース基板に転置する際に、半導体基板２００の凸部のみ、容易に転置することが可能になる。
次に、半導体基板２００の表面から電界で加速されたイオンを所定の深さに照射して、分離層２０４を形成する（図２３（Ｃ）参照）。分離層２０４は、上述の図４（Ａ）の場合と同様に形成すればよく、例えば水素、ヘリウム又はフッ素等のハロゲンのイオンを照射して形成することができる。なお、イオンの照射は、半導体基板２００が溝加工された面側（本実施の形態では窒素含有絶縁層２０２が設けられた面側）から行う。
半導体基板２００は、予め分離層２０４よりも深くなるように溝が形成されているため、所望のＳＯＩ層がベース基板に転置されるよう、分離層２０４を形成することが可能である。具体的には、半導体基板２００の凸部と凹部で、分離層２０４が段違いになるように形成される。なお、半導体基板２００の凹部及び凸部で、半導体基板２００表面からの分離層の深さは同程度である。
次に、半導体基板２００に接合層２２２を形成する（図２３（Ｄ）参照）。接合層２２２は、半導体基板２００がベース基板と接合を形成する面に形成する。本実施の形態では、半導体基板２００の窒素含有絶縁層２０２が設けられた側全面を覆うように、接合層２２２を形成する。接合層２２２は、上述の接合層１２２と同様に形成すればよく、好ましくは有機シランを原料ガスに用いた化学気相成長法により酸化シリコン層を形成する。
次に、半導体基板２００をベース基板２２４に貼り合わせる（図２４（Ａ）参照）。ここでは、ベース基板２２４と半導体基板２００の接合層２２２が設けられた面とを密着させ、ベース基板２２４と半導体基板２００を貼り合わせる例を示す。なお、ベース基板２２４及び半導体基板２００ともに、接合を形成する面は十分に清浄化しておくことが好ましい。ベース基板２２４と接合層２２２を密着させることにより接合が形成される。この接合はファンデルワールス力が作用しており、ベース基板２２４と半導体基板２００とを圧接することで、水素結合による強固な接合を形成することが可能である。本実施の形態において、半導体基板２００には溝加工がされているので、凸部がベース基板２２４と接することとなる。
なお、上記実施の形態１と同様に、接合面（本実施の形態では接合層２２２又はベース基板２２４の表面）は原子ビームやイオンビームの照射、又はプラズマやラジカル処理を行うことにより、活性化させておいても構わない。予め、接合面を活性化させておくことで、異種材料間の接合を容易にすることができる。また、接合層２２２を間に介してベース基板２２４及び半導体基板２００を貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。
次に、加熱処理を行い、分離層２０４を劈開面として、半導体基板２００の一部をベース基板２２４から剥離する。本実施の形態において、半導体基板２００は溝の深さが分離層２０４よりも深くなるように溝加工されており、分離層２０４は段違いに形成されている。また、半導体基板２００に設けられた接合層２２２は、ベース基板２２４と凸部のみ接している。そのため、ベース基板２２４上に半導体基板２００の凸部のみＳＯＩ層として残存させることができる。よって、ベース基板２２４上は、所望のパネルサイズを有し、半導体基板２００と同じ結晶性を有するＳＯＩ層が残存することとなる。半導体基板２００に所望のパネルサイズである凸部を複数形成しておけば、ベース基板上に複数のＳＯＩ層を形成することができる。図２４Ｂでは、便宜上、ベース基板２２４上に４つのＳＯＩ層２２６、ＳＯＩ層２２８、ＳＯＩ層２３０、ＳＯＩ層２３２が残存する例を示している。
なお、剥離のための加熱処理は、接合層２２２の成膜温度以上、ベース基板２２４の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の加熱処理を行うことにより、分離層２０４に形成された微小な空洞の体積変化が起こり、分離層２０４に沿って劈開することが可能となる。
また、剥離により得られたＳＯＩ層を平坦化又は薄膜化するため、ＣＭＰやレーザビームの照射等を行ってもよい。
以上で、ベース基板２２４上に接合層２２２を介して複数のＳＯＩ層が設けられたＳＯＩ基板を得ることができる。図２４Ｂでは、便宜上、ベース基板２２４上に接合層２２２を介してＳＯＩ層２２６、ＳＯＩ層２２８、ＳＯＩ層２３０、ＳＯＩ層２３２が設けられたＳＯＩ基板を示している。
なお、ＳＯＩ層は、露光装置の一回の露光範囲程度を１つのまとまりとして、ベース基板に転置することが好ましい。具体的には、ベース基板に複数のＳＯＩ層を転置してＳＯＩ基板を形成する際に、露光装置の一回の露光範囲程度を一のまとまりとしてＳＯＩ層を転置することが好ましい。つまり、転置されたＳＯＩ層の一のまとまりが、一回の露光範囲程度の面積であることが好ましい。以下、本明細書では露光装置の一回の露光範囲を「１ショットサイズ」という。また、ＳＯＩ層と一緒にアライメントマーカーを転置することが好ましい。
ここで、溝加工後の半導体基板２００の上面の模式図を図２５（Ａ）に示す。なお、図２５（Ａ）の線分ＡＡ’の断面図が、図２３（Ｂ）に相当するものとする。
半導体基板２００は選択的にエッチングされており、図２３（Ｂ）の凸部に相当する部分に窒素含有絶縁層２０２が残っている。半導体基板２００に形成された凸部は、上面から見ると、その表面が所望のパネルサイズである一のパネルを含む面積を有している。ここでは、上面から見て、半導体基板２００上に窒素含有絶縁層２０２が所望のパネルサイズである一のパネルを含む面積に分割されて残ることになる。窒素含有絶縁層２０２下には、半導体基板２００に形成された凸部が位置することになる。
表示装置、半導体装置等の製造分野において、微細なパターン等形成する際は、フォトリソグラフィが適用されることが多い。フォトリソグラフィでは、ステッパーに代表される露光装置を用いて、基板上に塗布したレジスト層に所望のパターン形状を転写して形成した後、当該パターン形状を利用して基板上に所望のパターンを形成する。例えば、所望のパターン形状として回路パターンを基板上に塗布したレジスト層に形成し、当該回路パターンを利用して基板上にトランジスタを含む回路を形成する。露光装置の１ショットサイズは装置に依存するが、既存のステッパーを利用する場合、１ショットサイズは２５ｍｍ角、１００ｍｍ角、１１３ｍｍ角、１３２ｍｍ角、又は１４４ｍｍ角程度であり、一辺が１メートルを超えるような大面積の基板を一括で露光することは難しい。よって、予め露光装置の１ショットサイズのＳＯＩ層群を１つのまとまりとして転置することで、所望の回路パターンを効率的に形成することができる。これは、１ショットサイズのＳＯＩ層群を一のまとまりとして転置することで、前記ＳＯＩ層群の一のまとまりを同時に露光して所望のパターン、例えば回路パターンを形成することができるからである。回路パターンは前記ＳＯＩ層群を構成する個々のＳＯＩ層に形成され、例えば個々のＳＯＩ層にトランジスタを含む回路パターンを形成することができる。なお、一のまとまりを形成するＳＯＩ層群の個々のＳＯＩ層は、所望のパネルサイズである一のパネルを含む面積に分割されている。
図２５（Ａ）では、ステッパーの１ショットサイズの領域２５０を破線で囲んでいる。半導体基板２００は、ＳＯＩ層として転置される領域が、ステッパーの１ショットサイズの領域２５０を一のまとまりとして効率的に配列されるように、選択的にエッチングされている。
また、領域２５０内には、アライメントマーカーとなる部分２４０も残存している。該アライメントマーカーとなる部分２４０は、ＳＯＩ層となる部分を選択的にマスクで覆う際に、一緒にマスクで覆っておくことで残すことができる。図２５（Ａ）に示す半導体基板２００には、アライメントマーカーとなる部分２４０にも窒素含有絶縁層２０２が残っている。なお、アライメントマーカーとなる部分２４０は断面図では省略する。
図２５（Ｂ）は、ＳＯＩ層が転置されたベース基板２２４の上面の模式図を示している。なお、図２５（Ｂ）の線分ＡＡ’の断面図が、図２４（Ｂ）に相当するものとする。
ベース基板２２４には、ステッパーの１ショットサイズの領域２５０を一単位として、ＳＯＩ層群がひとまとまりになり、規則的に配列している。また、ＳＯＩ層と同じ結晶性のアライメントマーカー２６０も形成されている。
図２５（Ｂ）において、一のステッパーの１ショットサイズの領域２５０に、一のアライメントマーカーと、複数のＳＯＩ層が設けられている。つまり、一のアライメントマーカーに複数の単結晶半導体層が属するように、ベース基板に転置されている。
図２５（Ｂ）に示すＳＯＩ基板を用いて、上記実施の形態１と同様に表示装置を製造する場合、アライメントマーカー２６０で位置のアライメントを取り、１ショットサイズの領域２５０に位置するＳＯＩ層を同時に露光し、フォトリソグラフィを行うことができる。また、ステッパーの１ショットサイズを考慮してＳＯＩ層を配列させており、且つＳＯＩ層が所望のパネルサイズであるため、効率的にパターンを形成することができる。
例えば、図２６（Ａ）、（Ｂ）において、ベース基板２２４におけるステッパーの１ショットサイズの領域２５０の１つを用いて説明する。図２６（Ａ）において、領域２５０ａに、一のアライメントマーカー２６０ａに対して、ＳＯＩ層２２６ａ、ＳＯＩ層２２６ｂ、ＳＯＩ層２２８ａ、ＳＯＩ層２２８ｂが配列されている。ＳＯＩ層２２６ａ、ＳＯＩ層２２６ｂ、ＳＯＩ層２２８ａ、ＳＯＩ層２２８ｂは、所望のパネルサイズの大きさである。該ＳＯＩ層２２６ａ、ＳＯＩ層２２６ｂ、ＳＯＩ層２２８ａ、ＳＯＩ層２２８ｂは領域２５０ａに位置しており、一のまとまりを形成している。
図２６（Ｂ）において、アライメントマーカー２６０ａを用いて位置合わせを行い、ＳＯＩ層２２６ａ、ＳＯＩ層２２６ｂ、ＳＯＩ層２２８ａ、ＳＯＩ層２２８ｂを選択的にエッチングして、所望のパターンを形成する例を示す。例えば、ＳＯＩ層２２６ａ、ＳＯＩ層２２６ｂ、ＳＯＩ層２２８ａ、ＳＯＩ層２２８ｂからなる一のまとまりを同時に露光して回路パターンを転写して形成する。このとき、アライメントマーカー２６０ａを形成しておくことで、フォトリソグラフィの際に、位置合わせ等容易に行うことができる。なお、エッチング後の個々のＳＯＩ層のパターンは、例えば回路部に形成されるトランジスタのチャネル部を形成することができる。そして、その他の工程を経て、個々のＳＯＩ層を用いてトランジスタを含む回路を形成することができる。
また、同時に露光して転写し形成した回路パターンを用いて、ＳＯＩ層を選択的にエッチングし、トランジスタのチャネル部等を形成する所望のＳＯＩ層パターンを形成する際、後のパターン形成（ゲート電極等）のためのアライメントマーカーを形成することが好ましい。例えば、図２６（Ｂ）には、それぞれのパネル形成領域毎に、アライメントマーカー２７１ａ、アライメントマーカー２７１ｂ、アライメントマーカー２７２ａ、アライメントマーカー２７２ｂを形成する例を示している。先に形成したアライメントマーカー２６０ａで後のパターン形成の際の位置合わせを行うことも可能であるが、より微細なパターン形状に対応するために、新たにアライメントマーカーを形成することが好ましい。このようにすることで、微細なパターン形状を形成する際も、位置合わせ等、容易に行うことができる。
なお、ここでは、便宜的に４つのＳＯＩ層を一のまとまりとして、ステッパーの１ショットサイズの一単位とする例を示すが、本発明は特に限定されるものではない。一単位を構成するＳＯＩ層の数は任意である。つまり、転置された複数のＳＯＩ層から、任意の個数のＳＯＩ層を選択して一のまとまりとすることができる。
なお、本実施の形態は、上記実施の形態１と自由に組み合わせて行うことができる。
（実施の形態３）
本実施の形態では、本発明に係るＳＯＩ基板を用いて、上記実施の形態と異なる構成の素子を作製する例を示す。具体的には、素子分離構造としてＳＯＩ層間に絶縁層を埋め込んだ構成について図１９と図２０を参照して説明する。
図１９（Ａ）において、ベース基板３００に接合層３０４を介してＳＯＩ層３０２が設けられている。ＳＯＩ層３０２は所望のパネルサイズの大きさを有する。ＳＯＩ層３０２上には、素子形成領域に合わせて窒化シリコン層３０５、酸化シリコン層３０６を形成する。酸化シリコン層３０６は、素子分離のためにＳＯＩ層３０２をエッチングするときのハードマスクとして用いる。窒化シリコン層３０５はエッチングストッパーである。
ＳＯＩ層３０２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。ＳＯＩ層３０２の厚さは、上記実施の形態で説明した分離層の深さを制御することにより適宜設定できる。ＳＯＩ層３０２にはしきい値電圧を制御するために、ボロン、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物としてボロンを５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加されていても良い。
図１９（Ｂ）は、酸化シリコン層３０６をマスクとしてＳＯＩ層３０２、接合層３０４をエッチングする工程である。酸化シリコン層３０６、窒化シリコン層３０５、ＳＯＩ層３０２及び接合層３０４の露出した端面に対してプラズマ処理により窒化する。この窒化処理により、酸化シリコン層３０６、窒化シリコン層３０５、ＳＯＩ層３０２及び接合層３０４の周辺端部には窒化処理層３０７が形成される。また、窒化処理層３０７として、少なくともＳＯＩ層３０２の周辺端部には窒化シリコン層が形成される。ＳＯＩ層３０２の周辺端部に形成される窒化シリコン層は絶縁性であり、ＳＯＩ層３０２の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、ＳＯＩ層３０２と接合層３０４との間に、端面から酸化膜が成長してバーズビークが形成されるのを防ぐことができる。
図１９（Ｃ）は、素子分離絶縁層３０８を堆積する工程である。素子分離絶縁層３０８はＴＥＯＳを原料ガスに用いて酸化シリコン層を化学気相成長法で堆積する。素子分離絶縁層３０８はＳＯＩ層３０２が埋め込まれるように厚く堆積する。
図１９（Ｄ）は窒化シリコン層３０５が露出するまで素子分離絶縁層３０８を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨によって行っても良い。窒化シリコン層３０５はエッチングストッパーとなる。素子分離絶縁層３０８はＳＯＩ層３０２の間に埋め込まれるように残存する。窒化シリコン層３０５はその後除去する。
図１９（Ｅ）において、ＳＯＩ層３０２が露出した後、ゲート絶縁層３０９、ゲート電極３１０、サイドウォール絶縁層３１１を形成し、高濃度不純物領域３１２、低濃度不純物領域３１３を形成する。絶縁層３１４は窒化シリコンで形成し、ゲート電極３１０をエッチングするときのハードマスクとして用いる。
図２０（Ａ）において、層間絶縁層３１５を形成する。層間絶縁層３１５はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）層を形成してリフローにより平坦化させる。また、ＴＥＯＳを原料ガスに用いて酸化シリコン層を形成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極３１０上の絶縁層３１４はエッチングストッパーとして機能する。層間絶縁層３１５にはコンタクトホール３１６を形成する。コンタクトホール３１６は、サイドウォール絶縁層３１１を利用してセルフアラインコンタクトの構成となっている。
その後、図２０（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ３１７を形成する。さらに絶縁層３１８を形成し、コンタクトプラグ３１７に合わせて開口を形成して配線３１９を設ける。配線３１９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。
このようにして、ベース基板３００に接合されたＳＯＩ層３０２を用いてトランジスタを作製することができる。本実施の形態で示すトランジスタは、本発明に係る表示装置の画素回路部、周辺回路部等に適用することができる。本実施の形態によれば、上記実施の形態１又は形態２で製造されたＳＯＩ基板を用いることにより、１つのＳＯＩ層で１つの表示パネルを構成する素子を形成できるため、特性のばらつきを抑えることができる。また、複数のＳＯＩ層によりＳＯＩ基板を製造するが、個々のＳＯＩ層の大きさを所望のパネルサイズ程度とすることで、表示装置の製造において歩留まりの向上を図ることができる。
なお、本実施の形態は、上記実施の形態１又は実施の形態２と自由に組み合わせて行うことができる。
本発明に係るＳＯＩ基板の構成の例を示す斜視図。 本発明に係るＳＯＩ基板の構成の例を示す断面図。 本発明に係るＳＯＩ基板の構成の例を示す断面図。 本発明に係るＳＯＩ基板の製造方法の例を示す断面図。 本発明に係るＳＯＩ基板の製造方法の例を示す断面図。 本発明に係るＳＯＩ基板の製造方法の例を示す上面図 本発明に係るＳＯＩ基板の製造方法の例を示す断面図。 本発明に係るＳＯＩ基板の製造方法の例を示す斜視図。 本発明に係る表示装置の例を示す上面図、断面図及び斜視図。 本発明に係る表示装置の製造方法の例を示す上面図。 本発明に係る表示装置の製造方法の例を示す断面図。 本発明に係る表示装置の製造方法の例を示す断面図。 本発明に係る表示装置の製造方法の例を示す断面図。 本発明に係る表示装置の製造方法の例を示す断面図。 本発明に係る表示装置の製造方法の例を示す断面図。 プラズマ処理装置の構成の例を示す図。 本発明に係る表示装置の例を示す分解図。 本発明に係る表示装置の例を示す斜視図。 本発明に係る表示装置の製造方法の例を示す断面図。 本発明に係る表示装置の製造方法の例を示す断面図。 本発明に係る表示装置の例を示す断面図。 本発明に係る表示装置の例を示す断面図。 本発明に係るＳＯＩ基板の製造方法の例を示す断面図。 本発明に係るＳＯＩ基板の製造方法の例を示す断面図。 本発明に係るＳＯＩ基板の例を示す上面図。 本発明に係るＳＯＩ基板の例を示す上面図。
符号の説明
１００ ＳＯＩ基板
１０１ 半導体基板
１０２ 半導体基板
１０３ 分離層
１０４ イオン
１１０ ベース基板
１２０ 絶縁層
１２２ 接合層
１２４ 窒素含有絶縁層
１２６ 酸化シリコン層
１３０ ＳＯＩ層
１５０ 絶縁層
１５２ バリア層
１５４ 接合層

Claims (3)

  1. 一のパネルを含む面積に分割された複数の単結晶半導体層を、絶縁層を介して絶縁表面を有する基板上に接合し、
    前記複数の単結晶半導体層から選択された一のまとまりを同時に露光して回路パターンを形成することにより、個々の前記単結晶半導体層を用いてトランジスタを含む回路を形成し、
    前記複数の単結晶半導体層から選択された一のまとまりは、露光装置が１回に露光する範囲のまとまりとすることを特徴とする表示装置の製造方法。
  2. 請求項１において、
    前記露光装置が１回に露光する範囲のまとまりは、アライメントマーカーを有し、
    前記アライメントマーカーを用いて、前記単結晶半導体層の位置合わせを行うことを特徴とする表示装置の製造方法。
  3. 第１の面積に分割された複数の単結晶半導体層を、絶縁層を介して絶縁表面を有する基板上に接合し、
    前記複数の単結晶半導体層から選択された一のまとまりを同時に露光して回路パターンを形成することにより、個々の前記単結晶半導体層を用いてトランジスタを含む回路を形成し、
    前記複数の単結晶半導体層から選択された一のまとまりは、露光装置が１回に露光する範囲のまとまりとすることを特徴とするトランジスタを含む回路の製造方法。

JP2008072639A 2007-04-13 2008-03-20 表示装置の製造方法及びトランジスタを含む回路の製造方法 Expired - Fee Related JP5322467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072639A JP5322467B2 (ja) 2007-04-13 2008-03-20 表示装置の製造方法及びトランジスタを含む回路の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007106578 2007-04-13
JP2007106578 2007-04-13
JP2008072639A JP5322467B2 (ja) 2007-04-13 2008-03-20 表示装置の製造方法及びトランジスタを含む回路の製造方法

Publications (3)

Publication Number Publication Date
JP2008283171A JP2008283171A (ja) 2008-11-20
JP2008283171A5 JP2008283171A5 (ja) 2011-04-14
JP5322467B2 true JP5322467B2 (ja) 2013-10-23

Family

ID=39854077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072639A Expired - Fee Related JP5322467B2 (ja) 2007-04-13 2008-03-20 表示装置の製造方法及びトランジスタを含む回路の製造方法

Country Status (6)

Country Link
US (2) US8048728B2 (ja)
JP (1) JP5322467B2 (ja)
CN (2) CN102623400B (ja)
SG (1) SG178762A1 (ja)
TW (1) TWI447816B (ja)
WO (1) WO2008132894A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2009094488A (ja) 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 半導體能源研究所股份有限公司 半導體基板、顯示面板及顯示裝置的製造方法
JP5304232B2 (ja) * 2008-02-01 2013-10-02 セイコーエプソン株式会社 電気光学装置の製造方法
US8193071B2 (en) * 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
KR101345172B1 (ko) * 2008-07-18 2013-12-27 엘지디스플레이 주식회사 전기영동 표시소자
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2942801B1 (fr) * 2009-03-05 2012-03-23 Quertech Ingenierie Procede de traitement d'une piece en elastomere par des ions multi-energies he+ et he2+ pour diminuer le frottement
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100327902A1 (en) * 2009-06-25 2010-12-30 Uniram Technology, Inc. Power saving termination circuits for dram modules
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9006733B2 (en) 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9236369B2 (en) * 2013-07-18 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonded semiconductor structures
KR102314467B1 (ko) * 2014-10-13 2021-10-20 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법
CN105118838B (zh) * 2015-09-22 2017-11-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
US9806025B2 (en) 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
US9620479B1 (en) * 2016-06-30 2017-04-11 International Business Machines Corporation 3D bonded semiconductor structure with an embedded resistor
US9716088B1 (en) 2016-06-30 2017-07-25 International Business Machines Corporation 3D bonded semiconductor structure with an embedded capacitor
CN108493321A (zh) * 2018-03-26 2018-09-04 华灿光电（浙江）有限公司 一种发光二极管芯片及其制备方法
CN108565353B (zh) * 2018-04-20 2020-03-06 京东方科技集团股份有限公司 显示背板及显示器件
WO2020010056A1 (en) * 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11210048B2 (en) * 2019-10-04 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN111261577B (zh) * 2020-02-04 2022-11-25 武汉华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN116858408A (zh) * 2023-03-03 2023-10-10 武汉飞恩微电子有限公司 一种轴力传感器
CN116576997A (zh) * 2023-03-03 2023-08-11 武汉飞恩微电子有限公司 一种轴力传感器
CN116577003A (zh) * 2023-03-03 2023-08-11 武汉飞恩微电子有限公司 一种轴力传感器
CN116576998A (zh) * 2023-03-03 2023-08-11 武汉飞恩微电子有限公司 一种轴力传感器
CN116769266B (zh) * 2023-07-13 2024-01-23 上海芯密科技有限公司 一种半导体密封圈橡胶材料及其制备方法和应用

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566175A (en) * 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
USRE38296E1 (en) * 1987-04-24 2003-11-04 Hitachi, Ltd. Semiconductor memory device with recessed array region
JPS6461943A (en) 1987-09-02 1989-03-08 Seiko Epson Corp Semiconductor device and manufacture thereof
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP0749500B1 (en) * 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR20000040104A (ko) * 1998-12-17 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
US6337288B1 (en) * 1999-06-28 2002-01-08 Mitsubishi Gas Chemical Co., Inc. Process for the production of electronic parts
JP4780828B2 (ja) * 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP2002198328A (ja) * 2000-12-25 2002-07-12 Nec Corp 半導体装置の製造方法および製造装置
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4103447B2 (ja) 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP2004356537A (ja) 2003-05-30 2004-12-16 Canon Inc 半導体装置及びその製造方法
JP3970814B2 (ja) 2003-08-05 2007-09-05 シャープ株式会社 半導体装置の製造方法
US7253040B2 (en) * 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4744820B2 (ja) * 2004-07-12 2011-08-10 シャープ株式会社 半導体装置の製造方法及び半導体装置の製造装置
EP1782474B1 (en) 2004-08-18 2013-11-27 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
DE602004013163T2 (de) * 2004-11-19 2009-05-14 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI)
KR100612885B1 (ko) 2004-12-30 2006-08-14 삼성전자주식회사 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법
JP2006191102A (ja) * 2004-12-30 2006-07-20 Samsung Electronics Co Ltd 局部的に単結晶シリコン層が集積された基板及びその製造方法
JP4776994B2 (ja) * 2005-07-04 2011-09-21 浜松ホトニクス株式会社 加工対象物切断方法
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置

Also Published As

Publication number Publication date
JP2008283171A (ja) 2008-11-20
US20080254560A1 (en) 2008-10-16
CN101657882A (zh) 2010-02-24
US8748243B2 (en) 2014-06-10
SG178762A1 (en) 2012-03-29
CN102623400A (zh) 2012-08-01
CN102623400B (zh) 2015-05-20
US8048728B2 (en) 2011-11-01
TWI447816B (zh) 2014-08-01
WO2008132894A1 (en) 2008-11-06
TW200903658A (en) 2009-01-16
CN101657882B (zh) 2012-05-30
US20120021544A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
JP5322467B2 (ja) 表示装置の製造方法及びトランジスタを含む回路の製造方法
JP5352122B2 (ja) 半導体装置の作製方法
CN101393920B (zh) 半导体装置以及其制造方法
US7638408B2 (en) Manufacturing method of substrate provided with semiconductor films
TWI362231B (en) Display device
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
CN102280409B (zh) 用于制造半导体设备的方法
JP4970354B2 (ja) 半導体装置の作製方法
CN101471349A (zh) 半导体装置以及半导体装置的制造方法
US8324077B2 (en) Semiconductor device and manufacturing method thereof
CN101874294A (zh) 半导体装置的制造方法、半导体装置及显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees