JP5328775B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5328775B2
JP5328775B2 JP2010509153A JP2010509153A JP5328775B2 JP 5328775 B2 JP5328775 B2 JP 5328775B2 JP 2010509153 A JP2010509153 A JP 2010509153A JP 2010509153 A JP2010509153 A JP 2010509153A JP 5328775 B2 JP5328775 B2 JP 5328775B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
drain
schottky
channel
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010509153A
Other languages
English (en)
Other versions
JPWO2009131051A1 (ja
Inventor
謙三 間部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010509153A priority Critical patent/JP5328775B2/ja
Publication of JPWO2009131051A1 publication Critical patent/JPWO2009131051A1/ja
Application granted granted Critical
Publication of JP5328775B2 publication Critical patent/JP5328775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/86—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of Schottky-barrier gate FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0277—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming conductor-insulator-semiconductor or Schottky barrier source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/101—Three-dimensional [3D] integrated devices comprising components on opposite major surfaces of semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特にショットキー接合を持つＣＭＯＳトランジスタ及びその製造方法に関する。
半導体集積回路の多くに、電界効果型ＭＯＳトランジスタ（ＭＯＳＦＥＴ）が用いられており、集積回路の性能向上にはＭＯＳＦＥＴの高性能化が必要不可欠である。従来、ＭＯＳＦＥＴの高性能化は主にデバイス寸法の縮小化により実現されてきた。しかし、ゲート長が短くなると、ソース拡散層及びドレイン拡散層とが接近し、各々の拡散層が形成する空乏層がゲート絶縁膜下のチャネル領域の大部分に広がり、ゲート電極の支配力を弱め、しきい値が低下する（短チャネル効果）という問題がある。この短チャネル効果の解決法として、図１１に示すショットキー・バリア型電界効果トランジスタ（ＳＢＭＯＳＦＥＴ）が提案されている。この構造では、ソース或いはドレインとして、不純物拡散層ではなく金属電極（ドレインシリサイド１１、ソースシリサイド１２）を用い、金属電極と基板１との間にショットキー接合が形成される。なお、３はゲート絶縁膜、４はゲート電極、７はサイドウォールある。図１２（ａ）にＮ型ＳＢＭＯＳＦＥＴのゼロバイアスにおける基板表面のエネルギー・バンドを示す。ゲート電圧Ｖｇ＞０、ドレイン電圧Ｖｄ＞０のバイアスを印加すると、図１２（ｂ）のようになる。このとき、電子はソース・シリサイド１１からトンネルによってチャネル領域に注入され、ドレイン・シリサイド１２に向かって走行する。ＳＢＭＯＳＦＥＴの場合、拡散層を用いたＭＯＳＦＥＴに比べてチャネル領域に広がる空乏層が小さいため、短チャネル効果に対して耐性が高くなる。
特開２００６−１７９８６５号公報 特開２００６−２７８８１８号公報 特開２００６−３５１５８３号公報
特許文献１には、ＳＢＭＯＳＦＥＴが、Ｓｉ基板上にゲート誘電層上のゲートの側壁に側面絶縁層がスペーサ状に形成され、ゲートに近接してチャネルの両側にソース・ドレインが形成され、ソース・ドレインをなす金属シリサイドの伝導帯とチャネルと伝導帯との間に形成されたショットキーバリアハイトが記載されているが、ショットキーソース・ドレインの端部と端部以外の部分とでショットキーバリアハイトが異なる構成は記載されていない。
特許文献２には、半導体基板にゲート絶縁膜とゲート電極とが形成された構造を有し、半導体基板上には、ショットキーソース・ドレインが形成され、ショットキーソース・ドレインは、ゲート絶縁膜を挟むように形成され、端部がゲート絶縁膜の下端部にかからないように形成され、ショットキーバリアハイトを、Ｐ、ＮＭＩＳＦＥＴとで揃える半導体装置が記載されているが、ショットキーソース・ドレインの端部と端部以外の部分とでショットキーバリアハイトが異なる構成と、端部以外の部分の方がショットキーバリアハイトが大きいことは記載されていない。
特許文献３には、金属シリサイドからなるソース・ドレイン領域を形成し、金属シリサイドとシリコン基板との間にショットキーバリアを形成し、ショットキーバリアハイト及びその幅は実質的に小さい半導体装置が記載されているが、ショットキーソース・ドレインの端部と端部以外の部分とでショットキーバリアハイトが異なる構成は記載されていない。
ＳＢＭＯＳＦＥＴにおいては、オン時に高い電流を得るためにはソース・シリサイドと基板界面に形成されるバリアハイトを低くする必要がある。しかし、そうするとソース・ドレインからの熱放出電流によりオフ電流が増加してしまうという問題がある。
本発明は、上記従来の課題に対してなされたものであり、上述した問題を改善し、素子の特性や信頼性を向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。
本発明に係る半導体装置は、半導体基板上に形成されたチャネル上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の上面内に前記ゲート絶縁膜をはさむように形成され、端部が前記ゲート絶縁膜下端部にかからないように形成され、前記半導体基板とショットキー接合を形成するショットキーソース・ドレインとを備える半導体装置において、前記ショットキーソース・ドレインの前記端部と前記半導体基板との界面におけるショットキーバリアハイトと、前記ショットキーソース・ドレインの前記端部以外の部分と前記半導体基板との界面におけるショットキーバリアハイトとは異なる、ことを特徴とする。
本発明に係るショットキー・バリア型電界効果トランジスタの製造方法は、半導体基板中にチャネル不純物をドーピングする第一工程と、半導体基板上にゲート絶縁膜を形成する第二工程と、前記ゲート絶縁膜上にゲート電極を形成する第三工程と、前記ゲート電極の側面に第一側壁膜を形成する第四工程と、前記ゲート電極及び第一側壁膜をマスクとして前記チャネル不純物と逆の極性の不純物をドーピングする第五工程と、前記ゲート電極及び第一側壁膜の側壁に第二側壁膜を形成する第六工程と、前記ゲート電極、第一側壁膜及び第二側壁膜をマスクとして前記チャネル不純物と同じ極性の不純物をドーピングする第七工程と、を備え、前記半導体表面をシリサイド化してショットキーソース・ドレインを形成することにより、前記ショットキーソース・ドレインの前記ゲート電極直下の端部と前記半導体基板との界面には前記チャネル中と極性が逆のドーパントを偏析させ、且つ前記ショットキーソース・ドレインの前記端部以外の部分と前記半導体基板との界面には前記チャネル中と同じ極性のドーパントを偏析させる、ことを特徴とする。
本発明の半導体装置のＳＢＭＯＳＦＥＴにおいては、ショットキーソース・ドレインのゲート電極直下付近の端部と前記半導体基板との界面におけるショットキーバリアハイトに比べ、前記ショットキーソース・ドレインの前記端部以外の底部と前記半導体基板との界面におけるショットキーバリアハイトを高くすることにより、高い電流駆動能力を保ったまま低いオフ電流を実現することができる。
また、本発明に係る半導体装置の製造方法では、半導体製造プロセスですでに確立されているレジスト工程とイオン注入工程及びシリサイド化工程を用いることで上記のＳＢＭＯＳＦＥＴを得ることができ、製造工程の簡便化・低コスト化が実現できる。
本発明の第一の実施形態に係わる半導体製造装置を示した断面図である。 本発明の第一の実施形態に係わる半導体製造装置の製造工程についての一部を示した断面図である。 本発明の第一の実施形態に係わる半導体製造装置の製造工程についての一部を示した断面図である。 本発明の第一の実施形態に係わる半導体製造装置の製造工程についての一部を示した断面図である。 本発明の第一の実施形態に係わる半導体製造装置の製造工程についての一部を示した断面図である。 本発明の第二の実施形態に係わる半導体製造装置を示した断面図である。 本発明の第二の実施形態に係わる半導体製造装置の製造工程についての一部を示した断面図である。 本発明の第二の実施形態に係わる半導体製造装置の製造工程についての一部を示した断面図である。 本発明の第二の実施形態に係わる半導体製造装置の製造工程についての一部を示した断面図である。 本発明の第三の実施形態に係わる半導体製造装置を示した断面図である。 従来のＳＢＭＯＳＦＥＴ半導体製造装置を示した断面図である。 ＳＢＭＯＳＦＥＴにおける半導体表面のエネルギー・バンドを示した図である。
以下、図面を参照して本発明を実施するための形態について詳細に説明する。
＜実施の形態１＞
＜構成＞
図１は、本実施の形態に係るＮ型ＳＢＭＯＳＦＥＴの構成を示す断面図である。
半導体基板（Ｐ型シリコン基板）１上に素子分離２が形成されている。また、半導体基板１上にはゲート絶縁膜３を介してゲート電極４が形成されている。ゲート絶縁膜３及びゲート電極４の側面にはスペーサー５及びサイドウォール７が形成されている。半導体基板１上には、サイドウォール７に自己整合的に形成されたショットキーソース・ドレイン１０が形成されている。
より詳細に説明すると、ショットキーソース・ドレイン１０は半導体基板１上面内にゲート絶縁膜３を挟む様に形成され、端部がゲート絶縁膜３の下端部にかからない様に形成されている。
そして、前記ショットキーソース・ドレイン１０は金属シリサイドからなり、前記ショットキーソース・ドレインの端部１０１と半導体基板１との界面にはチャネル中と極性が逆のＮ型ドーパントがチャネル中と同じ極性のＰ型ドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部１０１以外の底部１０２と半導体基板１との界面にはチャネル中と同じ極性のＰ型ドーパントがチャネル中と極性が逆のＮ型ドーパントに比べより多く偏析していることにより、ショットキーソース・ドレイン１０の端部１０１と半導体基板１との界面におけるショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の部分１０２と半導体基板１との界面におけるショットキーバリアハイトが大きくなっている。
＜製造方法＞
次に、図２から図５を参照して、本実施の形態に係るＮ型ＳＢＭＯＳＦＥＴの製造方法を説明する。
図２から図５は、Ｎ型ＳＢＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
まず、図２に示すように、半導体基板（Ｐ型シリコン基板）１上に素子分離２を形成し、半導体基板１上にゲート絶縁膜３及びゲート電極４を形成する。ここでゲート絶縁膜３は、シリコン酸化膜でも良いし、シリコン酸化膜よりも高い誘電率を有するＨｆＳｉＯ（ハフニウムシリケート）膜、その窒化膜であるＨｆＳｉＯＮ（窒化ハフニウムシリケート）膜、やＨｆＡｌＯ（ハフニウムアルミネート）膜のような絶縁膜であっても良い。ゲート絶縁膜厚は、電気容量から算出されるいわゆる酸化膜換算膜厚に換算した場合に０．５から３ｎｍとなるようにすることが出来る。また、ここでゲート電極４は、ポリシリコン膜でも良いし、ゲート空乏化が原理的にない金属ゲート電極（ＴｉＮなどの金属窒化膜など）や金属ゲート電極上にポリシリコン膜を堆積した積層膜でも良い。ゲート電極４の高さは例えば、１００から１５０ｎｍ程度とすることが出来る。
次に、図３に示すように、ゲート絶縁膜３およびゲート電極４の側面に例えば膜厚５ｎｍ〜１０ｎｍのスペーサー５を形成し、ゲート電極４及びスペーサー５をマスクにしてＮ型ドーパント、例えばヒ素（Ａｓ）をイオン注入しＮ型拡散領域６を形成する。
次に、図４に示すように、スペーサー５の側面に例えば膜厚２５ｎｍ〜５０ｎｍのサイドウォール７を形成し、ゲート電極４、スペーサー５及びサイドウォール７をマスクにしてイオン注入によりＮ型拡散領域６を形成するのに注入した量よりも多くのＰ型ドーパント、例えばボロン（Ｂ）をイオン注入しＰ型拡散領域８を形成する。Ｐ型拡散領域８を形成する場合、図４に示すように、Ｎ型ドーパントよりもＰ型ドーパントが基板に深く注入されるように注入エネルギーを調整しても良い。
次に、図５に示すように、半導体基板１上全面にニッケル（Ｎｉ）などの、後に金属シリサイドを形成するための金属膜９を、例えば１０ｎｍの膜厚で形成後、半導体基板１上全体を３００〜５００℃程度の温度で熱処理する。すると、半導体基板１のソース・ドレイン領域にニッケルシリサイドからなるショットキーソース・ドレイン１０が形成される。このニッケルシリサイド形成時に、前記ショットキーソース・ドレインの端部１０１と半導体基板１との界面にはヒ素がボロンに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部１０１以外の底部１０２と半導体基板１との界面にはＢがＡｓに比べより多く偏析する。このドーパント偏析により、ショットキーソース・ドレイン１０の端部１０１と半導体基板１との界面におけるショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の底部１０２と半導体基板１との界面におけるショットキーバリアハイトが大きくなる。
続いて、ニッケルシリサイド形成に関わらない未反応のニッケルを除去すると、図１に示すＮ型ＳＢＭＯＳＦＥＴを得ることが出来る。
＜効果＞
本実施形態に係る半導体装置では、ショットキーソース・ドレインの端部１０１と半導体基板１との界面にはチャネル中と極性が逆のドーパントがチャネル中と同じ極性のドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部１０１以外の底部１０２と半導体基板１との界面にはチャネル中と同じ極性のドーパントがチャネル中と極性が逆のドーパントに比べより多く偏析していることにより、ショットキーソース・ドレイン１０の端部１０１と半導体基板１との界面におけるショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の底部１０２と半導体基板１との界面におけるショットキーバリアハイトが大きくなっている
以上のような構成をとることにより、ソース・ドレイン側面と底面のバリアハイトを変えることが可能となり、結果としてソース・ドレイン底面からの電流抑制しつつオン電流の向上を実現できる。
また、本実施形態に係る半導体装置の製造方法では、半導体製造プロセスですでに確立されているレジスト工程とイオン注入工程及びシリサイド化工程を用いることで上記のＳＢＭＯＳＦＥＴを得ることができ、製造工程の簡便化・低コスト化が実現できる。
＜実施の形態２＞
＜構成＞
以下、本発明を実施形態に基づき詳細に説明する。
図６は、本実施の形態に係るＮ型及びＰ型のＳＢＭＯＳＦＥＴを組み合わせたＣＭＯＳデバイスの構成を示す断面図である。
半導体基板（Ｐ型シリコン基板）１上に素子分離２が形成されており、分離されている一方の半導体表面領域１００にＮ型ＳＢＭＯＳＦＥＴが、もう一方の半導体表面領域２００にＰ型ＳＢＭＯＳＦＥＴが各々形成されている。また、半導体基板１上にはゲート絶縁膜３を介してゲート電極４が形成されている。ゲート絶縁膜３及びゲート電極４の側面にはスペーサー５及びサイドウォール７が形成されている。半導体基板１上には、サイドウォール７に自己整合的に形成されたショットキーソース・ドレイン１０が形成されている。
より詳細に説明すると、ショットキーソース・ドレイン１０は半導体基板１上面内にゲート絶縁膜３を挟む様に形成され、端部がゲート絶縁膜３の下端部にかからない様に形成されている。
そして、半導体表面領域１００にＮ型ＳＢＭＯＳＦＥＴにおいては、前記ショットキーソース・ドレイン１０は金属シリサイドからなり、ショットキーソース・ドレインの端部１１０１と半導体基板１との界面にはチャネル中と極性が逆のＮ型ドーパントがチャネル中と同じ極性のＰ型ドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部１１０１以外の底部１１０２と半導体基板１との界面にはチャネル中と同じ極性のＰ型ドーパントがチャネル中と極性が逆のＮ型ドーパントに比べより多く偏析していることにより、ショットキーソース・ドレイン１０の端部１１０１と半導体基板１との界面における電子に対するショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の部分１１０２と半導体基板１との界面における電子に対するショットキーバリアハイトが大きくなっている。
また、半導体表面領域２００にＰ型ＳＢＭＯＳＦＥＴにおいては、前記ショットキーソース・ドレイン１０は金属シリサイドからなり、ショットキーソース・ドレインの端部２１０１と半導体基板１との界面にはチャネル中と極性が逆のＰ型ドーパントがチャネル中と同じ極性のＮ型ドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部２１０１以外の底部２１０２と半導体基板１との界面にはチャネル中と同じ極性のＮ型ドーパントがチャネル中と極性が逆のＰ型ドーパントに比べより多く偏析していることにより、正孔に対するショットキーソース・ドレイン１０の端部２１０１と半導体基板１との界面におけるショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の部分２１０２と半導体基板１との界面における正孔に対するショットキーバリアハイトが大きくなっている。
＜製造方法＞
次に、図７から図９を参照して、本実施の形態に係るＮ型及びＰ型のＳＢＭＯＳＦＥＴを組み合わせたＣＭＯＳデバイスの製造方法を説明する。
図７から図９は、Ｎ型及びＰ型のＳＢＭＯＳＦＥＴを組み合わせたＣＭＯＳデバイスの製造方法を説明するための工程断面図である。
まず、図７に示すように、半導体基板（Ｐ型シリコン基板）１上に素子分離２を形成し、半導体表面領域１００及び２００に各々Ｐ型及びＮ型ドーパントを各々イオン注入し活性化後、半導体基板１上にゲート絶縁膜３及びゲート電極４を形成する。ここでゲート絶縁膜３は、シリコン酸化膜でも良いし、シリコン酸化膜よりも高い誘電率を有するＨｆＳｉＯ（ハフニウムシリケート）膜、その窒化膜であるＨｆＳｉＯＮ（窒化ハフニウムシリケート）膜、やＨｆＡｌＯ（ハフニウムアルミネート）膜のような絶縁膜であっても良い。ゲート絶縁膜厚は、電気容量から算出されるいわゆる酸化膜換算膜厚に換算した場合に０．５から３ｎｍとなるようにすることが出来る。また、ここでゲート電極４は、ポリシリコン膜でも良いし、ゲート空乏化が原理的にない金属ゲート電極（ＴｉＮなどの金属窒化膜など）や金属ゲート電極上にポリシリコン膜を堆積した積層膜でも良い。ゲート電極４の高さは例えば、１００から１５０ｎｍ程度とすることが出来る。
次に、図８に示すように、ゲート絶縁膜３およびゲート電極４の側面に例えば膜厚５ｎｍ〜１０ｎｍのスペーサー５を形成し、ゲート電極４及びスペーサー５をマスクにして半導体表面領域１００及び２００に各々Ｎ型ドーパント及びＰ型ドーパントをイオン注入しＮ型拡散領域１６及びＰ型拡散領域２６を形成する。
次に、図９に示すように、スペーサー５の側面に例えば膜厚２５ｎｍ〜５０ｎｍのサイドウォール７を形成し、ゲート電極４、スペーサー５及びサイドウォール７をマスクにして、半導体表面領域１００及び２００に各々Ｐ型ドーパント及びＮ型ドーパントをイオン注入しＰ型拡散領域１８及びＮ型拡散領域２８を形成する。このとき、半導体表面領域１００においてはイオン注入によりＮ型拡散領域１６を形成するのに注入した量よりも多くのＰ型ドーパントをイオン注入しＰ型拡散領域１８を形成する。Ｐ型拡散領域１８を形成する場合、図９に示すように、Ｎ型ドーパントよりもＰ型ドーパントが基板深く注入されるように注入エネルギーを調整しても良い。また、このとき、半導体表面領域２００においてはイオン注入によりＰ型拡散領域２６を形成するのに注入した量よりも多くのＮ型ドーパントをイオン注入しＮ型拡散領域２８を形成する。Ｎ型拡散領域２８を形成する場合、図９に示すように、Ｐ型ドーパントよりもＮ型ドーパントが基板深く注入されるように注入エネルギーを調整しても良い。
次に、半導体基板１上全面にニッケル（Ｎｉ）などの、後に金属シリサイドを形成するための金属膜を、例えば１０ｎｍの膜厚で形成後、半導体基板１上全体を３００〜５００℃程度の温度で熱処理し、ニッケルシリサイド形成に関わらない未反応のニッケルを除去すると、図６に示すＮ型及びＰ型のＳＢＭＯＳＦＥＴを組み合わせたＣＭＯＳデバイスを得ることが出来る。
このＣＭＯＳデバイスにおいては、半導体基板１のソース・ドレイン領域にニッケルシリサイドからなるショットキーソース・ドレイン１０が形成される。このニッケルシリサイド形成時に、半導体表面領域１００においては、前記ショットキーソース・ドレインの端部１１０１と半導体基板１との界面にはＮ型ドーパントがＰ型ドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部１１０１以外の底部１１０２と半導体基板１との界面にはＰ型ドーパントがＮ型ドーパントに比べより多く偏析する。このドーパント偏析により、ショットキーソース・ドレイン１０の端部１１０１と半導体基板１との界面におけるショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の底部１１０２と半導体基板１との界面におけるショットキーバリアハイトが大きくなる。また、このニッケルシリサイド形成時に、半導体表面領域２００においては、前記ショットキーソース・ドレインの端部２１０１と半導体基板１との界面にはＰ型ドーパントがＮ型ドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部２１０１以外の底部２１０２と半導体基板１との界面にはＮ型ドーパントがＰ型ドーパントに比べより多く偏析する。このドーパント偏析により、ショットキーソース・ドレイン１０の端部２１０１と半導体基板１との界面におけるショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の底部２１０２と半導体基板１との界面におけるショットキーバリアハイトが大きくなる。
＜効果＞
本実施形態に係る半導体装置中のＮ型ＳＢＭＯＳＦＥＴにおいては、前記ショットキーソース・ドレインの端部１１０１と半導体基板１との界面にはＮ型ドーパントがＰ型ドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部１１０１以外の底部１１０２と半導体基板１との界面にはＰ型ドーパントがＮ型ドーパントに比べより多く偏析する。このドーパント偏析により、ショットキーソース・ドレイン１０の端部１１０１と半導体基板１との界面における電子に対するショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の底部１１０２と半導体基板１との界面における電子に対するショットキーバリアハイトが大きくなる。また、このニッケルシリサイド形成時に、本実施形態に係る半導体装置中のＰ型ＳＢＭＯＳＦＥＴにおいては、前記ショットキーソース・ドレインの端部２１０１と半導体基板１との界面にはＰ型ドーパントがＮ型ドーパントに比べより多く偏析し、且つショットキーソース・ドレイン１０の端部２１０１以外の底部２１０２と半導体基板１との界面にはＮ型ドーパントがＰ型ドーパントに比べより多く偏析する。このドーパント偏析により、ショットキーソース・ドレイン１０の端部２１０１と半導体基板１との界面における正孔に対するショットキーバリアハイトに比べ、ショットキーソース・ドレイン１０の端部以外の底部２１０２と半導体基板１との界面における正孔に対するショットキーバリアハイトが大きくなる。
以上のような構成をとることにより、ソース・ドレイン側面と底面のバリアハイトを変えることが可能となり、結果としてソース・ドレイン底面からの電流抑制しつつオン電流の向上を実現できる。
また、本実施形態に係る半導体装置の製造方法では、半導体製造プロセスですでに確立されているレジスト工程とイオン注入工程及びシリサイド化工程を用いることで上記のＮ型及びＰ型のＳＢＭＯＳＦＥＴを組み合わせたＣＭＯＳデバイスを得ることができ、製造工程の簡便化・低コスト化が実現できる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、材料及び構造を選択して実施することが可能である。
例えば、本実施形態では基板としてシリコン基板を適用した場合について説明したが、シリコン基板である必要はなく、他の材料からなる半導体基板であってもよい。また、ショットキーソース・ドレインにニッケルシリサイドを適用した場合について説明したが、ニッケルシリサイドである必要はなく、例えばＣｏＳｉ２（コバルトシリサイド）、ＴｉＳｉ２（チタンシリサイド）、ＰｔＳｉ（白金シリサイド）、ＥｒＳｉ２（エルビウムシリサイド）などを用いても良い。また、今回Ｎ型ドーパントとしてＡｓを用いているが、他にＮ、Ｐ、Ｓｂ、Ｂｉ、Ｓの中の一つを含みドーパントを用いることも出来る。またさらに、今回Ｐ型ドーパントとしてＢを用いているが、他にＢ、Ａｌ、Ｇａ、Ｉｎの中の一つを含みドーパントを用いることも出来る。また、本発明を図１０に示すようないわゆる縦型ＳＢＭＯＳＦＥＴに適用することも可能である。これらの場合も、上記と同様な効果が得られる。
１ シリコン基板
２ 素子分離領域
３ ゲート絶縁膜
４ ゲート電極
５ スペーサー
６ 第一のイオン注入領域
７ サイドウォール
８ 第二のイオン注入領域
９ 金属膜
１０ シリサイド層
１１ ソースシリサイド
１２ ドレインシリサイド
１６ Ｎ型ＳＢＭＯＳＥＴ形成領域におけるＮ型拡散領域
１８ Ｎ型ＳＢＭＯＳＥＴ形成領域におけるＰ型拡散領域
２６ Ｐ型ＳＢＭＯＳＥＴ形成領域におけるＰ型拡散領域
２８ Ｐ型ＳＢＭＯＳＥＴ形成領域におけるＮ型拡散領域
１００ Ｎ型ＳＢＭＯＳＥＴ形成領域
１０１ シリサイド層端部
１０２ シリサイド層底部
２００ Ｐ型ＳＢＭＯＳＥＴ形成領域
１１０１ Ｎ型ＳＢＭＯＳＥＴのシリサイド層端部
１１０２ Ｎ型ＳＢＭＯＳＥＴのシリサイド層底部
２１０１ Ｐ型ＳＢＭＯＳＥＴのシリサイド層端部
２１０２ Ｐ型ＳＢＭＯＳＥＴのシリサイド層底部

Claims (8)

  1. 半導体基板上に形成されたチャネル上にゲート絶縁膜を介して形成されたゲート電極と、
    前記半導体基板の上面内に前記ゲート絶縁膜をはさむように形成され、端部が前記ゲート絶縁膜下端部にかからないように形成され、前記半導体基板とショットキー接合を形成するショットキーソース・ドレインとを備える半導体装置において、
    前記ショットキーソース・ドレインは金属シリサイドからなり、前記ショットキーソース・ドレインの前記端部と前記半導体基板との界面には前記チャネル中と極性が逆のドーパントが前記チャネル中と同じ極性のドーパントに比べより多く偏析し、
    且つ前記ショットキーソース・ドレインの前記端部以外の部分と前記半導体基板との界面には前記チャネル中と同じ極性のドーパントが前記チャネル中と極性が逆のドーパントに比べより多く偏析しており、
    前記ショットキーソース・ドレインの前記端部と前記半導体基板との界面におけるショットキーバリアハイトに比べ、前記ショットキーソース・ドレインの前記端部以外の部分と前記半導体基板との界面におけるショットキーバリアハイトが大きい、
    ことを特徴とする半導体装置。
  2. 前記ショットキーソース・ドレインを構成するシリサイドは少なくともＮｉ、Ｃｏ、Ｔｉ、Ｐｔ、Ｅｒの中の一つを含むことを特徴とする請求項１に記載の半導体装置。
  3. 前記偏析ドーパントはＮ型ドーパントとしては少なくともＮ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓの中の一つを含み、またＰ型ドーパントとしては少なくともＢ、Ａｌ、Ｇａ、Ｉｎ中の一つを含むことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ゲート絶縁膜は高誘電率ゲート絶縁膜からなることを特徴とする請求項１〜３の何れか一項に記載の半導体装置。
  5. 前記ゲート電極は金属ゲート電極からなることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
  6. 半導体基板上に形成されたチャネル上にゲート絶縁膜を介して形成されたゲート電極と、
    前記半導体基板の上面内に前記ゲート絶縁膜をはさむように形成され、端部が前記ゲート絶縁膜下端部にかからないように形成され、前記半導体基板とショットキー接合を形成するショットキーソース・ドレインとを備える半導体装置において、
    前記ショットキーソース・ドレインは金属シリサイドからなり、前記ショットキーソース・ドレインの前記端部と前記半導体基板との界面には前記チャネル中と極性が逆のドーパントが前記チャネル中と同じ極性のドーパントに比べより多く偏析し、
    且つ前記ショットキーソース・ドレインの前記端部以外の部分と前記半導体基板との界面には前記チャネル中と同じ極性のドーパントが前記チャネル中と極性が逆のドーパントに比べより多く偏析していることにより、
    前記ショットキーソース・ドレインの前記端部と前記半導体基板との界面におけるショットキーバリアハイトに比べ、前記ショットキーソース・ドレインの前記端部以外の部分と前記半導体基板との界面におけるショットキーバリアハイトが大きくなっている、
    ことを特徴とする半導体装置。
  7. ショットキー・バリア型電界効果トランジスタを製造する方法において、
    半導体基板中にチャネル不純物をドーピングする第一工程と、
    半導体基板上にゲート絶縁膜を形成する第二工程と、
    前記ゲート絶縁膜上にゲート電極を形成する第三工程と、
    前記ゲート電極の側面に第一側壁膜を形成する第四工程と、
    前記ゲート電極及び第一側壁膜をマスクとして前記チャネル不純物と逆の極性の不純物をドーピングする第五工程と、
    前記ゲート電極及び第一側壁膜の側壁に第二側壁膜を形成する第六工程と、
    前記ゲート電極、第一側壁膜及び第二側壁膜をマスクとして前記チャネル不純物と同じ極性の不純物をドーピングする第七工程と、
    を備え、
    前記半導体表面をシリサイド化してショットキーソース・ドレインを形成することにより、
    前記ショットキーソース・ドレインの前記ゲート電極直下の端部と前記半導体基板との界面には前記チャネル中と極性が逆のドーパントを偏析させ、
    且つ前記ショットキーソース・ドレインの前記端部以外の部分と前記半導体基板との界面には前記チャネル中と同じ極性のドーパントを偏析させる、
    ことを特徴とする半導体装置の製造方法。
  8. 前記第五工程におけるドーピング量が前記第七工程におけるドーピング量に比べて少ないことを特徴とする請求項７に記載の半導体装置の製造方法。
JP2010509153A 2008-04-21 2009-04-16 半導体装置及びその製造方法 Expired - Fee Related JP5328775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010509153A JP5328775B2 (ja) 2008-04-21 2009-04-16 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008110124 2008-04-21
JP2008110124 2008-04-21
PCT/JP2009/057637 WO2009131051A1 (ja) 2008-04-21 2009-04-16 半導体装置及びその製造方法
JP2010509153A JP5328775B2 (ja) 2008-04-21 2009-04-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009131051A1 JPWO2009131051A1 (ja) 2011-08-18
JP5328775B2 true JP5328775B2 (ja) 2013-10-30

Family

ID=41216787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010509153A Expired - Fee Related JP5328775B2 (ja) 2008-04-21 2009-04-16 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8664740B2 (ja)
JP (1) JP5328775B2 (ja)
WO (1) WO2009131051A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601820A (zh) * 2017-01-10 2017-04-26 中国科学院微电子研究所 半导体器件及其制造方法
US11508808B2 (en) * 2018-10-11 2022-11-22 Actron Technology Corporation Rectifier device, rectifier, generator device, and powertrain for vehicle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932172A (ja) * 1982-07-23 1984-02-21 ウェスターン　エレクトリック　カムパニー，インコーポレーテッド シヨツトキ−障壁ｍｏｓデバイスからなる集積回路及びその製造方法
JPS6038876A (ja) * 1983-08-12 1985-02-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62137870A (ja) * 1985-12-12 1987-06-20 Matsushita Electronics Corp Ｍｉｓトランジスタの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181156A (ja) 1984-12-12 1986-08-13 ヴイエルエスアイ　テクノロジ−　インコ−ポレ−テツド 相補形電界効果トランジスタ及びその製造方法
JP4439358B2 (ja) * 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
KR100670803B1 (ko) 2004-12-21 2007-01-19 한국전자통신연구원 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터의양극 전도성을 이용한 소자
JP2006278818A (ja) 2005-03-30 2006-10-12 Renesas Technology Corp 半導体装置
JP4490336B2 (ja) 2005-06-13 2010-06-23 シャープ株式会社 半導体装置およびその製造方法
US20090140351A1 (en) * 2007-11-30 2009-06-04 Hong-Nien Lin MOS Devices Having Elevated Source/Drain Regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932172A (ja) * 1982-07-23 1984-02-21 ウェスターン　エレクトリック　カムパニー，インコーポレーテッド シヨツトキ−障壁ｍｏｓデバイスからなる集積回路及びその製造方法
JPS6038876A (ja) * 1983-08-12 1985-02-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62137870A (ja) * 1985-12-12 1987-06-20 Matsushita Electronics Corp Ｍｉｓトランジスタの製造方法

Also Published As

Publication number Publication date
US8664740B2 (en) 2014-03-04
WO2009131051A1 (ja) 2009-10-29
US20110037106A1 (en) 2011-02-17
JPWO2009131051A1 (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
CN100472811C (zh) 场效应型晶体管及其制造方法
US10170589B2 (en) Vertical power MOSFET and methods for forming the same
US9472615B2 (en) Super junction LDMOS finFET devices
JP4639172B2 (ja) 半導体デバイス
US20070267672A1 (en) Semiconductor device and method for manufacturing same
JP6043193B2 (ja) トンネルトランジスタ
JP2013045901A (ja) 半導体装置および半導体装置の製造方法
TWI752041B (zh) 半導體裝置、積體電路以及半導體裝置的製造方法
JP5715551B2 (ja) 半導体装置およびその製造方法
JP5184831B2 (ja) フィン型トランジスタの形成方法
JP5367340B2 (ja) 半導体装置および半導体装置の製造方法
JP2016157798A (ja) 半導体装置
WO2013159409A1 (zh) 一种半导体结构及其制造方法
CN106504989B (zh) 隧穿场效应晶体管及其制造方法
US7754571B2 (en) Method for forming a strained channel in a semiconductor device
JP2007042802A (ja) 電界効果トランジスタ及びその製造方法
JP5328775B2 (ja) 半導体装置及びその製造方法
US7119435B2 (en) Semiconductor device with source/drain extension layer
JP5784652B2 (ja) 半導体装置
JP2016213408A (ja) トンネルｆｅｔ
JP5108408B2 (ja) 半導体装置及びその製造方法
CN101093857A (zh) 场效应型晶体管及其制造方法
JP2019220702A (ja) 半導体装置
JP2014036213A (ja) 半導体装置およびその製造方法
JP2006278818A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130723

R150 Certificate of patent or registration of utility model

Ref document number: 5328775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees