JP5374764B2 - マトリックスディスプレイ - Google Patents

マトリックスディスプレイ Download PDF

Info

Publication number
JP5374764B2
JP5374764B2 JP2007520828A JP2007520828A JP5374764B2 JP 5374764 B2 JP5374764 B2 JP 5374764B2 JP 2007520828 A JP2007520828 A JP 2007520828A JP 2007520828 A JP2007520828 A JP 2007520828A JP 5374764 B2 JP5374764 B2 JP 5374764B2
Authority
JP
Japan
Prior art keywords
information
selection signal
frame
frame selection
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007520828A
Other languages
English (en)
Other versions
JP2008506979A (ja
Inventor
ルブラン、ヒューゲ
Original Assignee
テールズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テールズ filed Critical テールズ
Publication of JP2008506979A publication Critical patent/JP2008506979A/ja
Application granted granted Critical
Publication of JP5374764B2 publication Critical patent/JP5374764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235Field-sequential colour display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、マトリックスをアドレス指定するためのカラー順次モードを可能にする書き込み装置を含むマトリックスディスプレイに関する。かかるモードでは、カラー画像を得るために、赤フレーム、次に緑フレーム、次に青フレームのデータが、マトリックスによって連続的に表示される。したがって、各ビデオ表示フレームには、3つのカラーフレームが含まれる。
かかるディスプレイシステムは、ディスプレイの数を制限することにより、かつ用いられる単一のディスプレイが必要とするものに光学機器を制限することによりカラービデオ画像投影システムのコストを削減するために、特に用いられる。カラー画像は、LCDマトリックス画面上に形成されるが、このマトリックス画面は、たとえば、照射ビームにおける異なる色のセグメントに自身の表面が分割されているディスクによって、3つの異なる色、すなわち赤、緑、青で連続的に照射される。
たとえばバーチャルリアリティシステム(「眼の近くの」タイプのコンパクトなシステム用LCD投影システム)を用いる用途などの他の用途が目標にされている。この分野において、大きな問題は、システムのサイズである。バーチャル画像を表示するために単一システムを用いることによって、うまく適応された解決策が提供される。
モノクロ画像を表示する通常の方法で用いられる従来のマトリックスディスプレイを考えると、画素素子への情報の書き込みには、1つの画素素子当たりただ1つの書き込み装置だけが必要である。各画素素子は、マトリックスの行に対応する選択線、およびマトリックスの列に対応するデータ線に連結されている。この書き込み装置は、典型的にはサンプルアンドホールドデバイスであるが、列の入力部において提供されたデータビットを格納するための、このサンプルアンドホールドデバイスのコマンドは、選択線によりサンプラーを作動させることによって生成される。したがって、画像は、選択線の連続的な作動によって、順次に更新される。
かかる書き込み装置の一例を図1に示す。この図には、同じマトリックス行iの2つの画素素子XLi,jおよびXLi,j+1が示されている。これらの画素素子は、それぞれの書き込み装置、すなわち画素素子XLi,jのためのWi,jおよびXLi,j+1のためのWi,j+1によって、選択線Lへ、ならびにそれぞれのデータ線、すなわち画素素子XLi,jのためのColおよび画素素子XLi,j+1のためのColj+1へ連結されている。
各画素素子は、追加の記憶コンデンサCstoと並列な、CXLで示されるその等価静電容量によって表わされるが、Cstoは、CXLの値が一般に小さすぎて、全フレーム時間の間情報を保持することができないので、一般に含まれる。一例において、静電容量CXLは、約1.5フェムトファラドであり、コンデンサCstoは、約50フェムトファラドの値を有して、構造体からの様々な損失の補償を可能する。
各書き込み装置、たとえばWi,jは、サンプルアンドホールド回路である。この例では、この回路には、データ線Colと画素素子XLi,jとの間に接続されたスイッチングトランジスタT1が含まれる。トランジスタT1は、そのゲートが選択線Lに接続され、1つの電極(ソースまたはドレイン)がデータ線Colに接続されている。記憶コンデンサCstoは、トランジスタT1のもう一方の電極と基準電圧、典型的にはグランドとの間に接続されている。選択線Lが作動されると、トランジスタは、短絡回路と同様になって、記憶コンデンサCstoが、列に印加される電圧レベルVDであって、表示されるデータビットDを表わす電圧レベルVDまで充電されるのを可能にする。その後、選択線は非作動にされ、トランジスタは、非導通状態に返る。データビットDは、コンデンサCstoに格納される。
マトリックスの全ての選択線が連続的に作動された場合には、フレームの全てのデータは、マトリックスの書き込み装置に格納される。今や各画素素子は、この素子に表示されるデータに対応する電圧レベルを有する。
かかるシステムは、カラー順次モードでは働かない。実際には、画像に対応する各フレームに対して、赤色に関するデータをサンプリングし、次にそれを画素素子に転送し、同じことを緑色、次に青色にすることが必要である。従来のカラー順次アドレス指定方法では、たとえば、緑の照射時間中に、緑色データを優先して、赤色データが消去されることになるであろう。その結果は、測色情報の容認できない損失になるであろう。
したがって、図2に示すように、各ピクセルのレベルで、直列の少なくとも2つのサンプルアンドホールドデバイスを有することが不可欠である。第1のサンプルアンドホールドデバイス(トランジスタT1)は、中間記憶コンデンサCsto(サンプリングコンデンサ)において情報をサンプリングするために、前述のモードに従って用いられる。第2のサンプルアンドホールドデバイス(トランジスタT2)は、サンプリングコンデンサCstoと記憶コンデンサCstoとの間で情報を転送するために、各カラーフレームの最後に全ての画素のために作動されるが、Cstoは、全カラーフレームにわたって有効のまま維持されることになる。
図2の画素モデルには、使用を困難にする重大な欠点がある。サンプリングされた電圧は、カラーフレームの最後における転送中に、2つのコンデンサCstoおよびCstoにわたって弱められる。この電圧低下は、シリコン上にアクティブマトリックスを備えたLCD画面にとっては容認できない。なぜなら、そのために、トランジスタの能力と適合しないアドレス指定電圧を用いることを強いられるからである。
したがって、ディスプレイの書き込み性能を改善するために、ドライバに関連して新しい書き込み装置が開発された。これらの装置において、2つのサンプラーT1、T2は、画素のそれぞれにおいて2倍にされ、2つにつき1つのフレームではサンプリングコンデンサがまた、記憶コンデンサとして働くようにされた。これにより、結果として、転送中に電圧低下がほとんどなくなる。
サンプラーのそれぞれの制御を区別するために、マトリックスの構造において、選択線が2倍にされた。したがって、図3に示すように、マトリックスの各行iに対して2つの選択線LAおよびLBがある。線LAは、マトリックスの選択線の第1のグループAを形成する。線LBは、マトリックスの選択線の第2のグループBを形成する。書き込み装置は、同じやり方で2倍にされるが、1つは、選択線LAによって制御されるWAi,jであり、もう一方は、選択線LBによって制御されるWBi,jである。アドレス指定ドライバは、フレームに依存して交替するコマンドを用いて、2倍の線を制御しなければならない。たとえば、一フレームにおいて、フレーム信号Latchが1であり、フレーム信号Latchが0である場合には、アドレス指定ドライバは、グループBの線LBを次々に作動させて、新フレームのデータをサンプリングするようにし、一方で、グループAの書き込み装置WAi,jに前のフレームの間に格納された情報と画素素子との間で、接触が確立される。フレーム信号Latchが0になり、フレーム信号Latchが1になる場合には、アドレス指定ドライバは、グループAの線LAを次々に作動させて、新フレームのデータをサンプリングするようにし、一方で、グループBの書き込み装置WBi,jに前のフレームの間に格納された情報と画素素子との間で、接触が確立される。要するに、信号LatchおよびLatchは、フレームインジケータ信号である。これらの信号に依存して、ドライバは、シフトレジスタによって一般に供給されるこれらの作動信号を、選択線のグループAまたはグループBへ向けて印加する。しかしながら、この解決法は、非常に扱いにくいことが分かる。なぜなら、この解決法は、マトリックス線の数を2倍にし、これが含意するレイアウト、他の信号との交差、およびスペース要件の全ての問題を伴うからである。それはまた、ラインドライバ回路の数を2倍にする。
本発明の主題は、サイズが低減されたマトリックスディスプレイである。
本発明の別の主題は、マトリックスの行または列を2倍にすることを伴わないカラー順次表示モードのために設計されたマトリックスディスプレイである。
本発明の根本概念は、クロス制御を伴う2つの書き込み装置を用いることである。
本発明の別の根本概念は、行の画素のために、その行に関連する選択線、および各画素素子の、クロス制御を伴う両方の書き込み装置を制御するためのマトリックスの別の選択線を用いることである。有利なことに、この別の選択線は、次の線である。マトリックスの最後の行については、それは追加の線になる。このようにして、追加的な接続線の数は、著しく低減される。さらに、クロス制御を形成するために必要な追加的なスイッチング素子は、わずかである。サイズが低減された競争力のあるディスプレイシステムが得られる。
したがって、本発明は、液晶マトリックスディスプレイであって、
− 画素素子のマトリックスであって、各画素素子が、マトリックスの選択線およびデータ線に関連するマトリックスと、
− 少なくとも第1のフレーム選択信号および第2のフレーム選択信号を送出するマトリックスドライバと、
− マトリックスの各画素素子に関連する第1の書き込み装置および第2の書き込み装置であって、前記書き込み装置が、クロスサンプリングおよび転送コマンドを伴うタイプのものであり、第1のフレーム選択信号が、第1の書き込み装置におけるサンプリング、および第2の書き込み装置において既にサンプリングされた情報と画素素子との接触をもたらし、第2のフレーム選択信号が、第2の書き込み装置におけるサンプリング、および第1の書き込み装置において既にサンプリングされた情報と画素素子との接触をもたらし、一方の書き込み装置が、画素素子の関連する選択線に接続され、もう一方の装置が、マトリックスの別の選択線に接続されている第1の書き込み装置および第2の書き込み装置と、
を含む液晶マトリックスディスプレイに関する。
第1のフレーム選択信号および第2のフレーム選択信号は、互いに反転された2値信号である。
マトリックスディスプレイにおいて画像の全ての点を同時に修正するためのシステムにおいて用いられるように設計された動作モードに従って、ドライバは、各新フレームにおいて、前記第1のフレーム選択信号および第2のフレーム選択信号のレベルを反転させる。
カラー順次モードで用いられるように設計されたマトリックスディスプレイを含む投影システムで用いられるように設計された別の動作モードに従って、ドライバは、各新カラーフレームにおいて、前記第1のフレーム選択信号および第2のフレーム選択信号のレベルを反転させる。
本発明の他の特徴および利点は、本発明の次の説明で提示されるが、この説明は、非限定的であり、例としておよび添付の図面に関連して提示されている。
マトリックスディスプレイの画素素子XLi−1,j、XLi,j、XLi+1,j、およびそれらの関連する書き込み装置を図3に示す。
各画素素子と関連しているのは、フレーム選択信号LatchおよびLatchによって制御される、クロスサンプルおよび転送コマンドを伴う第1の書き込み装置および第2の書き込み装置であり、これらの装置の1つは、問題の画素素子の選択線に関連し、もう一方の装置は、マトリックスの別の選択線に関連している。
より正確には、図4に示す画素素子XLi,jを考えてみると、第1の書き込み装置WAi,jが設けられて、データ線Colと画素素子との間に接続されている。この装置は、画素素子の選択線Lを作動させることによって選択される。この装置は、データ線Colに提供されたデータビットのサンプリングのために、第1のフレーム選択信号Latchによって作動され、第2のフレーム選択信号Latchによって、データ転送を命令される。
第2の書き込み装置WBi,jが設けられて、データ線Colと画素素子との間に接続されている。この装置は、次の選択線Li+1を作動させることによって選択される。この装置は、データ線Colに提供されたデータビットに関し、第2のフレーム選択信号Latchによってサンプリングのために作動され、第2のフレーム選択信号Latchによってデータ転送を命令される。各装置において、サンプリングコマンドおよび転送コマンドは、互いに排他的である。サンプリングコマンドが一方の装置へ送信された場合には、もう一方の装置は転送コマンドを受信し、逆の場合も同様である。特に、例示的な一実施形態において、図4に示すように、各書き込み装置には第1のスイッチングトランジスタTaが含まれ、そのゲートは、関連する選択線に接続され、その一電極は、関連するデータ線に接続されている。この第1のトランジスタは、第2のトランジスタTbと直列に接続され、第2のトランジスタTbのゲートは、2つのフレーム選択信号のうちの1つによって制御される。この第2のトランジスタは、一電極を、第1のトランジスタの電極に接続させ、もう一方の電極を、電圧基準、典型的にはグランドに接続された記憶コンデンサCmに接続させている。サンプリングされたデータは、このコンデンサに格納される。第3のトランジスタTcが、コンデンサと画素素子との間に接続されている。それは、もう一方のフレーム選択信号によって、そのゲートにおいて制御される。それによって、記憶コンデンサCmと画素素子の等価静電容量Ceqとの間で電荷を転送することが可能になる。
より一般的には、各書き込み装置には、データ線Colと画素素子XLi,jとの間で直列に接続された第1のスイッチング回路Ta、第2のスイッチング回路Tb、および第3のスイッチング回路Tc、ならびに一端子が前記第2および第3のスイッチング回路TbおよびTc間に接続され、別の端子が電圧基準素子に接続された記憶コンデンサCmがある。この例において、スイッチング回路は、MOSトランジスタである。しかしながら、特に利用する技術に依存して、任意の他の適切な半導体スイッチングデバイスを用いてもよい。
図1、2および3に関連して説明した先行技術の構造と比較して、本発明の構造は、マトリックスの最後の行の第2の書き込み装置をマトリックスの第1の行の選択線に接続するために、1つの追加的な接続線を必要とするだけである。この構造は、1つの装置当たり2つの追加トランジスタを必要とするが、しかし、占有される表面積の点では、それは、図3の構造において線を2倍にすることと比較して、重要ではない。
さらに、別の利点は、2つのトランジスタTaおよびTbによる、静電容量Ceqにおける漏れの低減である。
本発明によるマトリックスディスプレイの順序付けモードを、図5で詳述する。
フレーム選択信号は、2値状態0または1の、相互に反対の2値信号である。
第1のシーケンスにおいて、Latch=0およびLatch=lの場合には、関連するドライバによって列に印加されたデータは、画素素子の各行iにおいて、この行の次の選択線Li+1によって作動される書き込み装置WBi,jにおいて連続的にサンプリングおよび格納され、一方で、この行iの選択線Lによって制御される書き込み装置WAi,jに前のフレームの間に格納されたデータは、この行の画素素子XLi,jへ転送される。次のシーケンスにおいて、Latch=1およびLatch=0の場合には、関連するドライバによって列に印加されたデータは、画素素子の各行iにおいて、この行の選択線Lによって制御される書き込み装置WAi,jにおいて連続的にサンプリングおよび格納され、一方で、この行iの次の選択線Li+1によって作動される書き込み装置WBi,jに前のフレームの間に格納されたデータは、この行の画素素子XLi,jへ転送される。サンプリングコマンドが、フレーム選択信号Latchによってもたらされた場合に、(シフトレジスタにより)装置WBi,jのトランジスタTaを作動しかつサンプリングを可能にする、ドライバによって放射される行選択信号は、次の行i+lに放射される選択信号である。図5から、第1のシーケンスにおいて、信号SelLが、マトリックスの最後のn番目の行においてサンプリングを開始し、信号SelLが、マトリックスの第1の行においてサンプリングを開始し、信号SelLi+1が、マトリックスのi番目の行においてサンプリングを開始する等である。
サンプリングコマンドがフレーム選択信号Latchによってもたらされた場合に、(シフトレジスタにより)装置WAi,jのトランジスタTaを作動しかつサンプリングを可能にするのは、ドライバによって放射される行選択信号である。再び図5に関連し、第2のシーケンスにおいて、信号SelLが、マトリックスの第1の行1においてサンプリングを開始し、信号SelLが、マトリックスの第2の行においてサンプリングを開始し、信号SelLが、マトリックスのi番目の行においてサンプリングを開始する等である。
実際には、これは、信号を適切に交互に配置することによって行ドライバレベルにおいて管理するか、または表示すべきデータセットを適切に交互に配置することによって列ドライバレベルにおいて管理し、正確な行のデータが常にサンプリングされるようにすることができる。
図4に示す例において、線Lおよび次の線Li+1は、i番目の行の画素素子の書き込み装置を制御するために用いられたが、線Lおよび線Li−1、またはLと異なる他の任意の線を取ることも、まさに同様に可能であることが注目される。直接隣接する線Li+1またはLi−1を取る利点の一つは、接続および管理の単純さに存在する。
より一般的には、本発明は、本発明によるドライバを含むマトリックスディスプレイにおいて、画像の全ての点を同時に修正するためのシステムに適用される。先行フレームにおいて格納された情報を表示するために、かつ新フレームに対応する情報をサンプリングするために、各新フレームにおいて、フレーム選択信号LatchおよびLatchは、反転される。
本発明によるマトリックスディスプレイによってカラー画像を表示するために、画像に対応する各フレームに対して、カラー順次ドライバは、各色のカラーフレーム、典型的には赤フレーム、緑フレームおよび青フレームを適用する。照射される色に対応して、先行フレームの間に格納された情報を表示するために、かつ同じ期間内に、新カラーフレームに対応する情報をサンプリングするために、各新カラーフレームにおいて、フレーム選択信号LatchおよびLatchは、反転される。
本発明は、ビデオ投影システムおよびバーチャルリアリティシステムなど、関連用途において特に対象とされる、LCOSタイプのマトリックスディスプレイを用いることに特に適合されているけれども、本発明において提示された原理に従って制御しようとすることが望ましい任意のタイプのディスプレイに適用することができる。
かかるマトリックスディスプレイ4を用いる投影システム1には、図7に概略的に示すように、典型的には500ワットの白色光源2が典型的には含まれる。
このシステムには、ディスプレイ4のためのドライバ3が含まれるが、このドライバ3は、本発明に従ってフレーム選択信号LatchおよびLatchを送出し、かつ選択線のためのドライバ3aおよびデータ線のためのドライバ3bから形成されている。
カラービデオ画像投影システムの場合には、システムには、カラーフィルタFが追加的に含まれる。ディスプレイは、フィルタによって、赤色、緑色、次に青色光で順次に照射される。ディスプレイは、フレーム選択信号LatchおよびLatchを用いてドライバによって適切なやり方で制御され、それが照射される色に対応して、先行カラーフレームにおいて格納された情報を表示するように、および新カラーフレームに対応する情報をサンプリングするようにされる。
本発明は、他のシステムに適用することができる。本発明は、バーチャルリアリティ用途のための、かかる投影システムを含むビデオシステムにとりわけ適用することができる。
既に上記で説明したが、従来のマトリックスディスプレイの書き込み装置を示す。 既に上記で説明したが、1つの画素当たりの単一のサンプルアンドホールドを示す。 既に上記で説明したが、カラー順次表示制御を可能にする、先行技術による書き込み装置を示す。 カラー順次表示制御を可能にする、本発明による書き込み装置を示す。 本発明によるディスプレイの制御信号のタイミング図である。 対応する制御シーケンスを要約する表である。 本発明によるマトリックスディスプレイを用いた投影システムの概略図である。

Claims (10)

  1. マトリックス状に配置された複数の画素素子と、
    少なくとも、2値信号である第1のフレーム選択信号と該第1のフレーム選択信号に対して反転された2値信号である第2のフレーム選択信号とを送出するマトリックスドライバと、
    それぞれが対応する画素素子と接続され、データ線と該対応する画素素子の選択線とが接続されている複数の第1の書き込み装置と、
    それぞれが対応する画素素子と接続され、データ線と該対応する画素素子と前記マトリックスの異なる行に配置された異なる画素素子の選択線とが接続されている複数の第2の書き込み装置と
    を具備し、
    前記画素素子は、それぞれ、対応するデータ線と前記第1の書き込み装置を介して接続されるとともに、該対応するデータ線と前記第2の書き込み装置を介して接続され、
    前記選択線は、それぞれ、前記第1の書き込み装置が接続されるとともに、該第1の書き込み装置に対応する画素素子と前記マトリックスの異なる行に配置された異なる画素素子に対応する前記第2の書き込み装置に接続され、
    前記第1の書き込み装置は、
    該第1の書き込み装置に接続された選択線の信号と前記第1のフレーム選択信号との両者の入力に応じて前記データ線から情報を取得する第1の情報取得手段と、
    前記第1の情報取得手段が取得した情報を保持する第1の情報保持手段と、
    前記第2のフレーム選択信号の入力に応じて前記第1の情報保持手段が保持する情報を該第1の書き込み装置に接続された画素素子に提供する第1の情報提供手段と
    を具備し、
    前記第2の書き込み装置は、
    該第2の書き込み装置に接続された選択線の信号と前記第2のフレーム選択信号との両者の入力に応じて前記データ線から情報を取得する第2の情報取得手段と、
    前記第2の情報取得手段が取得した情報を保持する第2の情報保持手段と、
    前記第1のフレーム選択信号の入力に応じて前記第2の情報保持手段が保持する情報を該第2の書き込み装置に接続された画素素子に提供する第2の情報提供手段と
    を具備する
    ことを特徴とする液晶マトリックスディスプレイ。
  2. 前記マトリックスドライバは、各新フレームにおいて、前記第1のフレーム選択信号および前記第2のフレーム選択信号のレベルを反転させることを特徴とする請求項に記載の液晶マトリックスディスプレイ。
  3. 前記マトリックスドライバは、各新カラーフレームにおいて、前記第1のフレーム選択信号および前記第2のフレーム選択信号のレベルを反転させることを特徴とする請求項に記載の液晶マトリックスディスプレイ。
  4. 前記第1の情報取得手段と前記第1の情報提供手段と前記第2の情報取得手段と前記第2の情報提供手段とは、それぞれスイッチング素子であり、前記第1の情報保持手段と前記第2の情報保持手段とは、それぞれ、静電容量素子であり、
    前記第1の情報取得手段は、接続された選択線の信号に応じて開閉するスイッチング素子と前記第1のフレーム選択信号に応じて開閉するスイッチング素子とが直列に接続されて構成され、該直列に接続されたスイッチング素子の一端が前記データ線に接続されるとともに他端が前記第1の情報提供手段に接続され、
    前記第1の情報提供手段は、前記第2のフレーム選択信号に応じて開閉するスイッチング素子で構成され、該スイッチング素子の一端が前記第1の情報取得手段である直列に接続されたスイッチング素子の一端に接続されるとともに他端が対応する画素素子と接続され、
    前記第1の情報保持手段である静電容量素子は、一端が前記第1の情報取得手段である直列に接続されたスイッチング素子と前記第1の情報提供手段であるスイッチング素子との間に接続されるとともに他端が基準電圧素子に接続され、
    前記第2の情報取得手段は、接続された選択線の信号に応じて開閉するスイッチング素子と前記第2のフレーム選択信号に応じて開閉するスイッチング素子とが直列に接続されて構成され、該直列に接続されたスイッチング素子の一端が前記データ線に接続されるとともに他端が前記第2の情報提供手段に接続され、
    前記第2の情報提供手段は、前記第1のフレーム選択信号に応じて開閉するスイッチング素子で構成され、該スイッチング素子の一端が前記第2の情報取得手段である直列に接続されたスイッチング素子の一端に接続されるとともに他端が対応する画素素子と接続され、
    前記第2の情報保持手段である静電容量素子は、一端が前記第2の情報取得手段である直列に接続されたスイッチング素子と前記第2の情報提供手段であるスイッチング素子との間に接続されるとともに他端が基準電圧素子に接続されている
    ことを特徴とする請求項1に記載の液晶マトリックスディスプレイ。
  5. 前記スイッチング素子がトランジスタであることを特徴とする請求項に記載の液晶マトリックスディスプレイ。
  6. 請求項に記載の液晶マトリックスディスプレイにおける全ての画素素子を同時に修正するためのシステムであって、
    前記第1のフレーム選択信号および前記第2のフレーム選択信号は、各新フレームにおいて反転され、該第1のフレーム選択信号および第2のフレーム選択信号に応じて、先行フレームにおいて前記第1の情報保持手段または前記第2の情報保持手段に保持された前記画素の情報を表示するとともに、前記データ線上の情報から新フレームに対応する情報を取得する
    ことを特徴とするするシステム。
  7. カラー順次モードで用いるように設計された、請求項に記載のマトリックスディスプレイを含む投影システムであって、
    前記第1のフレーム選択信号および前記第2のフレーム選択信号が、各新カラーフレームにおいて反転されることを特徴とする投影システム。
  8. 白色光源およびカラーフィルタを含み、前記マトリックスディスプレイが、前記カラーフィルタにより予め決定されたシーケンスに従って、赤色光、緑色光、および青色光で順次に照射され、前記マトリックスドライバが、前記マトリックスディスプレイに照射される色に対応して、先行カラーフレームにおいて前記第1の情報保持手段または前記第2の情報保持手段に保持された情報を表示することを特徴とする請求項に記載の投影システム。
  9. 請求項7または8に記載の投影システムを含むビデオ画像表示システム。
  10. 請求項7または8に記載の投影システムを含むバーチャルリアリティシステム。
JP2007520828A 2004-07-13 2005-07-12 マトリックスディスプレイ Expired - Fee Related JP5374764B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0407813A FR2873227B1 (fr) 2004-07-13 2004-07-13 Afficheur matriciel
FR04/07813 2004-07-13
PCT/EP2005/053320 WO2006005749A1 (fr) 2004-07-13 2005-07-12 Afficheur matriciel a cristaux liquides

Publications (2)

Publication Number Publication Date
JP2008506979A JP2008506979A (ja) 2008-03-06
JP5374764B2 true JP5374764B2 (ja) 2013-12-25

Family

ID=34948217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007520828A Expired - Fee Related JP5374764B2 (ja) 2004-07-13 2005-07-12 マトリックスディスプレイ

Country Status (8)

Country Link
US (1) US8144101B2 (ja)
EP (1) EP1774505B1 (ja)
JP (1) JP5374764B2 (ja)
KR (1) KR101153753B1 (ja)
DE (1) DE602005002754T2 (ja)
FR (1) FR2873227B1 (ja)
TW (1) TWI416455B (ja)
WO (1) WO2006005749A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2866465A1 (fr) * 2004-02-18 2005-08-19 Thomson Licensing Sa Dispositif d'affichage avec valve lcos de taille reduite
FR2889615B1 (fr) * 2005-08-02 2008-06-06 Thales Sa Matrice active pour un dispositif d'affichage a cristal liquide
FR2889763B1 (fr) * 2005-08-12 2007-09-21 Thales Sa Afficheur matriciel a affichage sequentiel des couleurs et procede d'adressage
FR2894369B1 (fr) * 2005-12-07 2008-07-18 Thales Sa Procede d'adressage ameliore pour un afficheur matriciel a cristaux liquides
FR2894370B1 (fr) 2005-12-07 2008-06-06 Thales Sa Afficheur matriciel sequentiel couleur a cristaux liquides
FR2900492B1 (fr) 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
FR2913818B1 (fr) * 2007-03-16 2009-04-17 Thales Sa Matrice active d'un ecran electroluminescent organique
FR2934919B1 (fr) * 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
WO2019220894A1 (ja) * 2018-05-15 2019-11-21 ソニー株式会社 液晶表示装置及び電子機器
KR102146521B1 (ko) 2020-01-06 2020-08-20 (주)포스젯한도 아연도금설비의 용융아연 도금욕조용 메탈베어링 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364791A (ja) * 1989-08-03 1991-03-20 Casio Comput Co Ltd Tft液晶表示装置
US5347378A (en) * 1991-04-04 1994-09-13 Displaytech, Inc. Fast switching color filters for frame-sequential video using ferroelectric liquid crystal color-selective filters
JP2829149B2 (ja) 1991-04-10 1998-11-25 シャープ株式会社 液晶表示装置
JP3230629B2 (ja) * 1993-08-10 2001-11-19 シャープ株式会社 画像表示装置
KR0171233B1 (ko) * 1993-08-10 1999-03-20 쯔지 하루오 화상표시장치 및 그의 구동방법
US6049367A (en) * 1995-05-23 2000-04-11 Colorlink, Inc. Polarization manipulating device modulator with retarder stack which preconditions light for modulation and isotropic states
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
FR2743658B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
JP3175001B2 (ja) * 1996-02-23 2001-06-11 キヤノン株式会社 液晶表示装置及びその駆動方法
FR2754377B1 (fr) * 1996-10-07 1998-11-06 Thomson Lcd Ecran de visualisation a matrice active
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
FR2776107A1 (fr) * 1998-03-10 1999-09-17 Thomson Lcd Procede d'affichage de donnees sur un afficheur matriciel
CN1157708C (zh) * 1998-08-03 2004-07-14 精工爱普生株式会社 电光装置用基板、电光装置、电子装置和投射型显示装置
JP3674321B2 (ja) 1998-08-03 2005-07-20 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
FR2801750B1 (fr) * 1999-11-30 2001-12-28 Thomson Lcd Procede de compensation des perturbations dues au demultiplexage d'un signal analogique dans un afficheur matriciel
FR2805650B1 (fr) * 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
JP2002082659A (ja) * 2000-07-03 2002-03-22 Victor Co Of Japan Ltd 液晶表示装置
JP2002072980A (ja) * 2000-08-31 2002-03-12 Nec Corp カラー映像表示方法および装置
TW594150B (en) * 2001-09-25 2004-06-21 Sanyo Electric Co Display device
GB0214468D0 (en) 2002-06-24 2002-08-07 Imec Inter Uni Micro Electr Refresh pixel circuit for active matrix

Also Published As

Publication number Publication date
DE602005002754D1 (de) 2007-11-15
TW200612377A (en) 2006-04-16
FR2873227A1 (fr) 2006-01-20
EP1774505A1 (fr) 2007-04-18
US8144101B2 (en) 2012-03-27
FR2873227B1 (fr) 2006-09-15
WO2006005749A1 (fr) 2006-01-19
DE602005002754T2 (de) 2008-07-17
TWI416455B (zh) 2013-11-21
EP1774505B1 (fr) 2007-10-03
JP2008506979A (ja) 2008-03-06
KR101153753B1 (ko) 2012-06-13
KR20070030951A (ko) 2007-03-16
US20070252780A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
KR100624311B1 (ko) 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
US7038702B2 (en) Display device and driving circuit for displaying
JP3809573B2 (ja) 表示装置
JP5374764B2 (ja) マトリックスディスプレイ
KR20040030873A (ko) 액정디스플레이용 행 어드레싱 회로
US7006066B2 (en) Driving circuit for liquid crystal display and method for controlling the same
JPH09230834A (ja) アクティブマトリクス表示装置
CN106935167A (zh) 用于显示面板画面测试的装置及显示面板画面的测试方法
JP3818173B2 (ja) 液晶表示装置
US6392631B1 (en) Process for displaying data on a matrix display
KR100529075B1 (ko) 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
JP2007155983A (ja) 液晶表示装置
JP3424302B2 (ja) 液晶表示装置
US6452580B1 (en) Active matrix liquid crystal display device
JP4760812B2 (ja) 液晶表示装置
JP4016605B2 (ja) シフトレジスタ、電気光学装置、駆動回路および電子機器
JP2004533018A (ja) 表示素子のアレイのアドレッシング
JP2007286237A (ja) 表示装置
CN100422835C (zh) 场顺序液晶显示器
TWI382263B (zh) Liquid crystal display of the double gate electrode crystal substrate
JPH0754420B2 (ja) 液晶表示装置の駆動方法
JP2007502449A (ja) アクティブマトリクスディスプレイ装置
JP2000056334A (ja) 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP4345445B2 (ja) 画像処理装置、画像表示装置および画像処理装置における演算パラメータの設定方法
JP4470507B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110615

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110715

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130905

R150 Certificate of patent or registration of utility model

Ref document number: 5374764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees