JP5374805B2 - Simoxウェーハの製造方法 - Google Patents
Simoxウェーハの製造方法 Download PDFInfo
- Publication number
- JP5374805B2 JP5374805B2 JP2006086009A JP2006086009A JP5374805B2 JP 5374805 B2 JP5374805 B2 JP 5374805B2 JP 2006086009 A JP2006086009 A JP 2006086009A JP 2006086009 A JP2006086009 A JP 2006086009A JP 5374805 B2 JP5374805 B2 JP 5374805B2
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- simox
- annealing
- simox wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
しかしながら、この高ドーズSIMOX法は、注入時間が極めて長く、スループットが悪いことの他、SOI層の転位密度が1×105〜1×107cm-2と極めて高いという問題があった。
「K.Izumi et al. Electron. Lett.(UK)vol.14(1978)p.593」
「S. Nakashima et al. Proc. IEEE int. SOI Conf.(1994)p.71〜72」
この方法によると、1.5×1017〜6×1017cm-2という広い低ドーズ量範囲で、連続なBOX成長が可能であり、また、その後のITOXプロセスにおいても、従来のITOXの1.5倍の速度で内部酸化が可能になった。その結果、BOX膜は、熱酸化膜に極めて近くなり、大幅な品質の改善が達成された。通常、このMLD法では、SOI層中の酸素量を下げるために、ITOX工程の後に、5〜10時間程度、酸素を0.5〜2%含むAr雰囲気中においてアニールを行うのことが一般的である。
「O.W.Holland et al. Appl.Phys.Lett.(USA)vol. 69(1996)p.574」
しかしながら、SOI層表面のラフネスに関しては、従来の方法では必ずしも安定して良好な特性は得られていなかった。
本発明は、上記の知見に立脚するものである。
(1)Si基板の表面に、酸素イオンを注入後、高温アニール処理を行うことによって、SIMOXウェーハを製造するに際し、該高温アニール処理を、酸素を体積%で10〜70%含む内部酸化(ITOX)処理後に、温度:1290℃以上1380℃未満、時間:5時間以上40時間未満の条件で行うものとし、さらに、該高温アニール処理の少なくとも最終段階:1時間について、その雰囲気を、ArまたはN2に対して、体積%で3%超 10%以下の酸素を含む雰囲気とする一方、該最終段階の前段階の酸素濃度は最終段階よりも低い体積%で1〜3%の濃度とすることを特徴とするSIMOXウェーハの製造方法。
酸素イオンを注入後に行う高温のアニール工程において、シリコン表面は酸化が進み、厚い酸化膜が形成される。この時に、酸化膜直下のシリコン表面では、酸化過程における溶解度の増大(enhanced solubility)が生じ、この温度での飽和酸素濃度よりも高い酸素濃度が実現される(文献:U.Gosele etal, Appl.Phys. Lett.67, 241 (1995))。一方、BOX酸化膜直上のシリコン表面は、ほぼこの温度での飽和濃度の酸素が存在している。従って、SOI層の上下で濃度勾配が生じ、酸素は内部へ拡散(内方拡散:in-diffusion)し、BOX成長が生じる。
上記したような、アニール中の酸素濃度によって、アニール中に形成されるシリコン表面の結晶構造(ステップ/テラス)が大きく変化し、それによりSOI層表面のラフネスが劣化することは、本発明ではじめて見出した事項である。
なお、シリコン基板のMiscut angleがSOI表面ラフネスに大きな影響を与えることはすでに知られている(米国特許第6531411号公報)が、特にアニール時の雰囲気によってこの傾向が顕著に現れることについては、従来、知られていなかった。
そこで、本発明では、両者のバランスの取れた条件として、アニール雰囲気中に含有させるべき酸素量として体積%で3%超 10%以下の範囲に規定したのである。
なお、最終段階の前段階の酸素濃度については、最終段階よりも幾分低い1〜3%とすることが必要である。
切断角度を0.1〜0.2°で変化させたSi基板に対し、酸素イオンの注入を、まず、加速エネルギー:170keV、ドーズ量:2.5×1017cm-2、基板温度:400℃の条件で行い、その後、室温で、ドーズ量:2×1015cm-2のイオン注入を行った。ついで、1320℃、10時間のITOXプロセスの後に、1350℃、10時間のアニールプロセスを、酸素を種々の割合で含有するAr雰囲気中で行った。また、一部については、本発明に従い、アニール工程の最終段階1時間のみ、雰囲気中酸素濃度を3%超10%以下に調整した最終段階アニール処理を行った。
なお、SOI表面のラフネスは、AFM(Atomic Force Microprobe)を用いて、10μm×10μmのサイズに関して測定を行い、Rms(Root Mean Squre)値で表示した。また、表面酸素濃度は、Secondary Ion Microprobe Spectroscopy(SIMS)で測定した。
Claims (3)
- Si基板の表面に、酸素イオンを注入後、高温アニール処理を行うことによって、SIMOXウェーハを製造するに際し、該高温アニール処理を、酸素を体積%で10〜70%含む内部酸化(ITOX)処理後に、温度:1290℃以上1380℃未満、時間:5時間以上40時間未満の条件で行うものとし、さらに、該高温アニール処理の少なくとも最終段階:1時間について、その雰囲気を、ArまたはN2に対して、体積%で3%超 10%以下の酸素を含む雰囲気とする一方、該最終段階の前段階の酸素濃度は最終段階よりも低い体積%で1〜3%の濃度とすることを特徴とするSIMOXウェーハの製造方法。
- 前記Si基板の切断角度が0.2°以下であることを特徴とする請求項1に記載のSIMOXウェーハの製造方法。
- 前記SIMOXウェーハの製造方法が、MLD(Modified Low Dose)法であることを特徴とする請求項1または2に記載のSIMOXウェーハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006086009A JP5374805B2 (ja) | 2006-03-27 | 2006-03-27 | Simoxウェーハの製造方法 |
| US11/729,292 US7550371B2 (en) | 2006-03-27 | 2007-03-27 | Method of producing SIMOX wafer |
| KR1020070029930A KR100878733B1 (ko) | 2006-03-27 | 2007-03-27 | Simox 웨이퍼의 제조 방법 |
| EP07006290A EP1840958A1 (en) | 2006-03-27 | 2007-03-27 | Method of producing simox wafer |
| TW096110634A TWI336115B (en) | 2006-03-27 | 2007-03-27 | Method of producing simox wafer |
| SG200702275-9A SG136100A1 (en) | 2006-03-27 | 2007-03-27 | Method of producing simox wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006086009A JP5374805B2 (ja) | 2006-03-27 | 2006-03-27 | Simoxウェーハの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007266101A JP2007266101A (ja) | 2007-10-11 |
| JP2007266101A5 JP2007266101A5 (ja) | 2010-10-07 |
| JP5374805B2 true JP5374805B2 (ja) | 2013-12-25 |
Family
ID=38050177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006086009A Expired - Fee Related JP5374805B2 (ja) | 2006-03-27 | 2006-03-27 | Simoxウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7550371B2 (ja) |
| EP (1) | EP1840958A1 (ja) |
| JP (1) | JP5374805B2 (ja) |
| KR (1) | KR100878733B1 (ja) |
| SG (1) | SG136100A1 (ja) |
| TW (1) | TWI336115B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
| JP5555995B2 (ja) * | 2008-09-12 | 2014-07-23 | 株式会社Sumco | 貼り合わせシリコンウェーハの製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321443A (ja) * | 1995-05-25 | 1996-12-03 | Toshiba Microelectron Corp | 半導体装置の製造方法 |
| JPH08330198A (ja) * | 1995-05-29 | 1996-12-13 | Toshiba Microelectron Corp | 半導体装置の製造方法 |
| US6486037B2 (en) * | 1997-12-22 | 2002-11-26 | International Business Machines Corporation | Control of buried oxide quality in low dose SIMOX |
| JP2000082679A (ja) * | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
| US6417078B1 (en) | 2000-05-03 | 2002-07-09 | Ibis Technology Corporation | Implantation process using sub-stoichiometric, oxygen doses at different energies |
| JP2002231651A (ja) * | 2001-02-02 | 2002-08-16 | Nippon Steel Corp | Simox基板およびその製造方法 |
| JP4228676B2 (ja) * | 2002-12-06 | 2009-02-25 | 株式会社Sumco | Simoxウェーハの製造方法 |
| US7524744B2 (en) * | 2003-02-19 | 2009-04-28 | Shin-Etsu Handotai Co., Ltd. | Method of producing SOI wafer and SOI wafer |
| JP2004296496A (ja) * | 2003-03-25 | 2004-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7169226B2 (en) * | 2003-07-01 | 2007-01-30 | International Business Machines Corporation | Defect reduction by oxidation of silicon |
| JP4700324B2 (ja) * | 2003-12-25 | 2011-06-15 | シルトロニック・ジャパン株式会社 | 半導体基板の製造方法 |
| US7382023B2 (en) * | 2004-04-28 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully depleted SOI multiple threshold voltage application |
| US6991998B2 (en) * | 2004-07-02 | 2006-01-31 | International Business Machines Corporation | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer |
| JP2007227424A (ja) * | 2006-02-21 | 2007-09-06 | Sumco Corp | Simoxウェーハの製造方法 |
| JP2007266059A (ja) * | 2006-03-27 | 2007-10-11 | Sumco Corp | Simoxウェーハの製造方法 |
| JP5061489B2 (ja) * | 2006-04-05 | 2012-10-31 | 株式会社Sumco | Simoxウェーハの製造方法 |
| JP2007281316A (ja) * | 2006-04-11 | 2007-10-25 | Sumco Corp | Simoxウェーハの製造方法 |
| US7968884B2 (en) * | 2006-12-05 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2006
- 2006-03-27 JP JP2006086009A patent/JP5374805B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-27 EP EP07006290A patent/EP1840958A1/en not_active Withdrawn
- 2007-03-27 TW TW096110634A patent/TWI336115B/zh not_active IP Right Cessation
- 2007-03-27 US US11/729,292 patent/US7550371B2/en not_active Expired - Fee Related
- 2007-03-27 SG SG200702275-9A patent/SG136100A1/en unknown
- 2007-03-27 KR KR1020070029930A patent/KR100878733B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SG136100A1 (en) | 2007-10-29 |
| TWI336115B (en) | 2011-01-11 |
| US7550371B2 (en) | 2009-06-23 |
| US20070224774A1 (en) | 2007-09-27 |
| JP2007266101A (ja) | 2007-10-11 |
| TW200802689A (en) | 2008-01-01 |
| EP1840958A1 (en) | 2007-10-03 |
| KR20070096974A (ko) | 2007-10-02 |
| KR100878733B1 (ko) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562703B1 (en) | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content | |
| US6043166A (en) | Silicon-on-insulator substrates using low dose implantation | |
| JP4701181B2 (ja) | 半導体基板材料を製造する方法 | |
| JP4238087B2 (ja) | SiGeオンインシュレータ基板材料の製造方法 | |
| KR100754312B1 (ko) | 일체적 고온 SIMOX-Ge 상호확산 어닐에 의한절연체-상-규소-게르마늄(SGOI)의 형성된 기판 물질 및헤테로구조물 | |
| US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
| JP2006270000A (ja) | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 | |
| JP4732725B2 (ja) | 実質的に準安定なSiGe層とその形成方法 | |
| US7910463B2 (en) | Method of producing SIMOX wafer | |
| US7807545B2 (en) | Method for manufacturing SIMOX wafer | |
| KR100878734B1 (ko) | Simox 웨이퍼의 제조 방법 | |
| JP2010027959A (ja) | 高抵抗simoxウェーハの製造方法 | |
| JP4700324B2 (ja) | 半導体基板の製造方法 | |
| JP5374805B2 (ja) | Simoxウェーハの製造方法 | |
| US7030002B2 (en) | Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer | |
| US20120119332A1 (en) | Process for producing a semiconductor-on-sapphire article | |
| JPH10223551A (ja) | Soi基板の製造方法 | |
| JP2010062291A (ja) | 半導体基板及びその製造方法 | |
| JP2000031079A (ja) | Soi基板の製造方法 | |
| JP4757519B2 (ja) | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 | |
| JPH1197377A (ja) | Soi基板の製造方法 | |
| JP2010027731A (ja) | Simoxウェーハの製造方法及びsimoxウェーハ | |
| JP2010062219A (ja) | 炭化シリコンの製造方法 | |
| US20130012008A1 (en) | Method of producing soi wafer | |
| JP2011228594A (ja) | シリコン基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |
