JP5374805B2 - Simoxウェーハの製造方法 - Google Patents

Simoxウェーハの製造方法 Download PDF

Info

Publication number
JP5374805B2
JP5374805B2 JP2006086009A JP2006086009A JP5374805B2 JP 5374805 B2 JP5374805 B2 JP 5374805B2 JP 2006086009 A JP2006086009 A JP 2006086009A JP 2006086009 A JP2006086009 A JP 2006086009A JP 5374805 B2 JP5374805 B2 JP 5374805B2
Authority
JP
Japan
Prior art keywords
oxygen
simox
annealing
simox wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006086009A
Other languages
English (en)
Other versions
JP2007266101A (ja
JP2007266101A5 (ja
Inventor
義男 村上
隆亮 笠松
嘉郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38050177&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5374805(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006086009A priority Critical patent/JP5374805B2/ja
Priority to TW096110634A priority patent/TWI336115B/zh
Priority to KR1020070029930A priority patent/KR100878733B1/ko
Priority to EP07006290A priority patent/EP1840958A1/en
Priority to US11/729,292 priority patent/US7550371B2/en
Priority to SG200702275-9A priority patent/SG136100A1/en
Publication of JP2007266101A publication Critical patent/JP2007266101A/ja
Publication of JP2007266101A5 publication Critical patent/JP2007266101A5/ja
Publication of JP5374805B2 publication Critical patent/JP5374805B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1908Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、高速、低消費電力なSOI(Silicon on Insulator)デバイスを形成するため の埋め込み酸化膜(Buried Oxide:BOX)を有する薄膜SOIウェーハに関するものであり、より詳細には、ウェーハ表面に酸素イオンをイオン注入により打ち込んだ後、高温でアニールをすることにより埋め込み酸化膜を形成した、SIMOX(Separation by Implanted Oxygen )ウェーハの製造方法に関するものである。
薄膜SOIウェーハの製造方法としては、従来から、酸素注入時におけるドーズ量が高い、いわゆる高ドーズSIMOX法と、この高ドーズSIMOX法に比べて一桁程度低いドーズ量で酸素イオンを注入した後、高酸素雰囲気下でアニールを行う、いわゆる低ドーズSIMOX法の2種類が知られている。
さらに、近年では、低ドーズSIMOX法において、最後の酸素イオン注入を、室温付近で低ドーズ量で行うことによりアモルファス層を形成し、より低ドーズでのBOX形成を可能にした、いわゆるMLD(Modified Low Dose)法が開発され、ウェーハの量産に貢献している。
高ドーズSIMOX法は、典型的には、酸素イオンを、加速エネルギー:150keV、ドーズ量:1.5×1018cm-2超え、基板温度:500℃程度の条件で注入し、その後、1300℃超えの温度で、酸素を体積%で0.5〜2%含むアルゴン(Ar)あるいは窒素(N2)雰囲気中で、4〜8時間程度のアニールを行う方法である(例えば非特許文献1)。
しかしながら、この高ドーズSIMOX法は、注入時間が極めて長く、スループットが悪いことの他、SOI層の転位密度が1×105〜1×107cm-2と極めて高いという問題があった。
「K.Izumi et al. Electron. Lett.(UK)vol.14(1978)p.593」
また、低ドーズSIMOX法は、上記した高ドーズSIMOX法の欠点を改善したもので、典型的には、酸素イオンを、加速エネルギー:150keV超え、ドーズ量:4×1017〜1×1018cm-2、基板温度:400〜600℃程度の条件で注入し、その後のアニールを、1300℃超えの温度で、30〜60%の酸素を含むアルゴン雰囲気下で行い、このアニール工程における酸素の内部酸化(Internal Thermal Oxidation:略して「ITOX」ともいう)によって、埋め込み酸化膜(BOX)を厚膜化すると共に、貫通転位密度を低減するなど、大幅な品質向上を実現させている(例えば非特許文献2)。
「S. Nakashima et al. Proc. IEEE int. SOI Conf.(1994)p.71〜72」
さらに、MLD法は、低ドーズSIMOX法の改良版として開発されたもので、従来の高温(400〜650℃)での酸素注入後に、さらに室温で1桁低いドーズ量の酸素注入を行い、アモルファス層を埋め込み酸化膜(BOX)表面に形成する方法である(例えば非特許文献3および特許文献1)。
この方法によると、1.5×1017〜6×1017cm-2という広い低ドーズ量範囲で、連続なBOX成長が可能であり、また、その後のITOXプロセスにおいても、従来のITOXの1.5倍の速度で内部酸化が可能になった。その結果、BOX膜は、熱酸化膜に極めて近くなり、大幅な品質の改善が達成された。通常、このMLD法では、SOI層中の酸素量を下げるために、ITOX工程の後に、5〜10時間程度、酸素を0.5〜2%含むAr雰囲気中においてアニールを行うのことが一般的である。
「O.W.Holland et al. Appl.Phys.Lett.(USA)vol. 69(1996)p.574」 米国特許第5930643号公報
上記したSIMOX形成法は、すべて高温のアニール工程を含み、特にこのアニール条件が、最終的なSIMOXウェーハの品質を大きく作用することが知らている。通常、SIMOXのアニール工程の最後は、酸素を体積%で0.1〜2%程度含むAr雰囲気中において、1300℃以上の温度で、5時間から数10時間にわたる熱処理が行われる。この熱処理によって、ITOX工程でSOI層に内方拡散した酸素が外方拡散することによりSOI層中の酸素が十分に低下し、SOI層に残った残留欠陥、酸素析出物等が消滅し、また、BOX中の酸素析出物が成長し、互いに合体することでBOX中の欠陥も消滅し、さらに良好なSOI/BOX界面が形成されることが知られている。
しかしながら、SOI層表面のラフネスに関しては、従来の方法では必ずしも安定して良好な特性は得られていなかった。
本発明は、上記の現状に鑑み開発されたもので、SIMOX形成法によってSOIウェーハを製造するに際し、表面ラフネスを大幅に改善したSIMOXウェーハの有利な製造方法を提案することを目的とする。
さて、発明者らは、上記の目的を達成すべく鋭意検討を重ねたところ、アニール中の酸素濃度およびSi基板の切断角度、特にアニール中の酸素濃度によって、アニール中に形成される表面の結晶構造(ステップ/テラス)の状態が大きく変化し、それに伴いSOI層表面のラフネスも変化することの知見を得た。
本発明は、上記の知見に立脚するものである。
すなわち、本発明の要旨構成は次のとおりである。
(1)Si基板の表面に、酸素イオンを注入後、高温アニール処理を行うことによって、SIMOXウェーハを製造するに際し、該高温アニール処理を、酸素を体積%で10〜70%含む内部酸化(ITOX)処理後に、温度:1290℃以上1380℃未満、時間:5時間以上40時間未満の条件で行うものとし、さらに、該高温アニール処理の少なくとも最終段階:1時間について、その雰囲気を、ArまたはN2に対して、体積%で3%超 10%以下の酸素を含む雰囲気とする一方、該最終段階の前段階の酸素濃度は最終段階よりも低い体積%で1〜3%の濃度とすることを特徴とするSIMOXウェーハの製造方法。
)前記Si基板の切断角度が0.2°以下であることを特徴とする上記(1)に記載のSIMOXウェーハの製造方法。
)前記SIMOXウェーハの製造方法が、MLD(Modified Low Dose)法であることを特徴とする上記(1)または(2)に記載のSIMOXウェーハの製造方法。
本発明によれば、各種の品質に優れ、特に、SOI表面のラフネスが極めて良好なSIMOXウェーハを得ることができる。
以下、本発明の解明経緯について説明する。
酸素イオンを注入後に行う高温のアニール工程において、シリコン表面は酸化が進み、厚い酸化膜が形成される。この時に、酸化膜直下のシリコン表面では、酸化過程における溶解度の増大(enhanced solubility)が生じ、この温度での飽和酸素濃度よりも高い酸素濃度が実現される(文献:U.Gosele etal, Appl.Phys. Lett.67, 241 (1995))。一方、BOX酸化膜直上のシリコン表面は、ほぼこの温度での飽和濃度の酸素が存在している。従って、SOI層の上下で濃度勾配が生じ、酸素は内部へ拡散(内方拡散:in-diffusion)し、BOX成長が生じる。
しかしながら、この時のアニール雰囲気中の酸素濃度があまりにも低いと、逆に表面での溶解度の増大は起こらずに、酸素が反対に外部へ拡散(外方拡散:Out-diffusion)する。この外方拡散が生じると、それにつれて、表面酸化膜近傍の酸素も乖離して、表面のシリコン原子が自由に動けるようになり、表面の再構成が起こり、表面に酸化膜が存在しても、真空中、不活性ガス中のベアシリコンの表面と同様にステップ/テラス構造が出現することが報告されている(文献:D. J. Bottomley et al Phys. Rev. B, 66, 35301(2002))。
そこで、発明者らは、このような現象がSIMOX形成時におけるSOI層表面のラフネスに及ぼす影響について検討したところ、SIMOXウェーハにおいても、このステップ/テラス構造(段差状の表面構造)が生じ、その結果、AFMで測定した表面ラフネスの値が著しく劣化すること究明された。
上記したような、アニール中の酸素濃度によって、アニール中に形成されるシリコン表面の結晶構造(ステップ/テラス)が大きく変化し、それによりSOI層表面のラフネスが劣化することは、本発明ではじめて見出した事項である。
また、この傾向は、SIMOXを形成する時のシリコン基板の切断角度(Miscut angle)が大きいほど顕著であることも明らかになった。ここに、切断角度とは、切断面が、面方位(100)からずれる角度のことを意味する。
なお、シリコン基板のMiscut angleがSOI表面ラフネスに大きな影響を与えることはすでに知られている(米国特許第6531411号公報)が、特にアニール時の雰囲気によってこの傾向が顕著に現れることについては、従来、知られていなかった。
そして、発明者らの研究によれば、体積%で酸素を3%超含むAr雰囲気またはN2雰囲気中でアニールを行うと、酸素の外方拡散は起こらず、表面の再構成が起きることもないことが判明した。一方、酸素濃度の上限については、酸素濃度が10%を超える雰囲気中でアニールを行うと今度は反対に酸素の内方拡散によるITOX工程が進み、SOI層の酸素濃度が高くなりすぎて、その後のデバイスプロセスで酸素析出などの問題を起こす可能性が高くなることが判明した。
そこで、本発明では、両者のバランスの取れた条件として、アニール雰囲気中に含有させるべき酸素量として体積%で3%超 10%以下の範囲に規定したのである。
また、上記のアニール処理は、温度:1290℃以上 1380℃未満、時間:5時間以上 40時間未満の条件で行うことが好ましい。というのは、アニール温度が1290℃未満、またアール時間が5時間未満では、表面および界面のラフネスが悪化するという問題が生じ、一方アニール温度が1380℃超、またアール時間が40時間超では、生産性が低下するという問題が生じるからである。
なお、酸素の内方拡散、外方拡散が、うまくバランスする酸素の比率は、アニール温度によって変化することが考えられる。すなわち、アニール温度が高い時は、酸化工程が進みやすいため比較的低い酸素%でも内方拡散が優勢になる。しかしながら、表面のステップ/テラス構造の形成は温度が高い場合に起こり易い。従って、これら両者の効果を考慮して、酸素濃度を調整することが重要である。
SIMOXの典型的なアニール工程は、図1に示すように、比較的高酸素濃度のITOX工程の後に、比較的低酸素濃度のアニール工程の組み合わせで行われるが、本発明のアニール条件についても、この様な組み合わせで適用されることが望ましい。
また、本発明に従う酸素濃度を調整したアニール処理は、必ずしもアニールの全工程に適用する必要はなく、少なくとも最終段階:1時間について適用すれば良い。というのは、シリコンの表面状態が決定されるのは、主にアニール工程の最終段階だからである。
なお、最終段階の前段階の酸素濃度については、最終段階よりも幾分低い1〜3%とすることが必要である。
また、本発明では、SIMOXを形成する時のシリコン基板の切断角度は0.2°以下程度とすることが好ましい。というのは、シリコン基板の切断角度が0.2°を超えると、表面および界面のラフネスが著しく劣化するからである。
さらに、本発明のSIMOXプロセスは、高ドーズ法、低ドーズ法およびMLD(Modified Low Dose)法のいずれにも適用可能であるが、とりわけMLD法に適用して好適である。
以下、本発明を、MLD法によるSIMOXプロセスに適用した場合について述べる。
切断角度を0.1〜0.2°で変化させたSi基板に対し、酸素イオンの注入を、まず、加速エネルギー:170keV、ドーズ量:2.5×1017cm-2、基板温度:400℃の条件で行い、その後、室温で、ドーズ量:2×1015cm-2のイオン注入を行った。ついで、1320℃、10時間のITOXプロセスの後に、1350℃、10時間のアニールプロセスを、酸素を種々の割合で含有するAr雰囲気中で行った。また、一部については、本発明に従い、アニール工程の最終段階1時間のみ、雰囲気中酸素濃度を3%超10%以下に調整した最終段階アニール処理を行った。
かくして得られたSIMOXウェーハの表面ラフネスおよび表面酸素濃度について調べた結果を表1に示す。
なお、SOI表面のラフネスは、AFM(Atomic Force Microprobe)を用いて、10μm×10μmのサイズに関して測定を行い、Rms(Root Mean Squre)値で表示した。また、表面酸素濃度は、Secondary Ion Microprobe Spectroscopy(SIMS)で測定した。
Figure 0005374805
同表に示したとおり、Ar雰囲気中の酸素濃度が低くなると、表面ラフネスが悪化傾向にあることが明らかである。一方で、表面酸素濃度の値は、Ar雰囲気中の酸素濃度が増えるにつれて高くなることが分かる。この両者から、最適な酸素範囲が分かり、好適には体積%で4%超 10%以下の範囲である。
ITOX工程をそなえるアニール工程のアニール条件を示す模式図である。

Claims (3)

  1. Si基板の表面に、酸素イオンを注入後、高温アニール処理を行うことによって、SIMOXウェーハを製造するに際し、該高温アニール処理を、酸素を体積%で10〜70%含む内部酸化(ITOX)処理後に、温度:1290℃以上1380℃未満、時間:5時間以上40時間未満の条件で行うものとし、さらに、該高温アニール処理の少なくとも最終段階:1時間について、その雰囲気を、ArまたはN2に対して、体積%で3%超 10%以下の酸素を含む雰囲気とする一方、該最終段階の前段階の酸素濃度は最終段階よりも低い体積%で1〜3%の濃度とすることを特徴とするSIMOXウェーハの製造方法。
  2. 前記Si基板の切断角度が0.2°以下であることを特徴とする請求項1に記載のSIMOXウェーハの製造方法。
  3. 前記SIMOXウェーハの製造方法が、MLD(Modified Low Dose)法であることを特徴とする請求項1または2に記載のSIMOXウェーハの製造方法。
JP2006086009A 2006-03-27 2006-03-27 Simoxウェーハの製造方法 Expired - Fee Related JP5374805B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006086009A JP5374805B2 (ja) 2006-03-27 2006-03-27 Simoxウェーハの製造方法
US11/729,292 US7550371B2 (en) 2006-03-27 2007-03-27 Method of producing SIMOX wafer
KR1020070029930A KR100878733B1 (ko) 2006-03-27 2007-03-27 Simox 웨이퍼의 제조 방법
EP07006290A EP1840958A1 (en) 2006-03-27 2007-03-27 Method of producing simox wafer
TW096110634A TWI336115B (en) 2006-03-27 2007-03-27 Method of producing simox wafer
SG200702275-9A SG136100A1 (en) 2006-03-27 2007-03-27 Method of producing simox wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086009A JP5374805B2 (ja) 2006-03-27 2006-03-27 Simoxウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2007266101A JP2007266101A (ja) 2007-10-11
JP2007266101A5 JP2007266101A5 (ja) 2010-10-07
JP5374805B2 true JP5374805B2 (ja) 2013-12-25

Family

ID=38050177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086009A Expired - Fee Related JP5374805B2 (ja) 2006-03-27 2006-03-27 Simoxウェーハの製造方法

Country Status (6)

Country Link
US (1) US7550371B2 (ja)
EP (1) EP1840958A1 (ja)
JP (1) JP5374805B2 (ja)
KR (1) KR100878733B1 (ja)
SG (1) SG136100A1 (ja)
TW (1) TWI336115B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP5555995B2 (ja) * 2008-09-12 2014-07-23 株式会社Sumco 貼り合わせシリコンウェーハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321443A (ja) * 1995-05-25 1996-12-03 Toshiba Microelectron Corp 半導体装置の製造方法
JPH08330198A (ja) * 1995-05-29 1996-12-13 Toshiba Microelectron Corp 半導体装置の製造方法
US6486037B2 (en) * 1997-12-22 2002-11-26 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP2002231651A (ja) * 2001-02-02 2002-08-16 Nippon Steel Corp Simox基板およびその製造方法
JP4228676B2 (ja) * 2002-12-06 2009-02-25 株式会社Sumco Simoxウェーハの製造方法
US7524744B2 (en) * 2003-02-19 2009-04-28 Shin-Etsu Handotai Co., Ltd. Method of producing SOI wafer and SOI wafer
JP2004296496A (ja) * 2003-03-25 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
JP4700324B2 (ja) * 2003-12-25 2011-06-15 シルトロニック・ジャパン株式会社 半導体基板の製造方法
US7382023B2 (en) * 2004-04-28 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fully depleted SOI multiple threshold voltage application
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Simoxウェーハの製造方法
JP2007266059A (ja) * 2006-03-27 2007-10-11 Sumco Corp Simoxウェーハの製造方法
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Sumco Simoxウェーハの製造方法
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Simoxウェーハの製造方法
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
SG136100A1 (en) 2007-10-29
TWI336115B (en) 2011-01-11
US7550371B2 (en) 2009-06-23
US20070224774A1 (en) 2007-09-27
JP2007266101A (ja) 2007-10-11
TW200802689A (en) 2008-01-01
EP1840958A1 (en) 2007-10-03
KR20070096974A (ko) 2007-10-02
KR100878733B1 (ko) 2009-01-14

Similar Documents

Publication Publication Date Title
US6562703B1 (en) Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6043166A (en) Silicon-on-insulator substrates using low dose implantation
JP4701181B2 (ja) 半導体基板材料を製造する方法
JP4238087B2 (ja) SiGeオンインシュレータ基板材料の製造方法
KR100754312B1 (ko) 일체적 고온 SIMOX-Ge 상호확산 어닐에 의한절연체-상-규소-게르마늄(SGOI)의 형성된 기판 물질 및헤테로구조물
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
JP2006270000A (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
JP4732725B2 (ja) 実質的に準安定なSiGe層とその形成方法
US7910463B2 (en) Method of producing SIMOX wafer
US7807545B2 (en) Method for manufacturing SIMOX wafer
KR100878734B1 (ko) Simox 웨이퍼의 제조 방법
JP2010027959A (ja) 高抵抗simoxウェーハの製造方法
JP4700324B2 (ja) 半導体基板の製造方法
JP5374805B2 (ja) Simoxウェーハの製造方法
US7030002B2 (en) Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
US20120119332A1 (en) Process for producing a semiconductor-on-sapphire article
JPH10223551A (ja) Soi基板の製造方法
JP2010062291A (ja) 半導体基板及びその製造方法
JP2000031079A (ja) Soi基板の製造方法
JP4757519B2 (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
JPH1197377A (ja) Soi基板の製造方法
JP2010027731A (ja) Simoxウェーハの製造方法及びsimoxウェーハ
JP2010062219A (ja) 炭化シリコンの製造方法
US20130012008A1 (en) Method of producing soi wafer
JP2011228594A (ja) シリコン基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees