JP5376982B2 - 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法 - Google Patents

機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法 Download PDF

Info

Publication number
JP5376982B2
JP5376982B2 JP2009029954A JP2009029954A JP5376982B2 JP 5376982 B2 JP5376982 B2 JP 5376982B2 JP 2009029954 A JP2009029954 A JP 2009029954A JP 2009029954 A JP2009029954 A JP 2009029954A JP 5376982 B2 JP5376982 B2 JP 5376982B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
wiring
connection
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009029954A
Other languages
English (en)
Other versions
JP2010035134A (ja
Inventor
隆博 江崎
建六 張
康宏 添田
研爾 玉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009029954A priority Critical patent/JP5376982B2/ja
Priority to EP09773587A priority patent/EP2293884A2/en
Priority to US12/993,536 priority patent/US8466522B2/en
Priority to CN2009801241017A priority patent/CN102076428B/zh
Priority to PCT/JP2009/062236 priority patent/WO2010002009A2/en
Publication of JP2010035134A publication Critical patent/JP2010035134A/ja
Priority to US13/906,672 priority patent/US8754490B2/en
Application granted granted Critical
Publication of JP5376982B2 publication Critical patent/JP5376982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/50—Devices controlled by mechanical forces, e.g. pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

本発明は機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法に関する。
超音波変換装置等の機械電気変換装置は、電気信号から超音波への変換、或いは超音波から電気信号の変換のうち少なくともいずれか一方を行うものであり、医用イメージング、非破壊検査用の探触子として用いられている。
機械電気変換装置の一形態に、容量性マイクロマシン加工超音波トランスデューサー（Ｃａｐａｃｉｔｉｖｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｕｎｄ Ｔｒａｎｓｄｕｃｅｒ：ＣＭＵＴ）がある。ＣＭＵＴの一例としては、下部電極を有する基板と、この基板上に形成された支持部によって支えられた振動膜であるメンブレンと、上部電極と、を備えた素子を複数有する素子基板に、回路基板を電気的に接続することで構成されている。また、基板とメンブレンとの間に空隙であるキャビティを形成している。ＣＭＵＴは、下部電極と上部電極の間に印加する電圧によってメンブレンを振動させ超音波を放出させる。また、受け取った超音波によってメンブレンを振動させ、その容量変化により超音波を検出する。
ＣＭＵＴの素子基板の作製方法としてはサーフェスマイクロマシニングを利用する方法とバルクマイクロマシニングを利用する方法がある。サーフェスマイクロマシニングの一例としては、まず、基板上に形成された犠牲層上にシリコン窒化膜をメンブレンとして成膜し、そこにエッチングホールを形成する。このエッチングホールより犠牲層エッチングし、キャビティを形成する。最後にエッチングホールをシリコン窒化膜で埋めることにより真空のキャビティを形成している。バルクマイクロマシニングの一例としては、シリコン基板上にキャビティ構造を形成し、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板を接合させる。この方法はシリコン単結晶をメンブレンとして用いるため、メンブレンの機械的特性が向上する。
非特許文献１には、シリコン基板上にメンブレンとキャビティを二次元状に形成し、前記シリコン基板そのものを下部電極および配線として回路基板に接続する方法が開示されている。この方法について図１２を用いて説明する。素子基板１００７は複数の素子（以下、エレメントという）で構成されており、エレメントを１つのユニットとして超音波の送受信を行う。次に、１つのエレメントについて説明する。エレメント１００８は、上部電極１０００、メンブレン１００１、複数のキャビティ１００２、支持部１００９、下部電極１００３で構成されている。下部電極には、隣り合うエレメントとの絶縁を図るため（つまり下部電極を素子毎に分離するため）、溝１００４が形成されている。素子基板１００７は電気接点であるバンプ１００５により回路基板であるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板１００６と接続されている。このように、シリコン基板自体を下部電極及び配線として用いる方法は、高温の加工にも耐え得るため、サーフィスマイクロマシニング及びバルクマイクロマシニングのどちらの方法も利用できると考えられる。
Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ １３８（２００７）２２１−２２９
非特許文献１のＣＭＵＴの素子基板は、素子基板自体が薄い。素子基板の機械的強度を強くするために下部電極を厚くすると、寄生容量が増える可能性がある。加えて、下部電極であるシリコン基板に溝が形成されているため、溝の上方の部分は、支持部と振動膜を含めて１μｍ程度の厚さしか残らない。そのため、このような機械的強度の弱い素子基板が破損しないように回路基板に慎重に接続しなくてはならない。
本発明は、上記課題に鑑み、薄い下部電極を用いた場合でも素子基板の機械的強度を向上させると共に、歩留まりを向上させることを目的とするものである。
上記課題を解決するための機械電気変換素子は、第１の電極と、前記第１の電極との間に間隙を挟んで設けられた第２の電極と、前記第２の電極を支持する支持部と、を夫々備えた複数の素子と、前記第１の電極に接合された絶縁性の接続基板と、を有し、前記第１の電極は溝により前記素子毎に分離されており、前記支持部は、前記第１の電極上及び前記溝上に設けられており、前記接続基板には、前記第１の電極の各々から前記第１の電極側とは反対側の面へ延びる配線が形成されていることを特徴とする。
また、本発明の機械電気変換装置は、第１の電極と、前記第１の電極との間に間隙を挟んで設けられた第２の電極と、前記第２の電極を支持する支持部と、を夫々備えた複数の素子有する素子基板と、回路基板と、前記素子基板と前記回路基板との間に設けられた絶縁性の接続基板と、を含み、前記第１の電極は溝により前記素子毎に分離されており、前記支持部は、前記第１の電極上及び前記溝上に設けられており、前記接続基板に設けられた配線により前記第１の電極と前記回路基板とがそれぞれ電気的に接続されていることを特徴とする。
さらに本発明の機械電気変換装置の作製方法は、第１の電極と、前記第１の電極との間に間隙が形成されるように設けられた第２の電極と、前記第２の電極を支持する支持部と、を夫々備えた複数の素子を有する素子基板に、回路基板を固定する機械電気変換装置の作製方法であって、絶縁性の接続基板を前記素子基板に接合する工程と、前記接続基板が接合された前記素子基板に、前記第１の電極を前記素子毎に分離する為の溝を前記支持部が露出するまで形成する工程と、前記接続基板と前記回路基板とを固定する工程と、を含むことを特徴とする。
本発明によれば、接続基板を素子基板に接合するため、接続基板が補強材として機能し、機械的強度を向上させることができる。また機械電気変換装置の作製工程中における素子基板の破損率が低下するため、機械電気変換装置の製造歩留まりが向上する。
本発明を適用できるＣＭＵＴの模式図。 本発明を適用できるＣＭＵＴの模式図。 本発明を適用できる接続基板の模式図。 実施形態１のＣＭＵＴの作製方法を説明する上面図。 実施形態１のＣＭＵＴの作製方法を説明する断面図。 実施形態１のＣＭＵＴの模式図。 実施形態２のＣＭＵＴの作製方法を説明する断面図。 実施形態３のＣＭＵＴの作製方法を説明する断面図。 実施形態３のＣＭＵＴの模式図。 実施形態３のＣＭＵＴの上面図。 実施形態４のＣＭＵＴの作製方法を説明する断面図。 従来のＣＭＵＴを説明する模式図。 実施形態５のＣＭＵＴの作製方法を説明する断面図。
以下、図を用いて本発明が適用可能な機械電気変換装置であるＣＭＵＴについて説明する。ただし、本発明は静電容量型の超音波トランスデューサに限らず、同様な構造をもつものであれば、本発明を適用できる。例えば、歪み、磁場、光を用いる超音波トランスデューサが挙げられる。
図１は本発明が適用できるＣＭＵＴの構造を表した模式図である。図１（ａ）は図１（ｂ）のＡ−Ａ’断面図であり、図１（ｂ）はＣＭＵＴの上面図である。説明を分かりやすくするため上面図にもハッチングを用いる。
本実施形態のＣＭＵＴは回路基板１０１、接続基板１０２、素子基板１０３で構成されている。本発明においては、素子基板と接続基板とからなる構成を機械電気変換素子と称し、前記機械電気変換素子と回路基板とからなる構成を機械電気変換装置と称するものとする。図１（ａ）に示すように素子基板と回路基板は接続基板を介して相互に固定されており、回路基板は素子基板の同一平面状（横）ではなく、素子基板の下に配置されている。
素子基板１０３には、電気的に接続された素子としてのエレメント１０４を複数有し、二次元に配列されている。各エレメント１０４は第２の電極としての上部電極１０７、振動膜としてのメンブレン１０５、絶縁体からなる支持部１００、第１の電極としての下部電極１０８から構成される。上部電極１０７と下部電極１０８との間には間隙であるキャビティ１０６が９つ形成されている。下部電極１０８は溝１１１が形成されていることによりエレメント毎（素子毎）に分離されている。図１（ｂ）に示すように、エレメント１０４には９つのキャビティ１０６が形成されており、このようなエレメントが素子基板上に４行４列に配置されている。ただし、エレメントの配置の仕方や数、またエレメント中のキャビティ数は本実施形態に限られず、所望の配置で所望の数だけ設ければよい。
接続基板１０２には素子基板との接合面（第１の電極側）から回路基板側（第１の電極側とは反対側）の面に貫通する貫通孔１１７が形成されており、貫通孔の側面に下部電極引き出し配線１０９が形成されている。下部電極の信号は、下部電極引き出し配線１０９と、これに繋がっている下部電極パッド１１５を経由して回路基板１０１に伝わる。また、上部電極の信号も直下の下部電極引き出し配線１０９を経由して回路基板１０１に伝わる。本発明における配線とは、下部電極引き出し配線１０９と下部電極パッド１１５に相当する。ただし、本発明において接続基板には下部電極と回路基板を電気的に接続する為の配線が形成されていれば、貫通孔が配線で埋まっていてもよく、空間としての貫通孔が存在していなくてもよい。
回路基板１０１は信号を処理する処理回路（図示しない）と電極パッド１１５で構成されており、回路基板と接続基板とは、バンプ１１０により接合されている。
このような構造を持ったＣＭＵＴの動作原理について説明する。超音波を受信する場合、メンブレン１０５が変位し上部電極１０７と下部電極１０８とのギャップが変化する。その静電容量の変化量を回路基板１０１の信号処理回路が検出し信号処理することにより超音波画像を得ることができる。また、超音波を発信する場合は、回路基板１０１より上部電極１０７あるいは下部電極１０８に電圧を印加させることにより、メンブレンを振動させ超音波を発信させる。
次に、図２を用いて素子基板１０３について詳細に説明する。図２（ａ）は図１（ｂ）の一部を拡大した模式図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ’断面の模式図である。メンブレン上に設けられた上部電極１０７は１エレメント内に形成された上部電極同士を電気的に接続するため上部電極配線１１２が形成されている。加えて、隣り合うエレメントを電気的に接続するために、メンブレンと支持部からなる梁１１３の上部にも上部電極配線１１２が形成されている。最終的に全ての上部電極は上部電極引き出し配線１１４に接続されている。なお、図１に示すように、上部電極は上部電極引き出し配線１１４より下部電極１０８を経由して回路基板に接続されている。
本発明に用いられる上部電極、上部電極配線、上部電極引き出し配線としては、Ａｌ、Ｃｒ、Ｔｉ、Ａｕ、Ｐｔ、Ｃｕ、Ａｇ、Ｗ、Ｍｏ、Ｔａ、Ｎｉから選択される金属、ＡｌＳｉ、ＡｌＣｕ、ＡｌＴｉ、ＭｏＷ、ＡｌＣｒから選択される合金うち少なくとも１種を選んで用いることができる。また、上部電極はメンブレンの上面、裏面、内部のうち少なくとも一ヶ所に設けるか、もしくはメンブレン自体を導電体又は半導体で形成する場合はメンブレン自体が上部電極を兼ねてもよい。
また、本発明に用いられる下部電極としては、微細加工が容易なシリコン等の半導体基板により形成されていることが好ましい。また、下部電極の抵抗率は０．０２Ω・ｃｍ未満とすることが好ましい。下部電極の配線抵抗は小さい方が信号の損失を小さくできるからである。
下部電極の形状（上面図での形状）は特に限定されず、多角形や円など、エレメントの形状に合わせて所望の断面形状を設けてよい。
下部電極の厚さは、薄いほど、隣り合う下部電極間で生じる寄生容量を小さくでき、配線抵抗も小さくできるため、１０００μｍ以下が好ましく、５００μｍ以下がより好ましく、１００μｍ以下が特に好ましい。
また、下部電極１０８は、エレメント及び上部電極引き出し配線の周囲以外は溝１１１が形成されることにより除去されており、図２（ａ）の梁１１３の下の部分の下部電極も除去されている。また、図２（ｂ）に示されるように、エレメントや配線の周囲以外の溝１１１は、メンブレン１０５及び支持部１００も貫通している。
次に、図３を用いて接続基板１０２について詳細に説明する。接続基板には貫通孔１１７が設けられており、貫通孔１１７中に下部引き出し配線１０９が設けられ、下部電極パッド１１５に繋がっている。ただし、前述したように本発明において接続基板には下部電極と回路基板を電気的に接続する為の配線が形成されていれば、貫通孔が配線で埋まっていてもよく、空間としての貫通孔が存在していなくてもよい。また、接続基板と回路基板との接合強度を増すため、接続基板と回路基板の接合面の一部を接着剤１２０で補強してもよい。
また、本発明の接続基板は絶縁性の材料から形成されるが、好ましくは、比誘電率３．８以上１０以下、ヤング率５ＧＰａ以上、熱膨張率は素子基板の熱膨張率の３倍以下であるとよい。比誘電率が３．８以上１０以下であることにより、好ましい絶縁性が確保でき、ヤング率が５ＧＰａ以上であることにより、剛性が上がりより機械強度が向上する。また、熱膨張率は素子基板の熱膨張率の３倍以下であれば、作製工程中もしくは使用中の熱による機械電気変換装置の反りを低減させることができる。具体的には、素子基板をシリコン（熱膨張率：２．５５〜４．３３ｐｐｍ／Ｋ）で作製した場合、接続基板は硼珪酸ガラス（熱膨張率：３．２〜５．２ｐｐｍ／Ｋ）を用いるのが好ましい。接続基板の具体的な例としてガラスや柔軟性のないプリント基板を用いるとよい。プリント基板のうち柔軟性のない絶縁体基材を用いたものとして、紙フェノール基板、紙エポシキ基板、ガラスコンポジット基板、ガラスエポキシ基板、テフロン（登録商標）のようなフッ素樹脂基板、アルミナ基板、コンポジット基板があげられる。
前記接続基板の厚さは、十分な機械強度を得るためには厚いほうが好ましいが、厚すぎると貫通孔を形成する際に孔径が大きくなる可能性がある。そのため５０μｍ以上１０００μｍ以下が好ましく、８０μｍ以上５００μｍ以下がより好ましく、１００μｍ以上２００μｍ以下の範囲が特に好ましい。
また、本発明の貫通孔とは、素子基板との接合面から回路基板側の面に貫通する孔である。貫通孔の形状（上面図での形状）は、特に限定されず、多角形、円、半円、楕円であってもよい。
貫通孔の位置は特に限定されないが、エレメントの配置と同様に二次元状に等間隔に配置されていると機械電気変換装置を二次元アレイ振動子として適用できるため好ましい。また、素子基板と接続基板との接合面において、貫通孔は２つ以上の下部電極と重ならないように接続基板に形成されていることが好ましい。つまり、貫通孔１つに対し、下部電極１つが形成されていることにより、下部電極引き出し配線を形成しやすく、隣の下部電極からの信号が混線しない構成としやすい。また、機械強度を高めることができる。
さらに貫通孔は素子基板との接合面から回路基板側に向かって広がっていると、蒸着により貫通孔の側面に配線を形成しやすいため、好ましい。
さらに機械強度の観点から、接続基板と素子基板との接合面において、貫通孔は素子基板に形成された溝と水平方向にずれていることが特に好ましい。溝が接続基板によって塞がれていることにより機械強度の弱い溝部を接続基板で支持することができ、素子基板をより割れ難くすることができる。
貫通孔の孔径は小さいほど機械強度は上がるため好ましい。ただし貫通孔の加工のしやすさとエレメントの幅を考慮した孔径であると好ましい。具体的には１０μｍ以上２０００μｍ以下が好ましく、より好ましくは１０μｍ以上１０００μｍ以下、特に好ましくは１０μｍ以上５００μｍ以下の範囲である。
貫通孔の間隔（１つの貫通孔と隣の貫通孔とのピッチ）はエレメントの幅を考慮して適宜選択するとよい。一般的なエレメントの幅が５０μｍ以上３０００μｍ以下であることから、貫通孔の間隔も５０μｍ以上３０００μｍ以下が好ましく、より好ましくは１０μｍ以上５００μｍ以下、特に好ましくは５０μｍ以上１００μｍ以下の範囲である。
また、下部電極と接続基板とは融接、圧接、陽極接合、直接接合、拡散接合等の方法で接着剤を介さずに接合されていることが好ましい。下部電極と接続基板との接合に接着剤を用いた場合、下部電極を分離する溝に接着剤が入り込む恐れがある。一般的な接着剤は空気に比べて比誘電率が高い。そのため、溝が空気で充填されている場合に比べ、溝に接着剤が入り込んだ場合は下部電極で寄生容量が増加する恐れがある。また、下部電極の断面積は、およそ１×１０−８ｍ２から１×１０−６ｍ２の範囲であり非常に小さい。そのため、下部電極と接続基板との間のみ接着剤を塗布、もしくは成膜することは難しい。
本発明の配線とは、前記下部電極から前記回路基板を導線で結ぶ線からなるものであり、図１においては、下部電極引き出し配線１０９と下部電極パッド１１５に相当する。配線の材料としては、Ａｌ、Ｃｒ、Ｔｉ、Ａｕ、Ｐｔ、Ｃｕ、Ａｇ、Ｆｅ、Ｎｉ、Ｃｏ、Ｗなどの金属のうち少なくとも１種、もしくはいずれかの合金を選んで用いることができる。配線の剥がれ、接続基板の破損を防止するため、接続基板の熱膨張率と配線の熱膨張率との差が小さくなるように配線を選ぶことが好ましい。また、配線の一部が貫通孔の側面に形成されている構成は、配線の形成が容易であるため好ましい。さらに配線と下部電極とは同一軸上に形成されていない構成とすると、作製工程中の熱プロセスにより配線が体積変化を起こしたとしても、下部電極と接続基板を引き裂く力が働かず配線が断線しにくい。
接続基板と回路基板とは、接続基板に形成された電極パッドと回路基板に形成された電極パッドとがバンプを介して結合され、下部電極からの電気信号を前記接続基板の貫通孔内に形成された配線を経由して、回路基板に伝達する。バンプの材料としては、Ｚｎ、Ａｕ、Ａｇ、Ｃｕ、Ｓｎ、Ｐｂなどの金属のうち少なくとも一種を選んで用いることができる。また、接合強度を高めるため、補助的に接着剤も併せて用いても良い。なお、接着剤は接続基板の周辺領域に塗布、もしくは成膜されていても良い。
以下、本発明が適用できる機械電気変換素子と、機械電気変換素子に回路基板を接続した機械電気変換装置及びその製造方法の例を図面を参照して詳細に説明する。
（実施形態１）
実施形態１は、メンブレンをＳＯＩ基板の接合により作製するバルクマイクロマシニングを利用したＣＭＵＴとその製造方法について説明する。ＳＯＩ基板とは、シリコン基板（以下、「支持基板層」という）と表面シリコン層（以下、デバイス層という）との間に酸化膜層（以下、埋め込み酸化膜層という）が挿入された基板である。本実施形態では接続基板としてパイレックス（登録商標）を用いる。まず、図５を用いて本実施形態のプロセスフローを説明する。図５のプロセスフローは説明のため２つのエレメントの断面図を示しているが、他のエレメントも同様に作製される。また、図４は上面図であり、図５は図４の断面図である。
はじめにＳｉ基板を用意する。Ｓｉ基板は後に下部電極となるため、抵抗率の低いものが好ましい。本実施形態では比抵抗０．０２Ω・ｃｍ未満のＳｉ基板２０８を用いる。Ｓｉ基板２０８に酸化膜２２１を形成する。次に、フォトリソグラフィーによりキャビティパターンのためのレジストパターンを形成する。さらに、酸化膜をバッファードフッ酸（ＢＨＦ）によりレジストパターンをマスクとしてエッチングし、キャビティとなる凹部を形成する。Ｓｉ基板２０８は厚さは１００μｍ以上６２５μｍ以下のものを用いるとよい。酸化膜２２１の厚さはキャビティが形成される部分であるため２μｍ以下が好ましい。図４（Ａ）はキャビティパターン形成後の上面図、図５（Ａ）は図４（Ａ）のＡ−Ａ’断面図である。
次に、キャビティ底面の絶縁を図るため、再びＳｉ基板を熱酸化する。これにより酸化膜２２２を例えば厚さ１５００Å形成する。図４（Ｂ）は熱酸化膜２２２形成後の上面図、図５（Ｂ）は図４（Ｂ）のＢ−Ｂ’断面図である。本実施形態では、酸化膜２２１と酸化膜２２２とで支持部２００を形成する。
次に、図５（Ｂ）の基板にＳＯＩ基板２２３を接合する。図４（Ｃ）はＳＯＩ基板接合後の上面図、図５（Ｃ）は図４（Ｃ）のＣ−Ｃ’断面図である。接合工程は次の通りである。まず始めに、Ｓｉ基板２０８とＳＯＩ基板２２３の接合表面であるデバイス層をプラズマ処理する。プラズマの種類は、Ｎ２、Ｏ２、Ａｒのいずれかを選択する。次に、Ｓｉ基板２０８とＳＯＩ基板２２３とをオリフラ又はノッチを突き合わせて、位置合わせする。最後に、真空チャンバー内で、例えば、温度３００℃、荷重５００Ｎの条件で接合する。この工程でキャビティ２０６が形成される。
次に、Ｓｉ基板２０８をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の方法でより薄くする。図４（Ｄ）はＳｉ基板２０８を薄膜化した後の上面図、図５（Ｄ）は図４（Ｄ）のＤ−Ｄ’断面図である。Ｓｉ基板２０８は最終的に下部電極となるため、Ｓｉ基板２０８を薄膜化し貫通配線の抵抗を小さくする。
次に、図５（Ｄ）で作製したＳｉ基板２０８と接続基板となるパイレックス（登録商標）基板２０２とを陽極接合により接合する。図５（Ｅ）はパイレックス（登録商標）基板２０２を接合した後の断面図である。パイレックス（登録商標）基板２０２にはサンドブラスト等によって予め貫通孔２１７を形成しておく。この際、貫通孔の中心軸とエレメントの中心軸とが一致するように位置あわせする。周知のアライメント装置（例えばＥＶＧ社製のＥＶＧ６２０）を用いれば、少なくとも±５μμｍの精度で位置合わせが可能である。
次に、パイレックス（登録商標）基板２０２に下部引き出し配線２０９および下部電極パッド２１５を形成する。図４（Ｆ）は配線成膜後の上面図、図５（Ｆ）は図４（Ｆ）のＦ−Ｆ’断面図である。下部引き出し配線２０９および下部電極パッド２１５のパターンが形成された金属マスクをパイレックス（登録商標）基板２０２の前面に設置し、下部引き出し配線２０９および下部電極パッド２１５を蒸着により成膜する。本実施形態では、貫通孔２１７の角部が断線しないように貫通孔の中心軸に対して４５度の角度からＴｉ／Ｃｕ／Ａｕを蒸着する。これにより、パイレックス（登録商標）基板２０２に引き出し配線２０９および下部電極パッド１１５を形成することができる。
次に、ＳＯＩ基板２２３の支持基板層、埋め込み酸化膜層をエッチングにより除去する。例えば、ＳＯＩ基板２２３の支持基板層はＤｅｅｐ−ＲＩＥ、埋め込み酸化膜層はＢＨＦによりそれぞれエッチング除去される。これにより、メンブレン２０５を形成する。図４（Ｇ）はＳＯＩ基板２２３の支持基板層、埋め込み酸化膜層をエッチング後の上面図、図５（Ｇ）は図４（Ｇ）のＧ−Ｇ断面図である。
次に、上部電極引き出し配線の形成部２３４を形成する。図５（Ｇ）で作製したメンブレンの面にフォトリソグラフィーにより上部電極引き出し配線の形成部２２４のレジストパターンを形成する。このレジストをマスクとして、メンブレン２０５はＣＦ４ガスやＳＦ６ガスを用いたドライエッチングによりエッチングされる。同様に、レジストをマスクとして、支持部２００はＣＦ４ガスやＣＨＦ３ガスを用いたドライエッチングによりエッチングされる。図４（Ｈ）は上部電極引き出し配線の形成部２２４形成後の上面図、図５（Ｈ）は図４（Ｈ）のＨ−Ｈ’断面図である。
次に、上部電極２０７を形成する。図５（Ｈ）で作製した基板のレジストを除去した後、例えばＡｌを蒸着する。Ａｌが蒸着された面にフォトリソグラフィーにより上部電極のレジストパターンを形成する。最後に、このレジストパターンをマスクとしてＡｌをウエットエッチングすることより上部電極２０７を形成する。図４（Ｉ）は上部電極形成後の上面図、図５（Ｉ）は図４（Ｉ）のＩ−Ｉ’断面図である。
次に、図５（Ｉ）で形成したレジストを除去した後、下部電極をエレメント毎に分離するためのレジスト２２９をフォトリソグラフィーにより形成する。図４（Ｊ）はレジスト２２９のパターン形成後の上面図、図５（Ｊ）は図４（Ｊ）のＪ−Ｊ’断面図である。
次に、Ｓｉ基板２０８に溝２１１を形成する。図４（Ｋ）は溝２１１形成後の上面図、図５（Ｋ）は図４（Ｋ）のＫ−Ｋ’断面図である。図５（Ｊ）で形成したレジスト２２９をエッチングマスクとして、Ｓｉ基板２０８のドライエッチングを行う。ドライエッチングは、例えばＳＦ６ガスやＸｅＦ２を用いた等方性ドライエッチングを用いる。梁２１３の下側にＳｉのエッチング残りが生じるとエレメント間の絶縁が得られない。そのため、溝（レジスト２２９に覆われていない部分）からエッチングガスを導入し、梁２１３の下側のＳｉ基板をエッチングする。つまり下部電極は、図５（Ｋ）に示す梁２１３の下の部分も溝により除去される。溝の形成後、エッチングマスクに用いたレジストをアセトン、イソプロピルアルコール（ＩＰＡ）等で洗浄して除去する。
最後に、パイレックス（登録商標）基板２０２と回路基板２０１とを接合する。図４（Ｌ）は回路基板接合後の上面図、図５（Ｌ）は図４（Ｌ）のＬ−Ｌ’断面図である。接合には、例えば鉛フリーのはんだを用い、リフローによりはんだ付けをする。回路基板２０２の電極パッド２１６にはんだ粉とフラックスを混練したソルダーペーストを印刷する。回路基板２０１の電極パッド２１６と下部電極パッド２１５とを位置合わせし、はんだ２１０によって各基板を接合する。これにより超音波の送受信の信号処理が可能となる。
上記方法で作製したＣＭＵＴの構造を図６に示す。図６（ａ）は図６（ｂ）のＡ−Ａ’断面図であり、図６（ｂ）は本実施形態で作製したＣＭＵＴの上面図である。下部電極２０８と貫通孔２１７は１対１で配置されている。また、下部電極であるＳｉ基板と接続基板であるパイレックス（登録商標）基板との接合面において、下部電極を分離する溝とパイレックス（登録商標）基板の貫通孔とは水平方向にずれている。つまり、溝は全てパイレックス（登録商標）基板によって塞がれる構成となっている。
本実施形態のように溝で下部電極が分離されたＣＭＵＴを配線が形成された接続基板に接合することにより、接続基板が補強材として機能し、ＣＭＵＴの機械的強度を向上させることができる。また、接続基板を接合した後に溝を形成するため、製造時に素子基板が壊れ難い。
（実施形態２）
実施形態２では、実施形態１で説明したＣＭＵＴについて実施形態１と別の作製方法について説明する。図７を用いて本実施形態のプロセスフローを説明する。図７のプロセスフローは説明のため２つのエレメントの断面図を示しているが、他のエレメントも同様に作製される。
実施形態２のプロセスフローのうち、図７（Ａ）〜図７（Ｄ）の工程は、実施形態１のプロセスフローの図５（Ａ）〜図５（Ｄ）の工程と同様であるため説明を省略する。
次に、溝を形成する。図７（Ｅ）は溝形成後の断面図である。図７（Ｄ）で薄膜化したＳｉ基板３０８にフォトリソグラフィーによりレジストパターン３２４を形成する。次に、レジスト３２４をエッチングマスクとし、Ｄｅｅｐ−ＲＩＥを用いて溝３１１を形成する。ここで、Ｓｉ基板３０８の基板を貫通しない程度にエッチングする。次工程で、Ｓｉ基板３０８とパイレックス（登録商標）基板３０２とを陽極接合させるためには、各素子の先端に電圧が印加される必要がある。そのため、下部電極を貫通しない程度に溝を形成する。本発明において、貫通しない程度に溝を形成するとは、下部電極の５０％以上９０％以下の範囲まで溝を形成することを示す。
以降、パイレックス（登録商標）基板を接合する工程から、エレメント毎に下部電極を分離するためメンブレン側からフォトリソグラフィーを行う工程は、実施形態１のプロセスフローと同様である。つまり、図７（Ｆ）〜図７（Ｋ）は実施形態１の図５（Ｅ）〜図５（Ｊ）と同様であるため説明を省略する。
次に、エレメント同士の絶縁を図るため、図７（Ｅ）の工程で溝を貫通させずわずかに残したＳｉ基板をエッチングする。図７（Ｌ）は溝形成後の断面図である。実施形態１と同様の方法で、図７（Ｋ）で形成したレジスト３２９をエッチングマスクとして、Ｓｉ基板のドライエッチングを行う。ドライエッチングは、例えばＳＦ６ガスやＸｅＦ２ガスを用いた等方性ドライエッチングを用いる。梁３１３の下側にＳｉのエッチング残りが生じると素子間の絶縁が得られない。そのため、溝（レジスト３２９によって覆われていない部分）からエッチングガスを導入し、梁３１３の下側のＳｉ基板をエッチングする。溝の形成後、エッチングマスクに用いたレジスト３２９は、アセトン、ＩＰＡ等で洗浄して除去する。
最後に、パイレックス（登録商標）基板３０２と回路基板３０１とを接合する。図７（Ｍ）は回路基板接合後の断面図である。接合には、例えば鉛フリーのはんだを用い、リフローによりはんだ付けをする。回路基板３０１の電極パッド３１６にソルダーペーストを印刷する。回路基板３０１の電極パッド３１５と下部電極パッド３１５とを位置合わせし、はんだ３１０により各基板を接合する。これにより超音波の送受信の信号処理が可能となる。
実施形態１では、プロセスの後半でＳｉ基板に溝を形成する。溝は等方性ドライエッチングにより形成されるため、溝の深さと同じ長さ分だけ水平方向にもＳｉ基板がエッチングされる。その結果、下部電極の断面積が小さくなり、結果的にエレメントが小さくなるのでキャビティの数は制限される。これを防ぐため、実施形態２では、プロセスの前半でＳｉ基板を貫通しないようわずかに残して溝を形成する。このとき、Ｄｅｅｐ−ＲＩＥを用いることにより垂直性の高い溝を形成することができる。最終工程で残りのＳｉ基板を等方性ドライエッチングにより除去し、エレメント間の電気的絶縁を図る。これにより、等方性ドライエッチングする量が実施形態１の作製方法に比べて少なくなり、下部電極の有効面積を最大にすることができる。また、接続基板を接合する前には下部電極は貫通していないので陽極接合によって下部電極と接続基板とを接合することもできる。つまり、接続基板を接合する前の段階では下部電極全体が導通しており、下部電極と接続基板に電圧を印加して接合することができる。
（実施形態３）
実施形態３は、メンブレンをサーフェスマイクロマシニングにより作製するＣＭＵＴ及びその作製方法について説明する。まず図８を用いて本実施形態のプロセスフローを説明する。図８のプロセスフローは説明のため２つのエレメントの断面図を示しているが、他のエレメントも同様に作製される。
はじめにＳｉ基板４０８を用意する。Ｓｉ基板は後に下部電極となるため、抵抗率の低いものが好ましい。本実施形態では比抵抗０．０２Ω・ｃｍ未満のＳｉ基板を用いる。次に、例えばＰｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ−ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＰＥＣＶＤ）によりＳｉ基板４０８にシリコン窒化膜４２５を形成する。次に成膜する犠牲層をエッチングする際に、下部電極であるＳｉ基板がエッチングされないようにするためである。図８（Ａ）はシリコン窒化膜成膜後の断面図である。
次に、犠牲層を形成する。本実施形態では、まず、ＰＥＣＶＤによりアモルファスシリコンを成膜する。フォトリソグラフィーにより犠牲層パターンを形成する。さらに、アモルファスシリコンをｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ（ＲＩＥ）によりエッチングして、犠牲層パターン４３０を形成する。アモルファスシリコンの厚さは例えば０．１μｍである。図８（Ｂ）は犠牲層パターン４３０形成後の断面図である。
次に、１番目のメンブレンおよび上部電極引き出し配線を形成する。図８（Ｃ）は上部電極引き出し配線形成後の断面図である。ＰＥＣＶＤにより例えば厚さ０．６μｍのシリコン窒化膜４２６を成膜する。次に、フォトリソグラフィーおよびＲＩＥにより、上部電極引き出し配線の形成部４３４をパターニングする。
次に、上部電極を形成する。例えば、Ａｌを厚さ１２０ｎｍ成膜した後、Ｃｒを３０ｎｍ成膜する。次に、フォトリソグラフィーにより上部電極のレジストパターンを形成する。最後に、このレジストパターンをマスクとしてＡｌおよびＣｒをウエットエッチングすることより上部電極４０７を形成する。図８（Ｄ）は上部電極を形成した後の断面図である。
次に、２番目のメンブレンを形成する。例えば、ＰＥＣＶＤにより厚さ０．６μｍのシリコン窒化膜４２７を成膜する。２番目のメンブレン４２７は、犠牲層エッチングの際に上部電極をエッチングから守るために成膜する。図８（Ｅ）は２番目のメンブレンを形成した後の断面図である。
次に、キャビティを形成する。ＲＩＥにより２番目のメンブレンをエッチングし、犠牲層エッチング用のエッチングホールを形成する（図９で示す４４０がエッチングホール）。エッチングホールと犠牲層パターン４３０とはつながっている。基板をＴｅｔｒａｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ（ＴＭＡＨ）に浸漬し、エッチングホールよりＴＭＡＨが犠牲層であるアモルファスシリコンをエッチングする。これにより、キャビティ４０６が形成される。図８（Ｆ）犠牲層エッチング後の断面図である。
次に、エッチングホールを封止する。ＰＥＣＶＤにより例えば厚さ０．４５μｍのシリコン窒化膜４２８を成膜する。図８（Ｇ）はエッチングホールを封止した後の断面図である。
次に、溝を形成する。図８（Ｈ）は溝形成後の断面図である。Ｓｉ基板４０８にフォトリソグラフィーによりレジストパターン４２４を形成する。次に、レジスト４２４をエッチングマスクとし、Ｄｅｅｐ−ＲＩＥを用いて溝４１１を形成する。ここで、溝４１１はＳｉ基板４０８貫通しない程度（Ｓｉ基板の５０％以上９０％以下）までエッチングして形成する。次工程で、Ｓｉ基板４０８とパイレックス（登録商標）基板とを陽極接合させるためには、各エレメントの先端に電圧を印加する必要がある。そのため、溝４１１はシリコン窒化膜４２５まで完全にエッチングしない。
次に、接続基板を接合する。図８（Ｉ）は接続基板となるパイレックス（登録商標）基板を接合した後の断面図である。シリコン基板４０８とパイレックス（登録商標）基板４０２とを陽極接合により接合する。パイレックス（登録商標）基板４０２は例えばサンドブラストを用いて予め貫通孔４１７を形成しておく。貫通配線との電気的接続を得るため、貫通孔の中心軸とエレメントの中心軸とが一致するように位置あわせする。周知のアライメント装置（ＥＶＧ社製のＥＶＧ６２０等）を用いれば、少なくとも±５μｍの精度で位置合わせが可能である。
次に、パイレックス（登録商標）基板に下部電極引き出し配線および下部電極パッドを形成する。図８（Ｊ）は下部電極引き出し配線および下部電極パッド成膜後の断面図である。下部電極引き出し配線４０９および下部電極パッド４１５は例えばＴｉ／Ｃｕ／Ａｕを蒸着により成膜する。実施形態１と同様に、貫通孔４１７の角部が断線しないように貫通孔４１７の中心軸に対して４５度の角度からＴｉ／Ｃｕ／Ａｕを蒸着する。また、下部電極引き出し配線および下部電極パッドのパターンが形成された金属マスクをパイレックス（登録商標）基板４０２の前面に設置して蒸着する。これにより、パイレックス（登録商標）基板に引き出し配線４０９および下部電極パッド４１５を形成することができる。
次に、下部電極を分離するためのレジストパターン４２９を形成する。図８（Ｋ）はレジストパターン形成後の断面図である。
次に、実施形態２と同様に、エレメントの絶縁を図るため、図８（Ｈ）の工程で溝にわずかに残したＳｉ基板４０８をエッチングする。図８（Ｌ）は溝形成後の断面図である。図８（Ｋ）で形成したレジスト４２９をエッチングマスクとして、Ｓｉ基板４０８のドライエッチングを行う。ドライエッチングは、例えばＳＦ６ガスを用いた等方性ドライエッチングを用いる。梁４１３の下側にＳｉのエッチング残りが生じるとエレメント間の絶縁が得られない。そのため、溝（レジスト４２９によって覆われていない部分）からエッチングガスを導入し、梁４１３の下側のＳｉ基板をエッチングする。つまり、下部電極は、図９（ｂ）に示す梁４１３の下の部分も溝により除去されている。溝の形成後、エッチングマスクに用いたレジストをアセトン、ＩＰＡで洗浄して除去する。
最後に、パイレックス（登録商標）基板４０２と回路基板４０１とを接合する。図８（Ｍ）は回路基板接合後の断面図である。接合には、例えば鉛フリーのはんだを用い、リフローによりはんだ付けをする。パイレックス（登録商標）基板４０２の下部電極パッド４１５にソルダーペーストを印刷する。回路基板４０１の電極パッド４１６とパイレックス（登録商標）基板に形成された下部電極パッド４１５とを位置合わせし、はんだ４１０により各基板を接合する。これにより超音波の送受信の信号処理が可能となる。
上記方法で作製したＣＭＵＴの構造を図９、図１０に示し、各部の寸法について説明する。図９（ａ）は上面図であり、図９（ｂ）は図９（ａ）の一部を拡大した模式図である。図１０（ａ）は図９（ｂ）のＡ−Ａ’の断面図であり、図１０（ｂ）は図９（ｄ）のＢ−Ｂ’の断面図である。
本実施形態のように溝で下部電極が分離されたＣＭＵＴを配線が形成された接続基板に接合することにより、接続基板が補強材として機能し、ＣＭＵＴの機械的強度を向上させることができる。
（実施形態４）
実施形態４では、ＳＯＩ基板を接合した状態で、接続基板を下部電極に接合する工程の前に、下部電極が貫通するまで溝を形成して下部電極を分離する方法について説明する。また、接続基板としてプリント基板を用いる。図１１はＣＭＵＴの作製方法を説明する工程図である。
図１１を用いて本実施形態のプロセスフローを説明する。図１１のプロセスフローは説明のため２つのエレメントの断面図を示しているが、他のエレメントも同様に作製される。
実施形態４のプロセスフローのうち、図１１（Ａ）〜図１１（Ｄ）の工程は、実施形態１のプロセスフローの図５（Ａ）〜図５（Ｄ）の工程と同様であるため説明を省略する。
次に、溝を形成する。図１１（Ｅ）は溝形成後の断面図である。図３（Ｄ）で薄膜化したＳｉ基板５０８にフォトリソグラフィーによりレジストパターンを形成する。次に、レジストをエッチングマスクとし、Ｄｅｅｐ−ＲＩＥを用いて溝５１１を形成する。次に、下部電極パッド５１５を形成する。電極パッド５１５は例えばＴｉ／Ｃｕ／Ａｕを蒸着することにより形成される。溝５１１には蒸着されないように、格子形状の金属マスクをＳｉ基板５０８の前面に設置して蒸着する。
次に、プリント基板を接合する。図１１（Ｆ）はプリント基板の断面図である。プリント基板５０２は、貫通孔５１７を有している。Ｓｉ基板５０８とプリント基板５０２は、はんだ５１０より接着固定されている。さらに、はんだ５１０は貫通孔５１７の側面を経由してプリント基板５０２の裏面まで形成する。これにより、以降の作製工程で回路基板と電気的接続を得ることができる。つまり、本実施形態においては、下部電極パッド５１５とはんだ５１０が配線として機能する。なお、はんだによる接合は、Ｓｉ基板５０８に荷重をかけることによりプリント基板５０２と仮接合し、リフローを用いて完了する。
次に、ＳＯＩ基板５２３の支持基板層、埋め込み酸化膜層をエッチングにより除去する。ＳＯＩ基板５２３の支持基板層は研磨により薄膜化する。次に、ＫＯＨを用いて残りのＳｉ基板をエッチング除去する。または、ＴＭＡＨを用いて残りのＳｉ基板をエッチング除去しても良い。この際、はんだ５１０およびプリント基板５０２をＫＯＨエッチングから保護するため、支持基板層のみＫＯＨエッチング液に接触するように設計されているテフロン（登録商標）製の治具を用いるとよい（図示しない）。同様に、埋め込み酸化膜層を例えばＢＨＦによりエッチング除去する。これにより、メンブレン５０５を形成する。図１１（Ｇ）はＳＯＩ基板５２３の支持基板層、埋め込み酸化膜層をエッチングした後の断面図である。
次に、上部電極引き出し電極５１５を形成する。図１１（Ｇ）で作製したメンブレン５０５にフォトリソグラフィーにより上部電極引き出し電極のレジストパターンを形成する。このレジストをマスクとして、メンブレン５０５は例えばＣＦ４ガスやＳＦ６ガスを用いたドライエッチングによりエッチングされる。同様に、レジストをマスクとして、酸化膜５２１はＣＦ４ガスやＣＨＦ３ガスを用いたドライエッチングによりエッチングされる。図１１（Ｈ）は上部電極引き出し電極形成後の断面図である。
次に、上部電極を形成する。図１１（Ｈ）で形成したレジストを除去した後、例えばＡｌを蒸着する。Ａｌが蒸着された面にフォトリソグラフィーにより上部電極のレジストパターンを形成する。最後に、このレジストパターンをマスクとしてＡｌをウエットエッチングすることより上部電極５０７を形成する。図１１（Ｉ）は上部電極形成後の断面図である。
次に、図１１（Ｉ）で形成したレジストを除去した後、下部電極をエレメント毎に分離するためのレジストパターンをフォトリソグラフィーにより形成する。図１１（Ｊ）はレジスト５２９形成後の断面図である。
次に、レジスト５２９をエッチングマスクとしてメンブレン５０５、酸化膜５２１をエッチングする。図１１（Ｋ）はエレメント形成後の断面図である。この断面図は梁５１３が存在する部分の断面図であるため、エッチングされた部分が図示されないが、上部電極引き出し配線の周囲、梁５１３及びエレメント以外のメンブレン、酸化膜はエッチングされる。エッチングは、例えばＣＦ４ガス、ＳＦ６ガスやＣＨＦ３を用いたドライエッチングによりエッチングされる。エッチング後、エッチングマスクに用いたレジストをアセトン、イソプロピルアルコール（ＩＰＡ）で洗浄して除去する。
最後に、プリント基板５０２と回路基板５０１とを接合する。図１１（Ｌ）は回路基板接合後の断面図である。接合には、はんだ５１０を用いる。回路基板５０１の電極パッド５１５にソルダーペーストを印刷する。回路基板５０１の電極パッド５１５とプリント基板５０２のはんだ５１０とを位置合わせし、はんだのリフローにより各基板を接合する。これにより超音波の送受信の信号処理が可能となる。
この実施形態のように、接続基板を下部電極に接合する工程の前に、下部電極が貫通するまで溝を形成する方法は、一方向からのエッチングで溝を形成できるため、垂直性の高い溝が加工しやすい。加えて、溝を加工してもＳＯＩ基板の支持基板層及び埋め込み酸化膜層が素子基板を支持するので、接続基板を接合する際の負荷もかかりにくい。
（実施形態５）
実施形態５では、接続基板としてガラス貫通配線基板を用いる。図１３はＣＭＵＴの作製方法を説明する工程図である。
図１３を用いて本実施形態のプロセスフローを説明する。図１３のプロセスフローは説明のため２つのエレメントの断面図を示しているが、他のエレメントも同様に作製される。実施形態５のプロセスフローのうち、図１３（Ａ）〜図１３（Ｄ）の工程は、実施形態１のプロセスフローの図５（Ａ）〜図５（Ｄ）の工程と同様であるため説明を省略する。
次に、溝を形成する。図１３（Ｅ）は溝形成後の断面図である。図３（Ｄ）で薄膜化したＳｉ基板６０１にフォトリソグラフィーによりレジストパターンを形成する。次に、レジストをエッチングマスクとし、Ｄｅｅｐ−ＲＩＥを用いて溝６０２を形成する。次に、下部電極パッド６０３を形成する。電極パッド６０３は例えばＴｉ／Ａｕを蒸着することにより形成される。溝６０２には蒸着されないように、格子形状の金属マスクをＳｉ基板６０１の前面に設置して蒸着する。
次に、ガラス貫通配線基板を接合する。図１３（Ｆ）はＳｉ基板６０１とガラス貫通配線基板とが接合された状態の断面図である。ガラス貫通配線基板６０４は、硼珪酸ガラスにタングステン、もしくはＦｅ、Ｎｉ、Ｃｏの合金である貫通配線６０５を有した基板である。また、ガラス貫通配線基板にはＳｉ基板のＴｉ／Ａｕのパターンに対応してＴｉ／Ａｕを形成する（図示しない）。Ｓｉ基板６０１とガラス貫通配線基板６０４は、Ａｕ−Ａｕ接合で固定する。このとき、貫通配線６０５は、下部電極の下方向の領域６０９に配置しないようにする。また、ガラス貫通配線基板６０４の裏面にＴｉ／Ｎｉ／Ａｕで構成されたアンダーバンプメタル６０６を形成する。これより以降の作製工程で、ガラス貫通配線基板６０４と回路基板６０８とははんだで接合する。これにより、素子基板と回路基板とは電気的接続を得ることができる。つまり、本実施形態においては、下部電極パッド６０３とはんだ６０７が配線として機能する。
実施形態５のプロセスフローのうち、図１３（Ｇ）〜図１３（Ｌ）の工程は、実施形態４のプロセスフローの図１１（Ｇ）〜図１１（Ｌ）の工程と同様であるため説明を省略する。
この実施形態のように、接続基板を下部電極に接合する工程の前に、下部電極が貫通するまで溝を形成する方法は、一方向からのエッチングで溝を形成できるため、垂直性の高い溝が加工しやすい。加えて、溝を加工してもＳＯＩ基板の支持基板層及び埋め込み酸化膜層が素子基板を支持するので、接続基板を接合する際の負荷もかかりにくい。
また、素子基板と接続基板の熱膨張率が近いため（シリコン：２．５５〜４．３３ｐｍ／Ｋ、硼珪酸ガラス：３．２〜５．２ｐｐｍ／Ｋ）、熱膨張率の差で基板間に生じる応力は小さい。そのため、素子基板の反りにより、メンブレンに応力が働き超音波の受信感度にばらつきを生じさせることを防ぐことができる。
また、作製工程中の熱プロセスにより貫通配線が体積変化を起こしたとしても、貫通孔内に設けられた配線と下部電極とは同一軸上に形成されていないため、下部電極と接続基板を引き裂く力は働かず配線が断線しにくい。
また、素子基板と接続基板との接合に、Ａｕ−Ａｕ接合を用いることにより、耐環境性を高めることができる。
１００、２００、３００ 支持部
１０１、２０１、３０１、４０１、５０１、６０８ 回路基板
１０２ 接続基板
１０３、２０３、４０３ 素子基板
１０４、２０４、４０４ エレメント
１０５、２０５、３０５、４０５、５０５ メンブレン
１０６、２０６、３０６、４０６、５０６ キャビティ
１０７、２０７、３０７、４０７、５０７ 上部電極
１０８ 下部電極
１０９、２０９、３０９、４０９ 下部電極引き出し配線
１１０ バンプ
１１１、２１１、３１１、４１１、５１１、６０２ 溝
１１２、２１２、４１２ 上部電極配線
１１３、２１３、３１３、４１３、５１３ 梁
２３４、３３４、４３４ 上部電極引き出し配線の形成部
１１４、２１４、３１４、４１４、５１４ 上部電極引き出し配線
１１５、２１５、３１５、４１５、５１５、６０３ 下部電極パッド
１１６、２１６、３１６、４１６、５１６ 電極パッド
１２０ 接着剤
１２３、２２３、５２３ ＳＯＩ基板
１１７、２１７、３１７、４１７、５１７ 貫通孔

Claims (15)

  1. 第１の電極と、前記第１の電極との間に間隙を挟んで設けられた第２の電極と、前記第２の電極を支持する支持部と、を夫々備えた複数の素子と、
    前記第１の電極に接合された絶縁性の接続基板と、
    を有し、
    前記第１の電極は溝により前記素子毎に分離されており、
    前記支持部は、前記第１の電極上及び前記溝上に設けられており、
    前記接続基板には、前記第１の電極の各々から前記第１の電極側とは反対側の面へ延びる配線が形成されていることを特徴とする機械電気変換素子。
  2. 前記接続基板には、前記配線を形成するための貫通孔が形成されていることを特徴とする請求項１に記載の機械電気変換素子。
  3. 前記貫通孔１つに対し、前記第１の電極が１つ形成されていることを特徴とする請求項２に記載の機械電気変換素子。
  4. 前記配線と前記第１の電極とは同一軸上に形成されていないことを特徴とする請求項１乃至３のいずれかに記載の機械電気変換素子。
  5. 前記第１の電極と前記接続基板との接合面において、前記溝は前記接続基板によって塞がれていることを特徴とする請求項１乃至４のいずれかに記載の機械電気変換素子。
  6. 前記貫通孔は前記第１の電極との接合面から前記第１の電極とは反対側の面に向かって広がっていることを特徴とする請求項２乃至５のいずれかに記載の機械電気変換素子。
  7. 前記接続基板は比誘電率３．８以上１０以下、ヤング率５ＧＰａ以上、熱膨張率は素子基板の熱膨張率の３倍以下であることを特徴とする請求項１乃至６のいずれかに記載の機械電気変換素子。
  8. 前記第１の電極は、半導体で形成されていることを特徴とする請求項１乃至７のいずれかに記載の機械電気変換素子。
  9. 前記第１の電極と前記接続基板とは、融接、圧接、陽極接合、直接接合、拡散接合のいずれかの方法で接合されていることを特徴とする請求項１乃至８のいずれかに記載の機械電気変換素子。
  10. 前記素子は、前記支持部により支持されたメンブレンをさらに有し、前記第２の電極は前記メンブレン上に設けられていることを特徴とする請求項１乃至９のいずれか１項に記載の機械電気変換素子。
  11. 前記接続基板は５０μｍ以上１０００μｍ以下であることを特徴とする請求項１乃至１０のいずれか１項に記載の機械電気変換素子。
  12. 第１の電極と、前記第１の電極との間に間隙を挟んで設けられた第２の電極と、前記第２の電極を支持する支持部と、を夫々備えた複数の素子を有する素子基板と、
    回路基板と、
    前記素子基板と前記回路基板との間に設けられた絶縁性の接続基板と、
    を含み、
    前記第１の電極は溝により前記素子毎に分離されており、
    前記支持部は、前記第１の電極上及び前記溝上に設けられており、 前記接続基板に設けられた配線により前記第１の電極と前記回路基板とがそれぞれ電気的に接続されていることを特徴とする機械電気変換装置。
  13. 第１の電極と、前記第１の電極との間に間隙が形成されるように設けられた第２の電極と、前記第２の電極を支持する支持部と、を夫々備えた複数の素子を有する素子基板に、回路基板を固定する機械電気変換装置の作製方法であって、
    絶縁性の接続基板を前記素子基板に接合する工程と、
    前記接続基板が接合された前記素子基板に、前記第１の電極を前記素子毎に分離する為の溝を前記支持部が露出するまで形成する工程と、
    前記接続基板と前記回路基板とを固定する工程と、を含むことを特徴とする機械電気変換装置の作製方法。
  14. 前記第１の電極と前記回路基板とを電気的に接続するための配線と、前記配線を形成するための貫通孔と、を前記接続基板に形成する工程を有することを特徴とする請求項１３に記載の機械電気変換装置の作製方法。
  15. 前記溝を形成する工程は、
    前記素子基板に前記接続基板を接合する工程の前に、前記第１の電極が貫通しない程度に溝を形成し、
    前記素子基板に前記接続基板を接合する工程の後に、前記第１の電極の溝の残りの部分を除去することを特徴とする請求項１３又は１４に記載の機械電気変換装置の作製方法。
JP2009029954A 2008-06-30 2009-02-12 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法 Expired - Fee Related JP5376982B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009029954A JP5376982B2 (ja) 2008-06-30 2009-02-12 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法
EP09773587A EP2293884A2 (en) 2008-06-30 2009-06-29 Element array, electromechanical conversion device, and process for producing the same
US12/993,536 US8466522B2 (en) 2008-06-30 2009-06-29 Element array, electromechanical conversion device, and process for producing the same
CN2009801241017A CN102076428B (zh) 2008-06-30 2009-06-29 元件阵列、机电转换装置及其制造方法
PCT/JP2009/062236 WO2010002009A2 (en) 2008-06-30 2009-06-29 Element array, electromechanical conversion device, and process for producing the same
US13/906,672 US8754490B2 (en) 2008-06-30 2013-05-31 Element array with a plurality of electromechanical conversion devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008171750 2008-06-30
JP2008171750 2008-06-30
JP2009029954A JP5376982B2 (ja) 2008-06-30 2009-02-12 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法

Publications (2)

Publication Number Publication Date
JP2010035134A JP2010035134A (ja) 2010-02-12
JP5376982B2 true JP5376982B2 (ja) 2013-12-25

Family

ID=41466399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029954A Expired - Fee Related JP5376982B2 (ja) 2008-06-30 2009-02-12 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法

Country Status (5)

Country Link
US (2) US8466522B2 (ja)
EP (1) EP2293884A2 (ja)
JP (1) JP5376982B2 (ja)
CN (1) CN102076428B (ja)
WO (1) WO2010002009A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5376982B2 (ja) * 2008-06-30 2013-12-25 キヤノン株式会社 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法
JP5495918B2 (ja) * 2009-07-24 2014-05-21 キヤノン株式会社 電気機械変換装置、及び電気機械変換装置の作製方法
KR101014063B1 (ko) 2009-08-26 2011-02-10 엘지이노텍 주식회사 발광 소자 및 이를 이용한 라이트 유닛
US8324006B1 (en) * 2009-10-28 2012-12-04 National Semiconductor Corporation Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
US8563345B2 (en) 2009-10-02 2013-10-22 National Semiconductor Corporated Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements
JP5404365B2 (ja) * 2009-12-16 2014-01-29 キヤノン株式会社 電気機械変換装置及びその製造方法
JP5702966B2 (ja) * 2010-08-02 2015-04-15 キヤノン株式会社 電気機械変換装置及びその作製方法
JP5677016B2 (ja) * 2010-10-15 2015-02-25 キヤノン株式会社 電気機械変換装置及びその作製方法
US8837358B2 (en) * 2010-10-18 2014-09-16 Nokia Siemens Networks Oy UL ACK/NACK for inter-radio access technology carrier aggregation
JP5812625B2 (ja) * 2011-02-11 2015-11-17 キヤノン株式会社 静電容量型電気機械変換装置の製造方法
JP5875243B2 (ja) * 2011-04-06 2016-03-02 キヤノン株式会社 電気機械変換装置及びその作製方法
JP2013051459A (ja) * 2011-08-30 2013-03-14 Canon Inc 電気機械変換装置及びその製造方法
JP6102075B2 (ja) * 2012-03-30 2017-03-29 セイコーエプソン株式会社 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置
JP2013226391A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子、及びそれを用いた被検体情報取得装置
JP2013226390A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子、及びそれを用いた被検体情報取得装置
JP2013226389A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子及びその製造方法、及びそれを用いた被検体情報取得装置
KR101383298B1 (ko) * 2012-04-25 2014-04-09 삼성전자주식회사 초음파 프로브 장치 및 초음파 프로브 장치의 제조 방법
JP5986441B2 (ja) * 2012-07-06 2016-09-06 キヤノン株式会社 静電容量型トランスデューサ
KR101851569B1 (ko) 2012-11-28 2018-04-24 삼성전자주식회사 초음파 변환기 및 그 제조방법
KR102176584B1 (ko) 2013-11-20 2020-11-09 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 제조방법
JP6399803B2 (ja) * 2014-05-14 2018-10-03 キヤノン株式会社 力覚センサおよび把持装置
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
JP2016101417A (ja) * 2014-11-28 2016-06-02 キヤノン株式会社 静電容量型音響波トランスデューサ及びこれを備えた被検体情報取得装置
US9741610B2 (en) * 2015-06-15 2017-08-22 Globalfoundries Inc. Sacrificial amorphous silicon hard mask for BEOL
JP6165221B2 (ja) * 2015-12-10 2017-07-19 キヤノン株式会社 トランスデューサ、被検体情報取得装置
JP6862820B2 (ja) * 2016-12-26 2021-04-21 セイコーエプソン株式会社 超音波デバイス及び超音波装置
EP3642611B1 (en) 2017-06-21 2024-02-14 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
EP3788798B1 (en) * 2018-05-03 2023-07-05 BFLY Operations, Inc. Ultrasonic transducers with pressure ports
CN113166693B (zh) * 2019-01-11 2024-08-23 日商乐华生命科學有限公司 无菌作业装置的驱动机构
DE112020004875T5 (de) * 2019-10-11 2022-06-30 Vuereal Inc. Optoelektronisches festkörperbauelement für farbe
WO2022256937A1 (en) 2021-06-10 2022-12-15 Vuereal Inc. Color optoelectronic solid state device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430109B1 (en) 1999-09-30 2002-08-06 The Board Of Trustees Of The Leland Stanford Junior University Array of capacitive micromachined ultrasonic transducer elements with through wafer via connections
TW518900B (en) * 2001-09-11 2003-01-21 Ind Tech Res Inst Structure of electret silicon capacitive type microphone and method for making the same
JP3761857B2 (ja) * 2002-10-11 2006-03-29 三菱電機株式会社 半導体装置
US7030536B2 (en) * 2003-12-29 2006-04-18 General Electric Company Micromachined ultrasonic transducer cells having compliant support structure
CA2607918A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Micro-electro-mechanical transducers
JP4523879B2 (ja) * 2005-06-20 2010-08-11 株式会社日立製作所 電気・音響変換素子、アレイ型超音波トランスデューサおよび超音波診断装置
WO2007061047A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. ウェハレベルパッケージ構造体およびその製造方法
JP4804961B2 (ja) 2006-03-03 2011-11-02 オリンパスメディカルシステムズ株式会社 超音波振動子及びそれを搭載した体腔内超音波診断装置
US7741686B2 (en) 2006-07-20 2010-06-22 The Board Of Trustees Of The Leland Stanford Junior University Trench isolated capacitive micromachined ultrasonic transducer arrays with a supporting frame
JP5110885B2 (ja) 2007-01-19 2012-12-26 キヤノン株式会社 複数の導電性の領域を有する構造体
US8337712B2 (en) 2007-05-15 2012-12-25 Canon Kabushiki Kaisha Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
US7700390B2 (en) 2007-05-15 2010-04-20 Canon Kabushiki Kaisha Method for fabricating three-dimensional photonic crystal
JP5408935B2 (ja) 2007-09-25 2014-02-05 キヤノン株式会社 電気機械変換素子及びその製造方法
JP5305993B2 (ja) 2008-05-02 2013-10-02 キヤノン株式会社 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子
JP5376982B2 (ja) * 2008-06-30 2013-12-25 キヤノン株式会社 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法

Also Published As

Publication number Publication date
CN102076428A (zh) 2011-05-25
US8466522B2 (en) 2013-06-18
US20130256817A1 (en) 2013-10-03
WO2010002009A2 (en) 2010-01-07
EP2293884A2 (en) 2011-03-16
JP2010035134A (ja) 2010-02-12
CN102076428B (zh) 2013-04-24
WO2010002009A3 (en) 2010-11-25
US20110073968A1 (en) 2011-03-31
US8754490B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
JP5376982B2 (ja) 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法
JP5404335B2 (ja) 電気機械変換装置及びその作製方法
TWI689461B (zh) Cmos上的pmut的單石積體
KR101894393B1 (ko) 초음파 변환기 구조물, 초음파 변환기 및 초음파 변환기의 제조 방법
JP3875240B2 (ja) 電子部品の製造方法
JP5677016B2 (ja) 電気機械変換装置及びその作製方法
US9143877B2 (en) Electromechanical transducer device and method of making the same
KR102106074B1 (ko) 전기 음향 변환기 및 그 제조방법
TW200848359A (en) Micropackaging method and devices
KR20130022083A (ko) 초음파 변환기 및 그 제조 방법
JP5404365B2 (ja) 電気機械変換装置及びその製造方法
CN116507580B (zh) 微机械构件、声换能器设备和用于制造微机械构件的方法
US20160020709A1 (en) Ultrasonic transducer and method of manufacturing the same
JP2010098454A (ja) 機械電気変換素子
JP5529577B2 (ja) 電気機械変換装置及びその作製方法
JP5167848B2 (ja) 支持基板及びそれを用いた静電容量型力学量検出センサの製造方法
JP5807226B2 (ja) 振動素子及び振動素子の製造方法
JP2013115495A (ja) 電気機械変換装置、プローブ、被検体情報取得装置及び電気機械変換装置の作製方法
JP2008118480A (ja) 圧電薄膜デバイスおよびその製造方法
JP5055596B2 (ja) 発振子及び該発振子を有する発振器
JP2011203139A (ja) 圧力センサー
JP2010156591A (ja) Ｍｅｍｓセンサおよびｍｅｍｓセンサの製造方法
JP2011182140A (ja) 超音波振動子ユニット及び超音波プローブ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R151 Written notification of patent or utility model registration

Ref document number: 5376982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees